С. Пахомов, С. Асмаков
р е к о м е н д у е т
Москва • Санкт-Петербург • Нижний Новгород • Воронеж Ростов-на-Дону • Екатеринбург • Самара • Новосибирск Киев • Харьков • Минск
2006
Содержание Предисловие
15
От издательства
18
ЧАСТЬ I. Компоненты современного ПК Глава 1.1. Процессоры
20
Особенности производства процессоров История развития Зачем уменьшать размеры транзисторов Оптическая литография Проблема токов утечки Микроархитектура процессоров Архитектура процессора Intel Pentium 4 Архитектура процессора AMD Athlon 64 Ядро процессора 64-разрядная архитектура процессора Контроллер памяти Контроллер HyperTransport Характеристики процессоров Тактовая частота Микроархитектура процессора Технологический процесс производства Частота системной шины Размер кэша Технологии, поддерживаемые процессорами Технология Intel Hyper-Threading Технологии тепловой защиты Технология Thermal Monitor Технология Thermal Monitor 2 Режим аварийного отключения Технологии энергосбережения Технология Enhanced Intel SpeedStep Технология Cool&Quiet Технология Intel EM64T Технология антивирусной защиты
20 20 21 22 25 27 29 34 34 37 39 89 39 40 40 41 41 41 42 42 44 45 46 47 47 47 49 49 51
Семейство ATI Radeon X1000 Семейство ATI Radeon X1300 Семейство ATI Radeon X1600 Семейство ATI Radeon X1800 Технологии объединения видеокарт Технология NVIDIA SLI Технология ATI CrossFire
,
154 159 160 160 160 160 162
Глава 1.5. Звуковая подсистема
167
Интегрированная звуковая подсистема . Intel HD Audio Microsoft Universal Audio Architecture Внешние звуковые адаптеры
167 167 173 173
Глава 1.6. Системы хранения данных
177
Жесткие диски Интерфейс Serial ATA (SATA) Интерфейс Serial ATA II Производители жестких дисков Samsung Seagate Hitachi Maxtor Western Digital RAID-массивы и их классификация Уровни RAID RAID 0 RAID 1 (Mirrored disk) RAID 2 RAID3 RAID 4 RAID 5 RAID 6 Оптические приводы Оптические носители Типы записываемых и перезаписываемых DVD Разновидности оптических приводов
177 177 179 179 179 180 181 183 185 187 189 189 189 190 192 193 193 195 200 200 201 205
Глава 1.7. Корпус для ПК
209
Формфактор корпуса
209
Классификация корпусов Корпуса для домашних игровых ПК Корпуса для домашних универсальных ПК Корпуса для домашних мини-ПК Корпуса для мультимедийных центров Корпуса для офисных ПК Корпуса для рабочих станций
211 213 214 214 215 215 215
Глава 1.8. Системы охлаждения Пассивные системы охлаждения на основе радиаторов Системы охлаждения на основе тепловых трубок Воздушные системы охлаждения Расчет воздушного потока, необходимого для теплоотвода заданной мощности Характеристическая кривая вентилятора Законы вентилятора Импеданс системного блока Использование нескольких вентиляторов в корпусе Параллельное расположение вентиляторов Последовательное расположение вентиляторов Технологии управления скоростью вращения вентиляторов Управление по постоянному току Управление с использованием широтно-импульсной модуляции напряжения Жидкостные системы охлаждения Системы охлаждения на основе модулей Пельтье Эффект Пельтье Модуль Пельтье
217 218 220 223 225 226 228 229 231 231 232 234 234 235 239 241 241 242
ЧАСТЬ П. Классификация ПК Глава 2.1. Компьютеры, их классификация и назначение
246
Понятие сбалансированной конфигурации ПК
246
Понятие оптимальности конфигурации
249
Классификация домашних компьютеров Домашние игровые ПК Игровой ПК высшего уровня Игровой ПК среднего уровня Игровой ПК начального уровня Универсальные домашние компьютеры Универсальный домашний компьютер высшего уровня Универсальный домашний компьютер среднего уровня Мультимедийные компьютеры Ноутбуки Характеристики ноутбуков Процессор Intel Pentium M Набор микросхем Intel 915GM/PM/GML/GMS Express Модуль беспроводной связи Интегрированные устройства Интерфейсы ввода-вывода Репликаторы портов и док-станции Классификация ноутбуков
250 251 251 253 254 255 256 257 260 261 262 263 266 269 270 272 273 273
Глава 2.2. Мониторы Мониторы на базе ЭЛТ Как устроена электронно-лучевая трубка Классификация мониторов по типу маски Теневая маска Щелевая маска Апертурная решетка Характеристики ЭЛТ-мониторов Разрешение Dot Pitch, Slot Pitch, Strip Pitch и качество монитора Горизонтальная развертка Вертикальная развертка, или частота кадров Защитная (антибликовая) панель и антибликовое покрытие Светопередача монитора Яркость Контраст Равномерность Сведение Динамическая фокусировка Мерцание Муар Дрожание (Jitter) ЖК-мониторы Принцип работы и типы ЖК-матриц TN-матрица IPS-матрицы MVA-матрицы Характеристики ЖК-мониторов Разрешение ЖК-монитора Яркость Контрастность Количество отображаемых цветов Угол обзора Время реакции пиксела Интерфеис монитора Индивидуальные особенности мониторов Заключение
279 279 280 282 282 284 284 286 286 286 287 287 288 289 289 290 290 290 290 291 291 291 291 292 293 295 296 298 298 299 299 300 301 302 305 306 306
ЧАСТЬ I I I . Периферийные устройства Глава 3.1. Печатающие устройства Классификация принтеров и технологий печати Лазерные принтеры Основные характеристики Расходные материалы Струйные принтеры
308 308 310 313 315 316
Основные технологии Вариации на тему цвета Разновидности струйных картриджей Бесполезные характеристики Термические и сублимационные принтеры Термические принтеры Термосублимационные принтеры Твердочернильные принтеры
Глава 3.2. Сканеры Принцип работы сканеров Получение цветного изображения Типы светочувствительных элементов Источники света Технические характеристики сканеров Разрешающая способность Разрядность Динамический диапазон и максимальная оптическая плотность Шум Производительность Тип и размер оригиналов Интерфейс Классификация сканеров Планшетные сканеры Технология CIS Работа с прозрачными оригиналами О выборе разрешения Дополнительные аппаратные модули Экзотические конструкции Слайд-сканеры Барабанные сканеры Протяжные сканеры Технологии автоматической ретуши Digital ICE Digital ROC Digital GEM Digital DEE и Digital SHO Другие решения
317 318 321 325 326 326 328 330
333 334 334 335 335 336 336 337 338 338 339 340 340 340 341 342 344 346 347 348 349 350 351 352 352 353 354 354 354"
Глава 3.3. Многофункциональные устройства и фотопринтеры . . 356 Классификация МФУ Работа устройств без ПК Стандарты прямой печати Частные стандарты PictBridge MIPC
356 359 362 362 362 363
DPOF Exif P.I.M
Глава 3.4. НЮ-устройства Клавиатуры Мыши и трекболы Мыши Трекболы Типы датчиков регистрации перемещения Особенности датчиков перемещения трекболов Графические планшеты Характеристики графических планшетов Медиаконтроллеры MIDI-клавиатуры Игровые манипуляторы Геймпады Классические и «авиационные» джойстики Рули и педали Технологии обратной тактильной связи Беспроводное подключение к ПК
Алфавитный указатель
364 365 365
367 367 371 371 372 373 376 377 378 379 379 381 381 383 384 385 388
390
Предисловие
Ежегодно в индустрии персональных компьютеров и периферийных устройств происходит огромное количество изменений, связанных с совершенствованием технологий, улучшением технических характеристик и потребительских качеств выпускаемых продуктов. Повышается степень интеграции электронных компо нентов, уменьшаются размеры и вес устройств. Появляются новые интерфейсы, уходят в небытие старые. Ярким примером подобных процессов является пере ход от морально устаревшего АТА к более удобному и скоростному Serial ATA. С системных плат постепенно исчезает слот AGP, уступая место более универ сальному PCI Express (PCI-X). На смену привычным корпусам формфактора АТХ приходят более компактные ВТХ - с блоками питания совершенно иной конст рукции и существенно измененной схемой организации воздушного охлаж дения. За последний год радикально изменилась стратегия развития процессоров для настольных ПК. Длившаяся на протяжении многих лет «гонка гигагерц» уходит в прошлое, а на повестке дня — переход к использованию многоядерных процес соров с 64-разрядной архитектурой. Все более явно выраженным становится процесс сближения персональных ком пьютеров и бытовых электронных устройств. С одной стороны, сегодня во мно гих бытовых устройствах используются компьютерные комплектующие: жесткие диски, оптические приводы, флэш-память и пр. С другой стороны, в современ ных ПК все отчетливее прослеживаются черты бытовых электронных устройств, что особенно хорошо заметно на примере мультимедийных barebone-систем. В современных условиях следить за непрерывно происходящими изменениями становится все сложнее. И эта книга призвана помочь широкому кругу читате лей - как начинающим, так и опытным пользователям ПК — разобраться в мно гообразии предлагаемых производителями продуктов и решений. Данную книгу не стоит рассматривать как всеобъемлющую энциклопедию ПК — это скорее подробный путеводитель по многогранному миру современных ком пьютеров. Главы книги помогут читателям лучше разобраться в особенностях современных ПК, используемых в них компонентов, а также периферийных уст ройств.
Книга состоит из трех частей, каждая из которых, в свою очередь, включает не сколько глав. В первой части «Компоненты современного ПК» читатели най дут актуальную информацию по основным компонентам современного персо нального компьютера. • Глава 1.1. «Процессоры» посвящена описанию принципов работы современ ных процессоров и особенностей их производства. Подробно рассмотрены особенности архитектуры процессоров AMD 64 и Intel Pentium 4, а также мо дельные ряды всех современных процессоров AMD и Intel. Для наиболее лю бознательных читателей приведено описание технологических проблем, с ко торыми сталкиваются производители процессоров. • Глава 1.2. «Чипсеты» фактически представляет собой справочник по совре менным наборам микросхем системной логики, используемым для построе ния системных плат. В ней описаны все современные линейки чипсетов для процессоров Intel и AMD, выпускаемые компаниями Intel, NVIDIA, SiS, VIA, ATI и ULi. •
Описанию принципов работы оперативной памяти посвящена глава 1.3. «Оперативная память». В ней рассматривается история развития модулей оперативной памяти, начиная от асинхронной памяти и до синхронной памя ти DDR2 SDRAM.
• В главе 1.4. «Видеокарты» рассматриваются принципы работы ЗО-карт и тех нологии формирования трехмерного изображения. Кроме того, приведена ин формация о современных моделях видеоадаптеров, построенных на базе гра фических процессоров NVIDIA и ATI. • Глава 1.5. «Звуковая подсистема» посвящена звуковым картам. В ней рас сказывается как об интегрированных звуковых подсистемах современных компьютеров, так и о внешних звуковых адаптерах. •
Информация о модельных рядах жестких дисков различных производителей представлена в главе 1.6. «Системы хранения данных». Там же рассмотрены принципы формирования RAID-массивов жестких дисков и теоретические аспекты их функционирования. В последней части главы приведена класси фикация современных накопителей на оптических дисках, а также описания наиболее распространенных стандартов записываемых и перезаписываемых оптических носителей.
•
В современных условиях выбор оптимального корпуса для ПК становится все более сложной и актуальной проблемой. Различные нюансы и особенно сти конструкции, на которые следует обратить внимание, рассмотрены в гла ве 1.7. «Корпус для ПК».
• Стабильная работа мощного компьютера невозможна без эффективной систе мы охлаждения, созданной с учетом особенностей конструкции корпуса, то пологии системной платы и прочих факторов. В главе 1.8. «Системы охлаж дения» читатели смогут познакомиться с классификацией современных систем охлаждения ПК, а также теоретическими аспектами расчета эффек тивности систем, используемых для отвода тепла.
Вторая часть книги «Классификация ПК» посвящена вопросам классификации и позиционирования современных ПК. Также в ней освещается современное по ложение на рынке мониторов. п В главе 2.1. «Компьютеры, их классификация и назначение» рассматрива ются примеры возможных конфигураций компьютеров и вопросы позицио нирования различных систем. Учитывая значительный рост доли мобильных компьютеров, данный класс ПК рассматривается отдельно от настольных систем. Приведена современная классификация ноутбуков и особенности их позиционирования в зависимости от конфигурации. • В главе 2.2. «Мониторы» детально рассмотрены различные модели ЭЛТи ЖК-мониторов, а также их основные характеристики. Там же приведена информация об особенностях и конструктивных отличиях ЖК-панелей раз ных типов. В третьей части «Периферийные устройства» представлена систематизирован ная информация о периферийных устройствах, используемых с домашними и офисными ПК: • В главе 3.1. «Печатающие устройства» приведена общая классификация принтеров и технологий печати. Подробно рассмотрены особенности элек трографических (лазерных и светодиодных) и струйных принтеров, являю щихся на сегодняшний день наиболее распространенными типами печатаю щих устройств. Уделено внимание описанию различных типов используемых в данных устройствах расходных материалов. Заключительный раздел главы посвящен термическим и сублимационным принтерам, которые в последнее время становятся все более популярными. • В главе 3.2. «Сканеры» читатели смогут познакомиться с классификацией современных сканеров общего назначения, а также узнать об особенностях сканирования прозрачных и непрозрачных оригиналов. Подробно рассмотре ны устройство и особенности эксплуатации планшетных сканеров, в настоя щее время занимающих доминирующие позиции на рынке. Кроме того, при ведена общая информация о слайд-сканерах и прочих типах сканирующих устройств. В заключительной части главы подробно рассказывается о тех нологиях автоматической ретуши и коррекции изображений, применяемых в ряде моделей планшетных и слайд-сканеров. • В главе 3.3. «Многофункциональные устройства и фотопринтеры» рассмот рены наиболее распространенные типы многофункциональных устройств (МФУ). Кроме того, приведена информация об особенностях работы и функ циональных возможностях современных моделей МФУ и фотопринтеров, ос нащенных системой автономной печати. В заключительной части приведена справочная информация о современных стандартах, используемых для обес печения совместной работы устройств разных производителей для реализа ции функций прямой печати изображений с цифровых фотокамер и сменных носителей без ПК. Q Глава 3.4. «HID-устройства» посвящена рассмотрению широкого спектра аппаратных интерфейсных устройств, применяемых для реализации взаимо действия между ПК и пользователем. Стоит отметить, что если еще десять
лет тому назад подобные устройства обеспечивали лишь однонаправленное взаимодействие (а именно — передачу информации от пользователя в ПК), то к настоящему времени в целом ряде современных HID-устройств (в частно сти, в игровых манипуляторах, медиаконтроллерах и даже мышах) реализо ваны функции обратной связи. Таким образом, рассматривать HID-устройства как устройства ввода в современных условиях было бы уже некорректно. Помимо информации о двух наиболее распространенных типах HID-уст ройств — а именно, клавиатур и мышей, — читатели смогут почерпнуть сведения об устройстве и особенностях конструкции трекболов, графических планшетов, медиаконтроллеров. Один из наиболее объемных разделов главы посвящен клас сификации игровых манипуляторов — самого многочисленного и разнообразного класса HID-устройств. Естественно, что при рассмотрении современных игровых манипуляторов невозможно не рассказать о технологиях обратной тактильной связи. Учитывая растущую популярность беспроводных устройств, в заключе ние главы приведена информация о различных способах беспроводного подклю чения HID-устройств к ПК, а также достоинствах и недостатках каждого из них.
От издательства Ваши замечания, предложения и вопросы отправляйте по адресу электронной почты
[email protected] (издательство «Питер», компьютерная редакция). Мы будем рады узнать ваше мнение! Подробную информацию о наших книгах вы найдете на веб-сайте издательства: http://www.piter.com.
Часть 1 Компоненты современного ПК Глава 1.1. Процессоры Глава 1.2. Чипсеты
20 65
Глава 1.3. Оперативная память Глава 1.4. Видеокарты
103 122
Глава 1.5. Звуковая подсистема
167
Глава 1.6. Системы хранения данных Глава 1.7. Корпус для ПК
177 209
Глава 1.8. Системы охлаждения
217
Глава 1.1
—
'
—
Процессоры
Особенности производства процессоров История развития Любой современный процессор состоит из огромного набора транзисторов, вы полняющих функции электронных микроскопических переключателей. В отличие от обычного переключателя транзисторы практически безынерционны и способ ны переключаться миллиарды и даже триллионы раз в секунду. Однако, чтобы обеспечить такую огромную скорость переключения, необходимо уменьшить размеры этих транзисторов. Кроме того, производительность любого процессора в конечном итоге определяется и количеством самих транзисторов. Именно по этому со времени создания первой интегральной микросхемы в 1959 году разви тие отрасли шло в направлении уменьшения размера транзисторов и одновре менного увеличения плотности их размещения на микросхеме. Когда говорят о прогнозах по увеличению плотности размещения и уменьшению геометрических размеров транзисторов, обычно упоминают так называемый закон Мура. Все началось в 1965 году, за три года до того, как Гордон Мур (Gordon E. Moore) стал одним из основателей корпорации Intel. В то далекое время технология производства интегральных микросхем позволяла интегриро вать в одной микросхеме порядка трех десятков транзисторов, а группа ученых, возглавляемая Гордоном Муром, завершала разработку новых микросхем, объ единяющих в себе уже 60 транзисторов. По просьбе журнала Electronics Гордон Мур написал статью, приуроченную к 35-й годовщине издания. В этой статье Мура попросили сделать прогноз относительно того, как будут совершенство ваться полупроводниковые устройства в течение ближайших десяти лет. Про анализировав темпы развития полупроводниковых устройств и экономические факторы за прошедшие шесть лет, Мур предположил, что к 1975 году количест во транзисторов в одной интегральной микросхеме составит 65 тысяч. Именно этот прогноз на ближайшие десять лет стал преамбулой ко всей статье. Конечно, в 1965 году ни сам Гордон Мур, ни кто-либо другой не мог предполо жить, что опубликованный прогноз на ближайшие десять лет не только в точ-
Из рис. 1.1.1 видно, что все технологические процессы, за исключением 350-нанометрового, лежат вне зоны комфорта, то есть для них глубина резкости менее 0,5 мкм, а значение kt менее 0,6, причем, для 90-нанометрового литографическо го процесса значения kt и DOF наихудшие, что, естественно, сильно осложняет технологический процесс производства. Для того чтобы сделать возможным ли тографический процесс при столь малом значении глубины резкости и значении коэффициента kt используют различные технологии улучшения разрешающей способности, как, например, маски с фазовым сдвигом. В таких масках на одну из двух соседних прозрачных линий на маске накладывается фазовый фильтр, сдвигающий фазу проходящей волны на 180°. В результате интерференции волн в противофазе происходит их взаимное ослабление в области между двумя экс понируемыми линиями, что делает их более различимыми и повышает разре шающую способность (рис. 1.1.2). Обычная маска
Маска с шаговым сдвигом
Рис. 1.1.2. Использование масок с фазовым сдвигом После небольшого экскурса в оптическую литографию и рассмотрения проблем, возникающих при улучшении разрешающей способности оптической литогра фии для уменьшения геометрических размеров транзистора, становится понят ным вся значимость такого события, как переход на новый технологический процесс производства. В настоящее время используется 90-нанометровый техно логический процесс, а в 2006 году процессоры будут производиться по 65-нанометровому техпроцессу. Следующий технологический процесс, промышленное внедрение которого намечено на 2007 год, имеет уже топологическую норму 45 нм. Правда, для того чтобы достигнуть такой разрешающей способности, тра диционных ухищрений (фазосдвигающих масок или иммерсионной литогра-
фии) уже не достаточно, поэтому необходим переход на более коротковолновое излучение. Литография с использованием источников излучения с длиной вол ны 248 и 193 нм получила название DUV (Deep UltraViolet) — глубокое ультра фиолетовое излучение. А для литографии с проектной топологией 45 и 32 нм будет использоваться уже так называемая EUV-литография (Extreme UltraViolet — сверхжесткое ультрафиолетовое излучение), которая основана на ис пользовании ультрафиолетового излучения с длиной волны 13 нм. Переход с DUV- на EUV-литографию обеспечивает более чем 10-кратное умень шение длины волны и переход в диапазон, где характерные размеры транзисто ров сопоставимы с размерами всего нескольких десятков атомов. Применяемая сейчас литографическая технология позволяет наносить шаблон с минимальной шириной проводников 65 нм, в то время как EUV-литография делает возможной печать линий гораздо меньшей ширины — до 30 нм. Управ лять ультракоротким излучением не так просто, как кажется. Поскольку EUVизлучение хорошо поглощается стеклом, то новая технология предполагает ис пользование серии специальных выпуклых зеркал, которые уменьшают и фоку сируют изображение, полученное после применения маски. Каждое такое зеркало содержит 80 отдельных металлических слоев толщиной примерно в 12 атомов.
Проблема токов утечки Основная проблема, связанная с уменьшением размеров транзистора, упирается даже не в технологические сложности литографического процесса, который тре бует использование новых коротковолновых источников излучения, а в то, что экспоненциальное увеличение числа транзисторов на кристалле приводит и к экспоненциальному росту потребляемой мощности и, как следствие, к перегреву микросхемы. Причин тому несколько, но все они имеют один источник — умень шение размеров транзистора приводит к возникновению токов утечки. Токи утечки возникают через слой диэлектрика, отделяющего область затвора от кремниевой подложки и между истоком и стоком при «выключенном» состоя нии транзистора. Рассмотрим причины возникновения токов утечки через об ласть затвора более подробно. Слой диэлектрика между затвором и кремнием можно рассматривать как плоский конденсатор, емкость которого зависит от ди электрической проницаемости вещества, толщины слоя диэлектрика и площади затвора: е0е5
где S — площадь затвора, d — толщина слоя диэлектрика, г — диэлектрическая проницаемость слоя диэлектрика. Понятие емкости затвора очень важно, так как емкостью определяется величина тока, проходящего между истоком и стоком. Действительно, поскольку емкость определяет способность накапливать заряд (Q = CU), то при одном и том же на пряжении при большей емкости можно накопить больший заряд в канале про водимости, а следовательно, И создать больший ток. Таким образом, большая емкость позволяет снижать напряжение на затворе, что немаловажно при умень-
и образом, использование альтернативных материалов с более высокой трической проницаемостью позволяет во столько раз повысить толщину Д диэлектрика по сравнению с толщиной диоксида кремния, во сколько раз С лектрическая проницаемость вещества больше диэлектрической проницаети диоксида кремния. Увеличение же слоя диэлектрика позволяет, в свою очередь, уменьшить токи утечки. _ проблема, как уже отмечалось, связана с возникновением тока утечки меая истоком и стоком. Транзистор, накапливающий заряд, обладает определеной емкостью. Эта емкость является паразитной и влияет на скорость переклю чения транзистора, то есть делает его более инертным. Заряд, накапливаемый «-канальным транзистором в то время, когда он «открыт», то есть когда на за твор подается положительный потенциал, не может «рассосаться» мгновенно по сле того, когда транзистор запирается. В результате возникает ток утечки, огра ничивающий скорость переключения транзистора. В этом смысле емкость транзистора желательно сделать как можно меньше. Для этого в новом поко лении транзисторов применяется структура кремния на изоляторе (Silicon On Insulator, SOI). При такой архитектуре на кремниевую подложку наносится слой диэлектрика, на котором и размещается сам транзистор. Учитывая, что паразит ный заряд накапливается преимущественно в областях под стоком и затвором, то, чтобы исключить накопление этого заряда, необходимо разместить диэлек трик непосредственно под стоком и истоком. Тем самым сокращается толщина транзистора и уменьшается его емкость. Использование SOI-транзисторов позволяет без существенного изменения тех нологии их изготовления (не требуется использовать иной литографический процесс) повысить скорость работы транзисторов в среднем на 25%.
Микроархитектура процессоров Прежде чем приступить к рассмотрению архитектур реальных процессоров, не обходимо напомнить основные принципы работы процессоров на основе конст руктивной схемы простейшего гипотетического, или «классического», процессо ра. В основе архитектуры любого процессора есть несколько конструктивных элементов: кэш команд и данных, предпроцессор (Front End) и постпроцессор, называемый также блоком исполнения команд (Execution Engine) (рис. 1.1.3). роцесс обработки данных состоит из нескольких характерных этапов. Прежде инструкции и данные забираются из кэша L1 (который разделен на кэш йнных и кэш инструкций). Эта процедура называется выборкой. После этого ранные из кэша инструкции декодируются в понятные для данного процес са примитивы (машинные команды). Данная процедура называется декодироИе м . Далее декодированные команды поступают на исполнительные блоки У Нессора, выполняются, а результат записывается в оперативную память. Роцессы выборки инструкций из кэша, их декодирование и продвижение к исНительным блокам осуществляются в предпроцессоре, а процесс выполнения °Дированных команд — в постпроцессоре. Таким образом, даже в самом про ищем случае команда проходит как минимум четыре стадии обработки:
В с е г о
•
выборка из кэша;
•
декодирование;
• выполнение; • запись результатов.
Рис. 1.1.3. Конструктивная схема конвейерной обработки «классического» процессора Данные стадии принято называть конвейером обработки команд. В нашем слу чае конвейер является четырехступенчатым. Важно, что каждую из этих ступе ней команда должна проходить ровно за один такт. Соответственно для четырех ступенчатого конвейера на выполнение одной команды отводится ровно четыре такта. Конечно, рассмотренный нами процессор является в определенной мере гипоте тическим. В реальных процессорах конвейер обработки команд может быть бо лее сложным и включать большее количество ступеней. Однако сама идеология построения процессора остается неизменной. Причина увеличения длины кон вейера заключается в том, что многие команды являются довольно сложными и не могут быть выполнены за один такт процессора, особенно при высоких такто вых частотах. Поэтому каждая из четырех стадий обработки команд (выборка, декодирование, выполнение, запись) может состоять из нескольких ступеней конвейера. Собственно, длина конвейера является одной из наиболее значимых характеристик любого процессора. Всякий процессор в конечном счете должен быть сконструирован таким обра зом, чтобы за минимальное время выполнять максимальное количество инструк-
ций. Именно количество выполняемых за единицу времени инструкций и опре деляет производительность процессора. еств
ет д в а
СуЩ У принципиально различных подхода к повышению производи тельности процессора (не считая, конечно, увеличения тактовой частоты). Суть первого заключается в том, чтобы за счет уменьшения длины конвейера увели чивать количество исполнительных блоков. Таким образом, по существу, реали зуется множество параллельных коротких конвейеров. При этом постпроцессор работает по классической схеме: осуществляет выборку команд, их декодирова ние и посылку на множество исполнительных блоков. Такой подход позволяет в полной мере реализовать параллелизм на уровне инструкций (Instruction-Level Parallelism, ILP), когда несколько инструкций выполняются одновременно в раз личных исполнительных блоках процессора. Важно, что количество ступеней конвейера внутри постпроцессора (исполнительного блока) здесь невелико, по этому инструкции выполняются за небольшое количество циклов. Для того чтобы реализовать параллелизм на уровне инструкций, необходимо, чтобы поступающие на исполнительные блоки команды можно было выполнять параллельно. Однако если, к примеру, для выполнения следующей по порядку инструкции требуется знать результат выполнения предыдущей инструкции (взаимозависимые инструкции), то в этом случае параллельное выполнение не возможно. Поэтому препроцессор прежде всего проверяет взаимозависимость команд и переупорядочивает их не в порядке поступления (out of order), а так, чтобы их можно было выполнять параллельно. На последних ступенях конвейе ра инструкции выстраиваются в исходном порядке. Короткий конвейер, как, впрочем, и длинный, имеет свои сильные и слабые сто роны. Чем больше количество ступеней, на которые разбит конвейер, тем мень шее количество работы выполняется на каждой ступени и, следовательно, тем меньше времени требуется для прохождения командой данной ступени. С уче том того, что каждая ступень выполняется за один процессорный такт, длинные конвейеры позволяют повышать тактовые частоты процессора, что невозможно в случае коротких конвейеров. При коротком конвейере на каждой ступени процессор способен выполнять большее количество работы, однако на прохождение инструкции через каждую ступень конвейера здесь требуется больше времени, что ограничивает повыше ние тактовой частоты процессора. В этом случае увеличение числа команд, вы полняемых за единицу времени, достигается за счет распараллеливания инст рукций и наращивания исполнительных блоков процессора.
Архитектура процессора Intel Pentium 4 Итак, познакомившись с общей информацией о возможных архитектурах про цессора, перейдем к рассмотрению микроархитектуры процессора Intel Pentium 4, который был анонсирован корпорацией Intel в августе 2000 года. Отличитель ной особенностью процессоров семейства Intel Pentium 4 является их беспри мерно длинный конвейер (Hyper-Pipelined Technology). Так, первоначально (в процессорах на ядре с кодовым названием Northwood) длина конвейера со-
128 Кбайт и разделен на кэш данных (D-cache) и кэш инструкций (I-cache), каж дый размером по 64 Кбайт. Кэш L1 остался ассоциативным двухканальным с „ а змером кэш-блока 64 байт. Кэш инструкций поддерживает два набора деск рипторов (тэгов): fetch port (порт выборки) и snoop (слежение).
Рис. 1.1.6. Структурная схема процессора Кэш данных поддерживает 40-битный физический и 48-битный линейный адре са и уже три типа тэгов: port A, port В и snoop. Кроме того, кэш данных поддер живает две 64-битные операции записи/чтения за один такт в различные банки кэша. Кэш второго уровня (L2) может иметь максимальный размер до 1 Мбайт. Сам кэш является эксклюзивным по отношению к кэшу L1, 16-канальным, ассоциа тивным. Как и в большинстве современных х86-совместимых процессоров, имеющих внутреннюю RISC-архитектуру, в процессоре с архитектурой AMD 64 внешние CISC-команды декодируются во внутренние RISC-инструкции, для чего исполь зуется декодер команд. Сначала инструкции х86 разделяются на большие (Large x86 Instruction) и ма ленькие (Small x86 Instruction). Большие, или сложные, инструкции поступают в программный (Microcode Engine) декодер, а маленькие, или простые, инструк ции — в аппаратный (Fastpath) декодер. Оба декодера выполняют одну и ту же задачу — транслируют х86-инструкции в простейшие машинные команды (мик рооперации), называемые |j.Ops. Сами х86-команды могут быть переменной дли ны, а вот длина микроопераций уже фиксированная.
Простые инструкции при декодировании представляются с помощью двух-трех ^Ops-команд, и с этой задачей вполне может справиться аппаратный декодер, по строенный на логических схемах. Сложные команды при декодировании могут представляться несколькими десятками и даже сотнями pOps-инструкций. Для того чтобы их декодировать, используется специализированный программный декодер, представляющий собой своеобразный процессор. Такой декодер содер жит программный код, хранящийся в MIS (Microcode Instruction Sequencer), на основе которого воспроизводится последовательность uOps-инструкций. Каждый из двух декодеров может обрабатывать инструкцию длиной до 16 байт и выдавать по три uOps-инструкции за такт, поэтому в общей сложности оба де кодера производят шесть декодированных инструкций за каждый такт процессора. Попутно отметим, что декодер в новом ядре претерпел существенные изменения. Именно в него были добавлены две ступени конвейера по сравнению с ядром процессора Athlon XP. Кроме того, известно, что если в ядре Athlon XP команды SSE декодировались с использованием Microcode Engine, то есть считались слож ными, то в новом ядре эти команды декодируются с использованием Fastpath, то есть являются простыми. После прохождения декодера iiOps-инструкции (по три за каждый такт) посту пают во временный буфер хранения, называемый Instruction Control Unit (ICU). Этот буфер рассчитан на хранение 72 декодированных инструкций. Впрочем, хра нение — это не единственное предназначение ICU, а его главная задача заключа ется в диспетчеризации трех инструкций за такт по функциональным устройст вам. То есть ICU распределяет инструкции в зависимости от их назначения и посылает инструкции для работы с целыми числами в целочисленный планиров щик (Int Scheduler), а инструкции для работы с вещественными числами — в планировщик для работы с вещественными числами (FPU Scheduler). Планировщик для работы с вещественными числами (FPU Scheduler) рассчитан на 36 инструкций (как и в процессоре Athlon XP), и его основная задача заклю чается в том, чтобы распределять команды по исполнительным блокам по мере их готовности. Просматривая все 36 поступающих инструкций, FPU-планиров щик переупорядочивает следование команд, строя спекулятивные предположения о дальнейшем ходе программы, чтобы создать несколько полностью независи мых друг от друга очередей инструкций, которые можно выполнять параллель но. В ядре процессора имеется три исполнительных блока для работы с вещест венными числами (FADD, FMUL, FMISC), поэтому FPU-планировщик должен формировать по три инструкции за такт, направляя их на исполнительные блоки. Все целочисленные инструкции направляются в планировщик инструкций для работы с целыми числами (Int Scheduler), образованный тремя станциями резер вирования (RES), каждая из которых рассчитана на восемь инструкций. Все три станции, таким образом, образуют планировщик на 24 инструкции (емкость ана логичного планировщика в процессоре Athlon XP составляла 18 инструкций). Этот планировщик выполняет те же функции, что и FPU-планировщик. Разли чие заключается в том, что в процессоре имеется семь функциональных испол нительных блоков для работы с целыми числами (три устройства ALU, три уст ройства AGU и одно устройство MULT).
После того как все инструкции прошли диспетчеризацию в соответствующих нировшиках, о н и М 0 Г у Т быть выполнены непосредственно в соответствую щих исполнительных устройствах. Исполнительные устройства также претерпели некоторые изменения по сравне нию с процессором Athlon XP. Как уже отмечалось, для работы с вещественны ми числами реализовано три функциональных устройства FPU, каждое из котоix представляет собой 17-ступенчатый конвейер (как и в процессоре Athlon vp), то есть для работы с вещественными числами предусмотрено три разделен ных конвейера. Подобная реализация блока FPU позволяет выполнять до трех вещественных операций за такт, причем такая производительность является ре кордной для х86-совместимых процессоров. Блок операций с целыми числами также полностью конвейеризирован, но по срав нению с процессором Athlon XP длина конвейера увеличена с 10 до 12 ступеней. Блок состоит из трех распараллеленных частей, что в итоге позволяет выполнять три целочисленные операции за один такт (кроме умножения). Для умножения требуется три такта в случае 32-битных чисел и пять тактов в случае 64-битных. Говоря об архитектурных особенностях нового ядра, нельзя не упомянуть об из менениях, коснувшихся кэша TLB (Translation Look-aside Buffers). Кэш TLB — это специальный кэш процессора, хранящий карту декодированных адресов ин струкций и данных, что позволяет значительно сократить время доступа к ним. Этот кэш предназначен для уменьшения времени преобразования виртуального адреса данных или инструкций в физический. Дело в том, что процессор, в силу своих особенностей, не может хранить и использовать физические адреса, а поль зуется виртуальной адресацией. Преобразование виртуального адреса в физиче ский занимает приблизительно три такта процессора. TLB-кэш хранит результа ты предыдущих преобразований, благодаря чему преобразование адреса данных, использовавшихся ранее, возможно осуществлять за один такт. Ядро процессора имеет двухуровневый TLB (LI TLB и L2 TLB), также разде ляющийся на буфер данных и буфер инструкций. LI TLB кэширует 40 адресов инструкций и 40 адресов данных. Этот кэш является полностью ассоциативным и поддерживает страницы емкостью как 4 К, так и 2/4 М. Кэш L2 TLB является четырехканальным ассоциативным кэшем с поддержкой страниц емкостью 4 К. Этот кэш рассчитан на 512 записей, что в два раза боль ше, чем в процессоре Athlon XP.
"4-разрядная архитектура процессора ^ак уже отмечалось, одним из главных новшеств процессоров AMD Athlon 64 является 64-разрядная архитектура х86-64 ISA. Наверное, вы слышали о так на зываемых 64-разрядных процессорах, ярким примером которых является про фессор Intel Itanium. Впрочем, между 64-разрядными архитектурами процессора tanium (IA-64) и процессора AMD Athlon 64 мало общего. По сути, процессор tanium — не х86-совместимый процессор, тогда как AMD Athlon 64, напротив, аковым является, поэтому в названии его архитектуры есть обозначение х86-64. отличие от 64-битной архитектуры IA-64, примененной в процессорах Intel Itanium, x86-64 базируется на существующей архитектуре х86-32.
рехканальный SATA-контроллер с возможностью объединения дисков в RAIDмассив уровней 0, 1 и 0 + 1. Кроме того, напомним, что SiS969 имеет интегри рованный двухканальный контроллер АТА133, поддерживает до 6 РО-слотов и имеет 8-канальный звуковой контроллер стандарта HDA vl.O.
Чипсеты компании VIA Компания VIA Technologies, Inc. является одним из старейших игроков на рын ке системной логики и производит широкий спектр чипсетов для всех основных процессорных платформ, включая новейшие процессоры Intel и AMD, а также для всех типов систем: настольных, ноутбуков и серверов. Все чипсеты компа ния VIA построены по классической двухмостовой схеме. Название чипсетов для процессоров Intel начинается с буквы «Р», а название чипсетов для процес соров AMD — с буквы «К».
Чипсеты VIA для процессоров Intel Современный модельный ряд чипсетов для процессоров Intel (табл. 1.2.7) вклю чает в себя следующие модели: Р4М800 Pro, РМ800, РТ880, РТ880 Pro, PT880 Ultra, PT894, РТ894 Pro.
Чипсет VIA P4M800 Pro Чипсет VIA P4M800 Pro предназначен для вычислительных систем среднего и начального уровней на базе процессора Intel Pentium 4 и Intel Celeron D с час тотой системной шины до 800 МГц и поддержкой технологии Hyper-Threading. Чипсет Р4М800 Pro является «наследником» устаревшего чипсета Р4М800, а ос новными изменениями стали поддержка оперативной памяти DDR2 533/400 и DDR 400/333/266. Контроллер памяти, используемый в чипсете, является одноканальным, а максимальный объем памяти, поддерживаемый чипсетом, состав ляет 2 Гбайт. Отличительной особенностью северного моста чипсета Р4М800 Pro является на личие встроенного графического контроллера на базе ядра S3 Graphics UniChrome Pro. Встроенное графическое ядро работает на тактовой частоте 200 МГц, под держивает ускорение двух- и трехмерной графики, аппаратное ускорение вос произведения видео в формате MPEG2. Северный мост Р4М800 Pro рассчитан на работу с южным мостом VT8237, для свя зи с которым используется шина V-Link с пропускной способностью 533 Мбайт/с. Коль скоро речь зашла о взаимодействии микросхем северного и южного мостов, уместно будет упомянуть о технологии V-MAP (VIA Modular Architecture Platform), реализованной компанией VIA для этого набора микросхем системной логики, а это означает, что место чипа VT8237R может с успехом занять и другой вариант южного моста, выполненный в соответствии с технологией V-MAP. Од нако это теоретическая возможность, а на практике в настоящее время традици онной является связка чипов VIA P4M800 Pro и VT8237R.
/Vertex Shader Processor), поддерживающими вершинные шейдеры 3.0 (Shader jvlodel 3.0). Каждый вершинный процессор состоит из двух исполнительных блоков ALU /арифметико-логическое устройство), один из которых является 128-разрядным векторным ALU, а другой — 32-разрядным скалярным ALU. Соответственно, „ е ршинные процессоры могут обрабатывать две вершинные инструкции (век торную и скалярную) за такт, что составляет порядка 10 млрд инструкций в се кунду- В каждый вершинный процессор также входит модуль управления пото ком (Flow Control), следящий за процессом обработки данных. Длина шейдера может достигать 1024 инструкций в обычном случае и быть практически беско нечной при использовании Flow Control. После расчета геометрии вершин, отсечении скрытых поверхностей, обрезки и т. д. данные поступают в блок сборки (setup engine), содержащий блок растеризации геометрии. Далее данные поступают в принципиально новый процессор распре деления данных Ultra-Threading Dispatch Processor. Собственно, именно этот новый блок распределения позволяет говорить о новой, мультипоточной кон цепции архитектуры графического процессора. Процессор распределения UltraThreading Dispatch Processor способен распараллеливать шейдерный код на сот ни параллельных потоков (до 512 потоков), увеличивая эффективность выпол нения пиксельных шейдеров. После прохождения процессора распределения потоки поступают в пиксельные блоки (Quad Pixel Shader Cores). Каждый такой блок (а всего графический про цессор может содержать 4 блока) состоит из четырех объединенных вместе пик сельных процессоров, каждый из которых в состоянии обработать шейдер для блока 2x2 пиксел за такт. Соответственно, пиксельный блок может обрабатывать шейдер для блока 4x4 пиксел за такт. Каждый пиксельный процессор содержит два скалярных и два векторных ALU и, кроме того, блок управления ветвлениями (Branch Execution Unit). Количество одновременно выполняемых потоков шейдерного кода, как уже от мечалось, может составлять 512 (при использовании четырех пиксельных бло ков). При этом размер каждого потока составляет 4x4 пиксела. Именно увеличе ние числа одновременно выполняемых потоков при уменьшении размера самого потока позволяет добиться большей эффективности при использовании динами ческого ветвления. Как уже отмечалось, в архитектуре графического процессора ATI Radon X1000 используется принципиально новый по своей архитектуре контроллер памяти. Шина памяти имеет кольцевую топологию и состоит из двух противоположно направленных кольцевых шин разрядностью 256 бит (в случае процессора ATI Radeon XI800). Напомним, что при традиционной архитектуре контроллера па мяти он оснащается 256-битной шиной, разделенной на четыре 64-битных кана ла. Вместо четырех 64-битных каналов памяти, подключенных к большому ин тегрированному кэшу, в контроллере памяти ATI Radeon XI000 используется Четыре блока Ring Stop, связанных друг с другом по кольцевой шине. Кроме т ого, каждый Ring Stop связан по двум 32-битным шинам с двумя модулями па мяти, с кэшем и клиентами внутри графического процессора.
В режимах 10х АА и 14х АА используется принципиально новая концепция ре_ жима SSAA (Super Sampling AA). Фактически данные режимы сглаживания представляют собой комбинацию режимов 8х АА и 12х АА с новой технологией сглаживания 2х Super-Sampling АА, при котором каждая карта осуществляет об работку всей сцены с необходимым разрешением и сдвигом на пол пиксела пп диагонали. В итоге рендеринг сцены фактически выполняется в режиме ЮХАА (8х АА + 2х SSAA) или 14х АА (12х АА + 2х SSAA).
требовали довольно частой прочистки дюз печатающей головки. Однако благодаря совершенствованию твердочернильной технологии и применению новых технических решений современные модели этих устройств лишены подобных недостатков. Так что единственный показатель, по которому твердочернильные принтеры сейчас уступают лазерным, - это начальная цена устройства.
