Электронные промышленные устройства

Б.Ф. Кузнецов

Электронные промышленные устройства Учебное пособие по дисциплине «Электронные промышленные устройства» для студентов специальности 210106 «Промышленная электроника»

Издательство Ангарской государственной технической академии - 2010

ББК 32.859 К89 УДК 621.38

Рецензенты Доктор технических наук, заслуженный деятель науки и образования, академик Российской академии естествознания, академик академии инженерных наук РФ Ю.Ф. Мухопад Кандидат технических наук, член-корреспондент метрологической академии Е.М. Фискин

К89 Кузнецов Б.Ф. Электронные промышленные устройства. Учебное пособие. Изд-во: Ангарской государственной технической академии, 2010. – 151 с. ISBN 978-5-89864-072-9 В учебном пособии рассмотрены информационные основы и основы построения устройств промышленной электроники, предназначенных для обработки аналоговых и цифровых сигналов с использованием современной элементной базы.

© Б.Ф. Кузнецов 2010 © Ангарская государственная техническая академия 2010

СОДЕРЖАНИЕ ВВЕДЕНИЕ ..................................................................................................................................................... 5 ГЛАВА 1. ИНФОРМАЦИОННЫЕ ОСНОВЫ ПОСТРОЕНИЯ ЭЛЕКТРОННЫХ ПРОМЫШЛЕННЫХ УСТРОЙСТВ ............................................................................................................ 7 1.1. СИГНАЛЫ В ЭЛЕКТРОННЫХ ПРОМЫШЛЕННЫХ УСТРОЙСТВАХ ............................... 7 1.1.1. Задачи, решаемые в процессе проектирования ЭПУ ......................................................... 7 1.1.2. Классификация сигналов ...................................................................................................... 8 1.2. СПЕКТРАЛЬНОЕ ПРЕДСТАВЛЕНИЕ СИГНАЛОВ .............................................................. 11 1.2.1. Спектры сигналов ................................................................................................................ 11 1.2.2. Ряд Фурье ............................................................................................................................. 12 1.2.3. Непрерывные преобразования Фурье ............................................................................... 15 1.2.4. Дискретное преобразование Фурье .................................................................................... 17 1.2.5. Быстрое преобразование Фурье ......................................................................................... 18 1.3 СЛУЧАЙНЫЕ ПРОЦЕССЫ ....................................................................................................... 20 1.4 МОДУЛЯЦИЯ СИГНАЛОВ ....................................................................................................... 23 1.5. ДИСКРЕТИЗАЦИЯ СИГНАЛОВ ............................................................................................. 27 1.5.1. Теорема В.А. Котельникова ................................................................................................ 27 1.5.2. Критерий Н. А. Железнова.................................................................................................. 28 1.5.3. Дискретизация по критерию наибольшего отклонения ................................................... 29 1.5.4. Адаптивная дискретизация ................................................................................................. 29 1.5.5. Квантование сигналов* ....................................................................................................... 30 1.6. КОДЫ И КОДИРОВАНИЕ ........................................................................................................ 33 1.6.1. Количественное измерение информации в сигнале ......................................................... 33 1.6.2. Кодирование сигналов ......................................................................................................... 36 1.6.3. Двоичный позиционный код ............................................................................................... 37 1.6.4. Код Грея ................................................................................................................................ 38 1.6.5. Принцип построения помехозащищеного кода ................................................................ 39 1.6.7. Код Хемминга* .................................................................................................................... 41 ГЛАВА 2. ЭЛЕМЕНТНАЯ БАЗА И УСТРОЙСТВА ОБРАБОТКИ ЦИФРОВОЙ ИНФОРМАЦИИ 44 2.1. ОСНОВЫ АЛГЕБРЫ ЛОГИКИ ................................................................................................ 44 2.1.1. Логические функции ........................................................................................................... 44 2.1.2. Аксиомы, основные теоремы и тождества алгебры логики ............................................. 46 2.1.3. Минтермы, макстермы, совершенные нормальные формы ............................................. 48 2.1.4. Карты Карно ......................................................................................................................... 49 2.1.5. Функционально полный набор логических элементов .................................................... 52 2.2. СЕРИИ ЛОГИЧЕСКИХ МИКРОСХЕМ ................................................................................... 54 2.2.1. Диодно-транзисторная логика ............................................................................................ 55 2.2.2. Транзисторно-транзисторная логика ................................................................................. 56 2.2.3. Эмиттерно-связанная логика .............................................................................................. 58 2.2.4. Логика на комплементарных МОП транзисторах ............................................................. 58 2.3. МИКРОСХЕМЫ СПЕЦИАЛЬНОГО НАЗНАЧЕНИЯ ............................................................ 60 2.3.1. Регенерация цифрового сигнала. Триггер Шмитта .......................................................... 60 2.3.2. Схемы построения выходных каскадов логических элементов ...................................... 61 2.3.3. Шинные формирователи и премопередатчики ................................................................. 62 2.3.4. Согласование различных типов ИМС по напряжению и току ........................................ 65 2.5. КОММУТАТОРЫ И АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА ................................................. 68 2.5.1. Дешифраторы ....................................................................................................................... 68 2.5.2. Шифраторы .......................................................................................................................... 70 2.5.3. Мультиплексоры .................................................................................................................. 71 2.5.4. Демультиплексоры .............................................................................................................. 72 2.5.5. Сумматоры ........................................................................................................................... 73 2.5.6. Цифровые компараторы ...................................................................................................... 75 2.6. ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА ......................................................... 77 2.6.1. Организация ПЗУ ................................................................................................................ 78 2.6.2. Программируемое постоянное запоминающее устройство ............................................. 78 2.6.3. Перепрограммируемые постоянные запоминающие устройства .................................... 79

2.7. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ ................................. 81 2.7.1. Общие принципы построения ПЛИС ................................................................................ 81 2.7.2. Основные архитектуры ПЛИС ........................................................................................... 83 2.8. ТРИГГЕРЫ .................................................................................................................................. 87 2.8.1. Основы теории конечных автоматов .................................................................................. 87 2.8.2. Классификация триггеров .................................................................................................. 90 2.8.3. RS-триггеры ......................................................................................................................... 92 2.8.4. Синхронные RS-триггеры ................................................................................................... 94 2.8.5. D-триггеры ........................................................................................................................... 95 2.8.6. D-триггеры, работающие по фронту .................................................................................. 96 2.8.7. T-триггеры ............................................................................................................................ 97 2.8.8. JK-триггеры .......................................................................................................................... 98 2.9. РЕГИСТРЫ ............................................................................................................................... 100 2.9.1 Параллельные регистры ..................................................................................................... 100 2.9.2. Последовательные регистры ............................................................................................ 101 2.9.3. Универсальные регистры .................................................................................................. 102 2.10. СЧЁТЧИКИ ............................................................................................................................. 104 2.10.1. Двоичные асинхронные счѐтчики .................................................................................. 104 2.10.2. Синхронные счѐтчики. .................................................................................................... 106 2.10.3. Синхронные двоичные счѐтчики.................................................................................... 108 ГЛАВА 3. ЦИФРОАНАЛОГОВЫЕ И АНАЛОГОВОЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ СИГНАЛОВ................................................................................................................................................. 109 3.1. ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ .................................................................... 109 3.1.1. Основные параметры ЦАП ............................................................................................... 110 3.1.2. Статические параметры .................................................................................................... 110 3.1.3. Динамические параметры ЦАП ....................................................................................... 111 3.1.4. Шумы, помехи, дрейфы .................................................................................................... 112 3.1.6. Параллельные ЦАП .......................................................................................................... 113 3.1.7. Последовательные ЦАП.................................................................................................... 119 3.2. АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ................................................................... 122 3.2.1. Статические параметры АЦП ........................................................................................... 122 3.2.2. Динамические параметры АЦП ....................................................................................... 123 3.2.3. Устройства выборки-хранения (УВХ) ............................................................................. 125 3.2.4. Основные принципы построения АЦП. Классификация АЦП. ........................................ 127 3.2.5. Последовательные АЦП.................................................................................................... 128 3.2.6. Сигма-дельта преобразователи ......................................................................................... 134 3.2.7. Параллельные АЦП ........................................................................................................... 141 ЗАКЛЮЧЕНИЕ ........................................................................................................................................... 147 СПИСОКЛИТЕРАТУРЫ............................................................................................................................ 148 ГЛОССАРИЙ ............................................................................................................................................... 149

5

ВВЕДЕНИЕ Электронными промышленными устройствами называют функционально и конструктивно законченные средства получения, обработки, использования информации для управления объектами и процессами, а также отображения состояния объекта и связи его с другими управляющими средствами. На начальной стадии развития электронные устройства выполняли функции измерения и регистрации результатов, по мере совершенствования элементной базы и повышения ее надежности область применения стала включать в себя автоматизированные (с участием человека) и полностью автоматические управляющие системы. Одна из первых и важнейших задач управления – регулирование состояния объектов. Регулирование включает в себя последовательность операций, основными из которых являются: 1) получение сведений о состоянии объекта или процесса (измерение); 2) получение извне командных воздействий, определяющих требуемое состояние объекта или процесса (задающее воздействие); 3) обработка полученных сигналов с целью выработки наиболее эффективного управляющего воздействия; 4) формирование управляющих воздействий, которые с помощью исполнительных органов изменяют состояние объекта.

Рис. 1. Последовательность операций управления

За последние годы способы управления, аппаратура и подход разработчика к созданию автоматов существенно изменились, что связано с цифровым представлением информации и программной реализацией алгоритмов. Это стало возможным благодаря интенсивному развитию микроэлектроники, приведшему к увеличению количества электронных компонентов на единицу площади кристалла. Закон Мура — эмпирическое наблюдение, сделанное в 1964 году (через шесть лет после изобретения интегральной схемы), в процессе подготовки выступления Гордоном Муром (одним из основателей Intel). Он высказал предположение, что число транзисторов на кристалле будет удваиваться каждые 24 месяца. Представив в виде графика рост производительности запоминающих микросхем, он обнаружил закономерность: новые модели микросхем разрабатывались спустя болееменее одинаковые периоды (18-24 мес.) после появления их предшественников, а ѐмкость их при этом возрастала каждый раз примерно вдвое. Если такая тенденция продолжится, — заключил Мур, - то мощность вычислительных устройств экспоненциально возрастѐт на протяжении относительно короткого промежутка времени.

Что, в свою очередь, позволило разместить вычислитель плюс контроллер на одном кристалле полупроводника, заключенном в единый корпус. Такая интегральная схема и называется микропроцессором. Основные изменения в проектировании ЭПУ состоят в следующем: 1) наиболее существенные операции над сигналами производятся после представления их в форме двоичных многоразрядных чисел; 2) вместо линейных преобразований над аналоговыми (непрерывными во времени) сигналами стали использоваться конечно-разностные преобразования (цифровое управление);

6 3) произошла централизация функций: вместо нескольких управляющих устройств для сложного объекта может использоваться один процессор, поочередно выполняющий их функции в режиме разделения времени; 4) вследствие этого усилилось внимание к алгоритмической стороне управления (т.е. к написанию эффективного и надежного программного обеспечения); 5) усиление внимание к созданию встроенных средств самодиагностики устройств.

  

Вопросы для самопроверки Дайте определение электронного промышленного устройства. Перечислите основные операции при выполнении функции регулирования. Как влияет развитие элементной базы на проектирование устройств промышленной электроники.

7

ГЛАВА 1. ИНФОРМАЦИОННЫЕ ОСНОВЫ ПОСТРОЕНИЯ ЭЛЕКТРОННЫХ ПРОМЫШЛЕННЫХ УСТРОЙСТВ 1.1. СИГНАЛЫ В ЭЛЕКТРОННЫХ ПРОМЫШЛЕННЫХ УСТРОЙСТВАХ Ключевые понятия раздела Задачи анализа сигналов при проектировании ЭПУ. Классификация сигналов: аналоговые, импульсные, дискретные, цифровые. Случайные сигналы, особенности их описания.

1.1.1. Задачи, решаемые в процессе проектирования ЭПУ На начальной стадии проектирования ЭПУ обычно решаются задачи сбора и первичной обработки информации. Полезная информация об управляемом процессе содержится в первичных сигналах датчиков. Эти сигналы, как правило, искажены помехами и ошибками измерения. Основные задачи первичной обработки сигналов: 1) вычисление и преобразование спектров сигналов, например, для правильного выбора характеристик квантования аналоговых сигналов (частота и число уровней квантования); 2) нормализация, усиление или ослабление сигналов; 3) предварительная цифровая или аналоговая фильтрация сигналов с целью выделения из них полезной составляющей, используемой на последующих этапах обработки; 4) квантование аналоговых сигналов по времени и уровню. На последующих стадиях проектирования решаются задачи измерения и обработки информации об управляемом процессе. Можно выделить следующие типичные задачи: 1) определение текущих параметров измеряемых процессов (например, скоростей и ускорений их протекания); 2) прогнозирование хода управляемых процессов, кодирование; 3) цифроаналоговые преобразования и т. д. Таким образом, электронные устройства управления и контроля связаны с преобразованием и обработкой информации. Информацией называется совокупность каких-либо сведений об изучаемом процессе (объекте), являющаяся объектом передачи, распределения, преобразования, хранения или непосредственного использования. Информация в процессе взаимодействия с ЭПУ с целью управления некоторым объектом проходит несколько фаз. Восприятие состоит в том, что формируется образ объекта, производятся его опознание и оценка. В результате восприятия получается сигнал в форме, удобной для передачи или обработки. В фазу восприятия могут включаться операции подготовки информации, ее нормализации, квантования, кодирования, модуляции сигналов и построения моделей. Передача информации состоит в переносе ее на расстояние посредством сигналов различной физической природы соответственно по механическим, гидравлическим, пневматическим, акустическим, оптическим, электрическим или электромагнитным каналам. Прием информации на другой стороне канала имеет характер вторичного восприятия со свойственными ему операциями борьбы с шумами. Обработка информации заключается в решении задач, связанных c преобразованием информации, независимо от их функционального назначения. Применение ЭВМ обобщает и централизует функции обработки, имеющие отношение главным образом к моделям ситуации и принятию решений при управлении. Обработка производится при помощи устройств или машин, осуществляющих аналоговые или цифровые преобразования поступающих величин и функций. Промежуточным этапом обработки может быть хранение в запоминающих устройствах. Извлечение информации из запоминающих устройств также имеет характер восприятия и связано с борьбой с помехами. Представление (или отображение) информации требуется тогда, когда в цикле обращения

8 информации принимает участие человек. Оно заключается в демонстрации перед человеком условных изображений, содержащих качественные и количественные характеристики выходной информации. Для этого используются устройства, способные воздействовать на органы чувств человека. Из устройства обработки информация может выводиться не только оператору, но и непосредственно для формирования воздействия на объект управления. Воздействие состоит в том, что сигналы, несущие информацию, производят регулирующие или защитные действия, вызывая изменения в самом объекте. Не все информационные системы замкнуты. Существуют и разомкнутые системы, в которых информация передается от источника к приемнику или потребителю. Активное воздействие на отбираемую от источника информацию может оказывать либо сам источник, либо потребитель. Часть системы, оказывающую активное воздействие на ее работу, называют субъектом, а пассивную — объектом. Объект как источник информации неисчерпаем. Но подавляющая часть потоков информации отображающих его состоянии рассеивается и только небольшая часть, отвечающая потребности и определяемая принятым в информационной системе языком, ответвляется к приемнику в виде параметров наблюдения.

1.1.2. Классификация сигналов Источник информации обладает способностью изменять во времени или пространстве свое состояние. Источником информации могут быть различные физические величины и процессы, например: ЭДС термопары (величина), ток фотодиода (фототранзистора), напряжение тензодатчика, горение сигнальной лампы и т. д. Сведения о состоянии источника называются сообщениями. Для их передачи используются сигналы, которые по имеющимся каналам поступают к приемнику сообщения. Таким образом, сигналомназывается физический процесс, параметры которого содержат информацию (сообщение) и который пригоден для обработки и передачи на расстояние. Одно и то же сообщение может быть передано разными сигналами. Сигнал может быть электрическим, акустическим, оптическим и др. - в зависимости от свойств источника, приемника и среды, в которой передается сообщение. Основное внимание будем уделять электрическим сигналам, хотя все чаще применяются устройства, в которых сообщения передаются некоторым набором сигналов, например, в оптроне электрический сигнал на входе превращается в световое излучение, которое затем подвергается обратному преобразованию. При всех преобразованиях сигнала сохраняется содержащаяся в нем информация, хотя некоторые потери ее возможны (искажения, появление шумов и других видов помех). Так как сообщение предполагает изменение состояния источника, сигнал также должен иметь какой-то один или группу параметров, подвергающихся изменению, модуляции. Сигнал, в котором ничего не меняется, не может нести информации. Классификация сигналов по различным признакам приведена на рис. 1.1. По характеру измерения информативного и временного параметров сигналы делятся нааналоговые, дискретные и цифровые. Аналоговый сигнал — это сигнал, описываемый непрерывной или кусочно-непрерывной функцией , причем как сама эта функция, так и ее аргумент могут принимать любые значения на заданных интервалах и (рис. 1.2 а). Дискретный сигнал — это сигнал, изменяющийся дискретно во времени или по уровню. В первом случае (дискретность по времени) он может принимать в дискретные моменты времени , где T = const — интервал (период) дискретизации, — целое, любызначения , называемые выборками, или отсчетами. Такие сигналы (рис. 1.2 б) описываются решетчатыми функциями. Во втором случае (дискретность по уровню, рис. 1.2 в) значения сигнала существуют в любой момент времени , однако они могут принимать ограниченный ряд значений , кратных кванту .

9

Рис. 1.1. Классификация сигналов

Цифровые сигналы — квантованные по уровню и дискретные по времени сигналы , которые описываются квантованными решетчатыми функциями (квантованными последовательностями), принимающими в дискретные моменты времени лишь конечный ряд дискретных значений — уровней квантования (рис. 1.2 г).

Рис. 1.2. Типы сигналов

По характеру изменения во времени сигналы делятся на постоянные, значения которых с течением времени не изменяются, и переменные, значения которых меняются во времени. Постоянные сигналы являются наиболее простым видом сигналов. Переменные сигналы могут быть непрерывными во времени и импульсными. Непрерывным называется сигнал, параметры которого изменяются непрерывно. Импульсный сигнал — это сигнал конечной энергии, существенно отличный от нуля в течение ограниченного интервала времени. По степени наличия априорной информации переменные сигналы делятся на детерминированные, квазидетерминированные и случайные. Детерминированный сигнал — это сигнал, закон изменения которого известен, а модель не содержит неизвестных параметров. Мгновенные значения детерминированного сигнала известны в любой момент времени. Детерминированными (с известной степенью точности) являются сигналы на выходе мер. Например, выходной сигнал ге-

10 нератора низкочастотного синусоидального сигнала характеризуется значениями амплитуды и частоты, которые установлены на его органах управления. Погрешности установки этих параметров определяются метрологическими характеристиками генератора. Квазидетерминированные сигналы — это сигналы с частично известным характером изменения во времени, т.е. с одним или несколькими неизвестными параметрами. Детерминированные и квазидетерминированные сигналы делятся на элементарные, описываемые простейшими математическими формулами, и сложные. К элементарным относятся постоянный и гармонический сигналы, а также сигналы, описываемые единичной и дельта-функцией. К сложным сигналам относятся импульсные и модулированные сигналы. Сигналы могут быть периодическими и непериодическими. Непериодические сигналы делятся на почти периодические и переходные. Почти периодическим называется сигнал, значения которого приближенно повторяются при добавлении к временному аргументу надлежащим образом выбранного числа — почти периода. Периодический сигнал является частным случаем таких сигналов. Почти периодические функции получаются в результате сложения периодических функций с несоизмеримыми периодами, например (рис. 1.3).

Рис. 1.3. Пример квазипереодического сигнала

Переходные сигналы описывают переходные процессы в физических системах. Периодическим называется сигнал, мгновенные значения которого повторяются через постоянный интервал времени. Период сигнала — параметр, равный наименьшему такому интервалу времени. Частота периодического сигнала - величина, обратная периоду Периодические сигналы бывают гармоническими, т.е. содержащими только одну гармонику, и полигармоническими, спектр которых состоит из множества гармонических составляющих. К гармоническим сигналам относятся сигналы, описываемые функцией синуса или косинуса. Все остальные сигналы являются полигармоническими. Случайными называют сигналы, которые, в отличие от детерминированных, нельзя предсказать с достаточно малой погрешностью, так как состояние источника информации в данном случае определяется большим числом факторов, поэтому каждая серия измерений описывается своей функцией времени (реализацией процесса). Классическим примером случайных сигналов являются помехи – наводки по цепям электропитания, шумы усилителей, сбои в работе цифровой аппаратуры. В более широком смысле любой сигнал, точный закон изменения которого неизвестен, рассматривается как случайный. Для описания случайных сигналов используются вероятностные (стохастические) законы, характеризующие распределение вероятностей отдельных значений сигнала для каждого момента времени. Вопросы для самопроверки       

Перечислите основные задачи первичной обработки сигналов. Дайте определение термину «информация». Дайте определение термину «сигнал». По каким признакам классифицируются сигналы? Чем отличается дискретный сигнал от цифрового? Основные свойства квазипереодичектого сигнала. Какие сигналы относятся к полигармоническим?

11

1.2.СПЕКТРАЛЬНОЕ ПРЕДСТАВЛЕНИЕ СИГНАЛОВ Ключевые понятия раздела Спектры сигналов, преобразование Фурье. Способы представления информации, мера информации, кодирование информации. Виды кодов, коды для отображения информации, численные коды, форматы представления числовой информации.

1.2.1.Спектры сигналов Спектральная (частотная) форма представления сигналов использует разложение сигнальных функций на периодические составляющие. Периодичность гармонических колебаний исследовал еще в VI веке до нашей эры Пифагор и даже распространил его на описание гармонического движения небесных тел. Термин "spectrum" ("спектр") впервые применил И. Ньютон в 1571 году при описании разложения солнечного света, пропущенного через стеклянную призму, на многоцветную полосу. Он же дал и первую математическую трактовку периодичности волновых движений. В 18-м веке решениями волновых уравнений (в приложении к струнам) занимались Даниил Бернулли и Леонард Эйлер. По существу, уже Бернулли и Эйлер показали, что произвольные периодические функции представляют собой суммы простейших гармонических функций – синусов и косинусов кратных частот. Эти суммы получили название рядов Фурье, после того как в 1807 году французский инженер Жан Батист Фурье обосновал метод вычисления коэффициентов тригонометрического ряда, которым можно отображать с абсолютной точностью (при бесконечном числе членов ряда) или аппроксимировать с заданной точностью (при ограничении числа членов ряда) любую периодическую функцию, определенную на интервале одного периода, и удовлетворяющую условиям Дирехле (ограниченная, кусочно-непрерывная, с конечным числом разрывов 1-го рода). Жан-Батист Жозеф ФУРЬЕ Французский математик. Родился в Осере, в девять лет остался сиротой. Получил образование в церковной школе и военном училище, затем работал преподавателем математики. На протяжении всей жизни активно занимался политикой, арестован в 1794 году за защиту жертв террора, выпущен из тюрьмы после смерти Робеспьера. Принимал участие в создании знаменитой Политехнической школы в Париже. Сопровождал Наполеона в Египет, был назначен губернатором Нижнего Египта. По возвращении во Францию в 1801 году назначен губернатором одной из провинций. В 1822 году стал постоянным секретарем Французской академии наук.

Представление сигнала во временной области позволяет определить его параметры, энергию, мощность и длительность. Существуют также формы математического описания, лучше отображающие другие параметры. Нередко уделяется большое внимание изучению частотных свойств сигнала. Для этого используется представление сигнала в частотной области в виде спектра, получаемого на основе математического аппарата преобразования Фурье. Знание частотных свойств позволяет решать задачи идентификации характеристик сигнала (определения его наиболее информативных параметров), фильтрации (выделения полезного сигнала на фоне помех), выбора частоты дискретизации непрерывного сигнала. Одним из важнейших параметров сигнала является ширина его частотного спектра, так как именно этот параметр оказывается определяющим при согласовании сигнала с аппаратурой обработки и передачи информации. Полагая, что сигнал описывается известной функцией времени, т. е. является детерминированным, рассмотрим особенности получения и анализа частотных спектров. Спектральное преобразование функций, по существу, представляет собой представление функций в новой системе координат, т.е. перевод исходных функций на новый координатный базис. Выбор наиболее рациональной ортогональной системы координатного базиса функций, как правило, зависит от цели исследований и определяется стремлением максимального упрощения математического аппарата анализа, преобразований и обработки данных. В качестве базисных функций в настоящее время используются полиномы Чебышева, Эрмита, Лагерра, Лежандра и другие. Наибольшее распространение получило преобразование сигналов в базисах гармониче-

12 ских функций: комплексных экспоненциальных и вещественных тригонометрических синус-косинусных функций, связанных друг с другом формулой Эйлера. Это объясняется тем, что гармонические колебания является функциями времени, сохраняющими свою форму при прохождении через любую линейную цепь, изменяются только амплитуда и начальная фаза колебаний, что очень удобно для анализа систем преобразования сигналов. Спектральный анализ часто называют частотным анализом. Термин "частотный" обязан происхождением обратной переменной временного представления сигналов и функций. Понятие частотного преобразования не следует связывать только с временными аргументами, т.к. математический аппарат преобразования не зависит от физического смысла независимых переменных. Так, например, при переменной " x ", как единице длины, значение f будет представлять собой пространственную частоту с размерностью - число периодических изменений сигнала на единице длины. В математическом аппарате частотного анализа удобно использовать угловую частоту . Для процессов по другим независимым переменным в технической литературе вместо индекса частоты часто используется индекс v, а для угловой частоты индекс , который называют волновым числом.

1.2.2.Ряд Фурье Пусть исследуемый сигнал описывается периодической функцией времени , которая удовлетворяет условиям Дирихле, т. е. является кусочно-непрерывной и кусочно-монотонной в пределах периода ее измененияТ, а в точках разрыва принимает ограниченные значения. Тогда функцию можно представить в виде ряда Фурье (основная форма): (1.1) коэффициенты которого определяются по формулам:

(1.2) Разложение сигнала на гармонические функции получило название прямого преобразования Фурье (Fourier transform). Обратный процесс – синтез сигнала по синусоидам – называется обратным преобразованием Фурье (inverse Fourier transform). Физически такое представление сигнала соответствует выделению постоянной составляющей , первой гармоники с частотой и высших гармоник с частотами и т.д. Распространена и другая форма записи ряда Фурье: (1.3) Постоянную составляющую a0, амплитуду ak и фазу ' k k-ой гармоники сигнала находят как: (1.4) Совокупность значений и ( ) называют амплитудным и фазовым частотными спектрами сигнала (спектром амплитуд и спектром фаз, примеры спектровпрямоугольных колебаний приведены на рис. 1.4), а последовательность операций по нахождению указанных коэффициентов для каждой гармоники сигнала – гармоническим анализом.

13

Рис. 1.4. Примеры амплитудного и фазового спектров.

Часто удобно использовать ряд Фурье в комплексной форме, выражение для которого несложно выводится при использовании для гармонических функций вещественного аргумента формул Эйлера:

тогда

где:

Рис. 1.5. Примеры вещественной и мнимой части комплексного спектра.

Используя разложение периодической функции x (t)в ряд Фурье, а также свойство ортогональности составляющих его гармонических функций, несложно показать, что средняя за период мощность периодического сигнала при единичном сопротивлении нагрузки определяется соотношением: (1.5) Таким образом, средняя мощность сигнала определяется только его спектром амплитуд и не зависит от спектра фаз. Из последнего соотношения (равенство Парсеваля для периодического сигнала) следует, что независимо от формы сигнала если его разложение в ряд Фурье существует, то амплитуда гармоники падает с ростом ее частоты (поскольку мощность конечна). Рассмотрим частотный спектр периодического импульсного сигнала (рис. 1.6). Пользуясь предыдущими соотношениями несложно получить выражения для амплитудного частотного спектра: ,

(1.6)

который удобно представить графически в виде отрезков длины ak , проведенных перпендикулярно оси, на которой наносятся значения частот k ! 1.

14

Рис. 1.6. Периодический импульсный сигнал

На рис. 1.7 приведен график амплитудного частотного спектра исследуемого сигнала для (по оси ординат отложены относительные значения амплитуд гармоник ). Как видно из графика, в спектре сигнала преобладают низкочастотные составляющие.

Рис. 1.7. Спектр периодического импульсного сигнала (/T = 1/2)

Воспользовавшись формулой (1.5), нетрудно убедиться, что распределение средней мощности сигнала по его гармоникам является следующим: 50%-постоянная составляющая, 40% - первая гармоника, 5% - третья гармоника, 1% - пятая гармоника и т.д. Таким образом, в диапазоне частот ( ) содержится 90% средней мощности импульсного сигнала, в полосе частот ( ) - 95 % мощности сигнала.

Рис. 1.8. Спектр периодического импульсного сигнала (/Т=1/5)

Изменение соотношения между длительностью и периодом следования импульсов приводит к перераспределению указанной мощности сигнала по отдельным участкам спектра уменьшается удельный вес его низкочастотных составляющих, возрастает удельный вес высших гармоник. На рис. 1.8 показан график амплитудного спектра для случая когда . Вычисления показывают, что 90 % средней мощности сигнала содержится в диапазоне частот (0 … , а 95 % - в полосе ). Оценивая практическую (эффективную) ширину ча-

15 стотного спектра по 90%-ному содержанию мощности, можно воспользоваться следующей формулой (см. рис. 1.7 и рис. 1.8): (1.7) откуда видно, что

определяется главным образом длительностью прямоугольного импульса ї .

1.2.3. Непрерывные преобразования Фурье Частотный спектр непериодического сигнала формально можно получить из спектра соответствующего периодического сигнала, принимая T ! 1 в формулах (1.1). В этом случае разность частот между двумя соседними гармониками ! 1 = 2ј / T стремится к нулю, т. е. частотный спектр из дискретного (линейчатого) становится непрерывным (сплошным). Если функция x (t), описывающая исследуемый сигнал, на любом конечном интервале удовлетворяет условиям Дирихле и, кроме того, является абсолютно интегрируемой на бесконечном промежутке (-, +), т. е.: , (или прямым преобразованием Фурье): (1.8) Для выяснения физического смысла прямого преобразования Фурье (1.8) приведем формулу обратного преобразования Фурье, осуществляющего обратный переход от изображения X (j ! ) к оригиналу - временной функции x (t): (1.9) Отсюда видно, что интеграл Фурье позволяет представить непериодическую функцию x (t) в виде суммы бесконечного числа гармоник с бесконечно малыми амплитудами: , и с частотами, занимающими диапазон от – до +. Таким образом, изображение X (j ! ) характеризует плотность распределения амплитуд гармонических составляющих по отдельным участкам спектра и поэтому нередко называется спектральной плотностью сигнала. Полученное изображение: X (j ! ) = X (! )ej µ(! ) ;

(1.10)

где X (! ) = jX (j ! )j - амплитудный частотный спектр; Ј (! ) = arg(X (j ! ))- фазовый частотный спектр сигнала. При определении энергии сигнала можно воспользоваться равенством Парсеваля: +1 Z

1 x (t)dt = 2ј

+1 Z

2

W= Ў1

X 2 (! )d! :

(1.11)

Ў1

В левой части равенства записано выражение для полной энергии сигнала во временной области, в правой - та же энергия, но подсчитанная в частотной области, с учетом характера распределения амплитудного частотного спектра. Найдем частотный спектр одиночного прямоугольного импульса, принимающего значение E на интервале [Ўї / 2; ї / 2]. Используя (1.8) несложно получить:

16

(1.12) Как видно из рис. 1.9, энергия исследуемого сигнала также в основном сосредоточена в области низких частот (90% полной энергии сигнала содержится в диапазоне частот от 0 до ! = 2ј / ї , 95% - в диапазоне частот, не превышающих ! = 4ј / ї ). Таким образом, как и в случае периодического импульсного сигнала (рисунок 1.7), здесь можно говорить о практической ширине частотного спектра ў ! , которая влияет на поведение (форму) сигнала. Если принять, что полоса частот ў ! содержит 90% энергии сигнала, то получаем . Иногда последнее выражеРис. 1.9. Спектр одиночного прямоугольного ние записывают так: импульса

,(1.13)

и называют его соотношением неопределенностей. Как видно из (1.13), чем короче импульс (меньше ї ), тем более широкий спектр должен быть сохранен при передаче сигнала, например, по линии связи. Удлинение импульса позволяет обойтись узкополосной линией связи для передачи значительной части энергии сигнала. Для рассмотренного ранее периодического импульсного сигнала полоса частот ў ! , подсчитываемая по 90%-ному содержанию мощности, также принимает значение, равное 2ј / ї . На практике периодический сигнал в электрической цепи можно получить, если генератор напряжения (тока) работает достаточно долго. Так как время его работы всегда конечно, возникает вопрос: какой сигнал можно считать периодическим? Для ответа на этот вопрос вводится понятие текущего (мгновенного) спектра сигнала: , где t 0 - момент начала развития процесса x (t); t - текущее время наблюдения. В отличие от определения (1.9), которое отражает процесс x (t) на всей временной оси (Ў 1 ; 1 ), текущий спектр сигнала X t (j ! ) учитывает реальную историю процесса и позволяет проследить изменение во времени амплитуд и фаз его отдельных гармонических составляющих. Вернемся к примеру прямоугольных импульсов, полагая, что прямоугольный импульс выдается генератором, который по истечении паузы, равной длительности импульса , выдает второй аналогичный импульс, затем через время - третий и т. д. Тогда с ростом числа импульсов n на выходе генератора текущий частотный спектр сигнала постепенно превращается из непрерывного в дискретный (рис. 1.10). На графике по оси ординат отложены относительные значения амплитуд.

Рис. 1.10. Спектр конечной последовательности импульсов

спектральных составляющих X (! )для n = 5, пунктиром отмечен график амплитудного спектра

17 одиночного импульса. В частотном спектре сигнала наибольший удельный вес имеют гармоники, группирующиеся вокруг частот ! = 0, ј / ї , 3ј / ї , 3ј / ї , т. е. кратных значению ! 1 = ј / ї = 2ј / T . Таким образом, периодический процесс - это предел, к которому может стремиться с течением времени реальный повторяющийся процесс (на практике достаточно повторения 20-30 импульсов, для того чтобы частотный спектр сигнала считать линейчатым).

1.2.4.Дискретное преобразование Фурье Применение цифровых устройств для анализа спектра непрерывных сигналов приводит к тому, что реальный сигнал заменяется его N дискретными отсчетами, равностоящими друг от друга наў t = T/ N . При этом вместо ряда Фурье обычно говорят о дискретном преобразовании Фурье (ДПФ), а интегрирование в (1.2) и (1.6) приближенно заменяют суммированием конечного числа членов. Так, коэффициенты ряда Фурье, представленного в более компактной комплексной форме записи (1.6), при переходе к ДПФ находятся как: µ ¶ NЎ1 1 X j 2ј ki ck = x (i ў t) exp Ў (k = 0; 1; 2; : : : ; N Ў 1) ; (1.14) N N i= 0

гдеx (i ў t)-значения сигнала x (t) в дискретные моменты времени t = 0; ў t; 2ў t; : : : ; (N Ў 1) ў t: Вводя дополнительные обозначения: µ ¶ j 2ј ki wNk i = exp Ў , (1.15) N можно сформулировать алгоритм ДПФ в виде следующих операций: а) производят выборку дискретных отсчетов x (i ў t)исследуемого сигнала с заданным интервалом дискретизации ў t их преобразование в цифровой код; б) генерируются значения комплексных весовых коэффициентов wNk i в том же кодовом представлении; в) умножают дискретные отсчеты сигнала x (i ў t)на весовые коэффициенты wNk i в последовательности, определяемой принятой программой расчета; г) суммируют полученные частные произведения (взвешенные отсчеты сигнала), в результате чего находят искомые значения спектральных коэффициентов ck . Предполагается, что действия над комплексными числами осуществляются в устройстве в соответствии с известными законами алгебры. Если количество учитываемых отсчетов сигнала N принять равным2m ( m-целое положительное число), то требуемое число весовых коэффициентов ki wNk i заметно сокращается. Так, например, для N = 2m число различных по модулю значений wN равно N / 4, в других случаях это значение близко к N . Различают два типовых режима реализации ДПФ. Первый характеризуется разделением во времени процессов ввода и обработки информации и применяется при реализации ДПФ с помощью универсальных ЭВМ. Обработка информации здесь начинается только после того, как все N дискретных отсчетов сигнала x (i ў t)(i = 0; 1; 2; : : : ; N Ў 1)вводятся в оперативную память вычислителя. Возникающее при этом запаздывание готовности результатов определяется полным временем обработки исходных данных Tобр , которое при большом числе отсчетов N может оказаться сопоставимым с длительностью рассматриваемого сигнала T = Nў t . Второй режим отличается совмещением операций ввода и обработки данных за счет более активного использования пауз между отсчетами и широко используется в специализированных процессорах ДПФ, где на каждом цикле обработки производятся умножение очередного отсчета x (i ў t) на комплексные весовые коэффициенты wNk i для всех номеров k = 0; 1; 2; : : : ; N Ў 1, а также запись частных произведений ki x (i ў t) wN в ячейках памяти с соответствующими адресами k и суммирование полученных произведений с результатами предыдущей обработки по каждому адресу. Таким образом, вычисление оценок спектральных коэффициентов ck происходит параллельно с процедурой ввода информа-

18 ции, а время запаздывания готовности результатов уменьшается в N раз по сравнению с рассмотренным ранее случаем.

1.2.5. Быстрое преобразование Фурье Можно предложить такие вычислительные процедуры, которые позволили бы существенно сократить число требуемых вычислительных операций, учитывая конкретные особенности используемой системы базисных функций. Широко используется быстрое преобразование Фурье (БПФ) - вычислительный алгоритм, обеспечивающий быстрое и эффективное вычисление ДПФ. Идея БПФ заключается в том, что анализируемая выборка дискретных данных путем прореживания по времени разбивается на две (или более) промежуточные выборки и спектр сигнала выражается через спектры этих выборок. Полагая целой степенью числа 2, включим в первую выборку дискретные отсчеты сигнала с четными номерами, т. е. x (0), x (2ў t), x (4ў t), x ((N Ў 2) ў t), а во вторую - отсчеты с нечетными номерами, т.е. x (ў t), x (3ў t), x ((N Ў 1) ў t), Тогда спектры этих выборок: µ ¶ N / 2Ў 1 2 X j 4k1 i ( 1) ck 1 = x (2i ў t) exp Ў , N i= 0 N (2)

ck 1 =

2 N

N /P2Ў 1 i= 0

і ґ 1i x ((2i + 1) ў t) exp Ў j 4k , N

(1.16)

где k 1 не превышает числа N / 2, т. е. k1 2 [0; N / 2]. Искомые коэффициенты: · µ ¶ ё 1 (1) j 2ј k1 (2) ck = c + exp Ў ck 1 k = k1 2 k1 N , · µ ¶ ё 1 (1) j 2ј (k1 + N / 2) (2) ck = ck 1 + exp Ў ck 1 k = k1 + N / 2 2 N Используя следующее свойство комплексной экспоненциальной функции: , можно переписать последние соотношения:

, или, с учетом введенных обозначений, ; ;

.

При вычислении N коэффициентов ck по (1.14) требуется выполнить N 2 операций сложе± ния и N 2операций умножения, тогда как при использовании (1.16), (1.17) достаточно N 2 2 + N ± операций сложения и N 2 2 + N операций умножения. ± Следовательно, общее число арифметических операций уменьшается в 2N 2 2 + N раз, вдвое сокращается и число требуемых отсчетов базисных функций (весовых коэффициентов w Nk 1). (1)

Аналогичным образом снижается объем расчетов и при вычислении промежуточных спектров ck1 (2)

и ck2 . В пределе каждая промежуточная выборка содержит лишь два отсчета сигнала, а общее чис-

19 ло сложений при использовании БПФ составит N log2 N (операций умножения потребуется N / 2log2 N ). Таким образом, применение БПФ обеспечивает выигрыш в числе требуемых операций, который будет тем больше, чем больше число отсчетов сигнала N .             

Вопросы для самопроверки Запишите представление сигнала в виде ряда Фурье в основной форме. Сформулируйте условие Дирихле. Каким выражением определяется амплитуда k-ой гармоники. Запишите выражение для нулевого коэффициента ряда Фурье, объясните его физический смысл. В чем основное отличие спектров одиночного импульса и последовательности импульсов. Чем определяется средняя мощность сигнала. Дайте определение гармоническому анализу. Что называется амплитудным и фазовым спектром сигнала? Запишите выражение для ряда Фурье в комплексной форме. Запишите соотношение неопределенности, дайте объяснение. Как зависит распределение мощности в спектре прямоугольного сигнала от соотношения В чем заключается обратное преобразование Фурье. Дайте определение спектральной плотности.

20 1.3 СЛУЧАЙНЫЕ ПРОЦЕССЫ Ключевые понятия раздела Понятие случайного процесса. Моменты случайных процессов. Стационарный и эргодический случайный процесс. Автокорреляционная функция.

Случайные процессы — это изменяющиеся во времени случайные физические величины. Случайные процессы, для которых независимой переменной является время t , называются также стохастическими процессами. Набор случайных величин при измерении случайного процесса позволяет получить некоторые обобщенные параметры изменяющихся во времени случайных функций. Конкретная совокупность значений, принимаемых случайным процессом, называется реализацией случайного процесса. При многократном повторении эксперимента (измерения) получают совокупность реализаций случайного процесса. Изменяющаяся случайная величина может зависеть не только от времени, но и от других параметров. Тогда имеют дело со случайными функциями нескольких переменных. Функция, значение которой при каждом данном значении независимой переменной является случайным, называется случайной. Допустим, что в результате каких-либо измерений, получен ансамбль случайных функций x (t), характеризующих данный стохастический процесс (рис. 1.11). Очевидно, что функции x (t) в каждый момент времени t k будут иметь различные значения [x i (t)]t = t k = »i (t i ) и, следовательно, отличаться друг от друга. Это обусловлено различными случайными факторами, воздействующими на результат измерения. Статистические методы изучения случайных процессов ставят себе задачей не изучение каждой из функций x i (t), входящих в совокупность функций » (t), характеризующих данный процесс, а изучение свойств всего множества в целом при помощи усреднения свойств входящих в него функций. Для описания случайных процессов так же, как и случайных величин, используют дифференциальные и интегральные функции распределения вероятности. Эти функции позволяют определять моментные и корреляционные функции, которые являются более простыми, чем функции распределения, но позволяют оценивать поведение случайных процессов во времени более зримо. Если действительный случайный процесс » (t) характеризуется плотностью распределения p(x; t), то математическое ожидание процесса, соответствующее времени t , будет: ,

(1.17)

Другими словами, математическое ожидание представляет собой статистическое усреднение случайной величины » (t), под которым понимают усреднение по ансамблю реализаций в каком либо фиксированном сечении t i случайного процесса.Математическое ожидание m» (t) представляет собой неслучайную составляющую случайного процесса » (t). Для характеристики внутренней связи действительного случайного процесса определяется момент второго порядка, называемый ковариационной функцией: , где x 1 и x 2 берутся соответственно в моменты времени t 1 и t 2и могут принимать значения на всей области изменения x , p(x 1 ; x 2 ; t 1 ; t 2 ) - двумерная функция плотности вероятности. Для вычисления этой функции при фиксированных моментах времени t 1 и t 2определяются попарно значения x 1 (t 1) и x 2 (t 2) для всех реализаций случайного процесса. Затем строится двумерная функция p(x 1 ; x 2 ).

21

Рис. 1.11. Реализации случайных эргодических процессов

Центральный момент второго порядка называется автокорреляционной, или корреляционной функцией (АКФ): (1.18) который следующим образом связан с ковариационной функцией: K » (t 1; t 2 ) = R» (t 1 ; t 2) + m» (t 1 ) m» (t 2), m» (t 1 ) и m» (t 2 ) - математическое ожидание случайного процесса » (t ) в моменты времени t 2 и t 2 соответственно. Представленные выше характеристики случайных процессов определялись через соответствующие средние значения большого числа реализаций случайных процессов, т.е. с помощью анализа результатов измерений «поперек процесса». Оказывается, что для многих случайных процессов указанные характеристики можно получить путем усреднения «вдоль процесса», т.е. по одной реализации достаточно большой длительности. Такие случайные процессы относятся к эргодическим, представляющим собой разновидность случайных стационарных процессов. Приведем определения этих процессов. Эргодический процесс- случайный процесс, статистические свойства которого могут быть определены по одной его реализации достаточно большой длительности и для которого средние значения (моменты) по времени равны средним значениям по ансамблю. Стационарный процесс- это случайный процесс, характеристики которого не зависят от начала отсчета во времени. Стационарность процесса является необходимым, но не достаточным условием для признания процесса эргодическим. Эргодичность -более жесткое требование стабильности и воспроизводимости случайного процесса. Например, случайный процесс вида »(t) = A cos(! 0 t + ' ), где амплитуда A и начальная фаза процесса' - независимые случайные величины, принимающие различные значения для разных реализаций, является стационарным, но не эргодическим. Среднее по времени и ансамблю реализаций m » = 0. Если полагать равновероятность появления фазы в диапазоне от Ў1 до Ў ј , то КФ, опреде© Є ленная с помощью усреднения по ансамблю, будет иметь вид R» (ї ) = 0:5M A 2 cos(! 0 ї ), а с помощью усреднения по времени (по k -й реализации) -R» (ї ) = 0:5A 2 cos(! 0 ї ). Таким образом, для этого стационарного процесса КФ, определенная по одной реализации, не равна КФ, найденной по ансамблю. Для случайного эргодического процесса можно записать следующие соотношения:

;

22

R» (t 1 ; t 2 ) = M f [»(t 1 ) Ў m » (t 1 )] [»(t 2 ) Ў m» (t 2 )]g = 1 1 R R = [x 1 Ў m» (t 1 )] [x 2 Ў m» (t 2 )]p (x 1 ; x 2 ; t 1 ; t 2 ) dx 1 dx 2 = =

Ў1 Ў1 1 1 R R Ў1 Ў1

[x 1 Ў m» (t 1 )] [x 2 Ў m» (t 1 + ї )]p (x 1 ; x 2 ; t 1 ; t 1 + ї ) dx 1 dx 2 =

T R 1 [x T T! 1 0

= lim

(1.19)

(t) Ў m» ] [x (t + ї ) Ў m » ] dt = R» (t)

Для стационарного эргодического процесса R» (ї ) зависит только от разности времен t 1 Ў t 2 = ї (по определению) и не зависит от выбора моментов времени t 1и t 2. Математическое ожидание не зависит от времени, и при ї = 0 соотношения (1.19) упрощаются:

В дальнейшем будут рассматриваться только случайные эргодические процессы и моментные характеристики, полученные усреднением по времени.

            

Вопросы для самопроверки Дайте определение случайного и стохастического процесса. Запишите выражение для начального момента первого порядка. Запишите выражение для центрального момента второго порядка. Какой случайный процесс называется стационарным. Дайте определение автокорреляционной функции. Запишите выражение для автокорреляционной функции эргодического процесса. Перечислите основные свойства автокорреляционной функции. Как связана автокорреляционная функция и спектральная плотность мощности. Чему равна автокорреляционная функция при . Какой автокорреляционной функцией обладает белый шум. Чему равна площадь ограниченная функцией спектральной плотности мощности. Объясните почему физически нереализуем идеальный белый шум. Что означает термин – дельтакоррелированный случайный процесс.

23 1.4 МОДУЛЯЦИЯ СИГНАЛОВ Ключевые понятия раздела Носитель информации. Виды модуляции. Разновидности импульсной модуляции. Ациклическая и симметричная модуляция.

Назначение сигналов заключается в том, чтобы с помощью параметров какого либо физического процесса отобразить информацию (а именно события, величины, функции). Преобразование сигнала, заключающееся в изменении какого-либо его информативного параметра в соответствии с передаваемым сообщением, называется модуляцией. Чаще всего для этих целей используется изменение параметров колебаний или импульсных последовательностей. Обратные операции восстановления величин, вызвавших изменение параметров при модуляции, называются демодуляцией. Для образования сигналов используются фиксированный уровень (рис. 1.12, а), колебания (рис. 1.12, б) или импульсы (рис. 1.12, в) любой физической природы, которые рассматриваются как носители информации. В исходном состоянии эти носители представляют собой как бы чистую поверхность, подготовленную к нанесению необходимых данных - модуляции. Последняя заключается в том, что изменяется какой-либо один или несколько (сложная модуляция) параметров носителя в соответствии с передаваемой информацией. Эти параметры будем называть информационными.

а)

б)

в)

Рис. 1.12.Виды носителей информации: а — постоянное состояние; б — колебание; в — последовательность импульсов.

Если обозначить параметры носителя через может быть представлен в виде:

, то носитель как функция времени

U (t) = f (a1 ; a2 ; : : : an ; t).

Модулированный носитель (сигнал) можно описать в виде: U (t) = f (a1 ; a2 ; : : : ai + ў ai (t) : : : an ; t),

где ў ai (t) - переменная составляющая параметра носителя, несущая информацию, или модулирующая функция. Последняя обычно связана с информационной (управляющей) функцией x линейной зависимостью: где K - коэффициент пропорциональности. Первый тип носителя U (t) - постоянное состояние (рис. 1.8, а), например, постоянное напряжение имеет только один информационный параметр, это в данном случае - значение напряжения, причем модуляция сводится к такому изменению напряжения, чтобы оно в определенном масштабе представляло передаваемые данные. При этом может изменяться и полярность напряжения. Второй тип носителя - колебание (рис. 1.12, б), например, переменное напряжение содержит три таких параметра: амплитуду U , фазу ' , частоту ! (или период T = 2ј / ! ). Третий тип носителя - последовательность импульсов (рис. 1.12, в) предоставляет еще большие возможности. Здесь параметрами модуляции могут быть: амплитуда импульсов U , фаза импульсов ' , частота импульсов f , длительность импульсов или пауз ї , число импульсов n и комбинация импульсов и пауз, определяющая код k . В последнем случае имеет место так называемая кодо-импульсная модуляция.

24 Ниже приводится перечень основных видов модуляции для носителей перечисленных типов с их названиями и обозначениями. Носитель первого типа (рис. 1.13). ПМ - прямая модуляция. Примечание Изменение постоянного напряжения или тока избегают называть модуляцией, хотя последняя (от латинского modulatio — мерность) характеризует придание размера вообще.

Рис. 1.13 Виды модуляции

Носитель второго типа (рис. 1.13) AM - амплитуднаямодуляция (AM—amplitude modulation); ЧМ - частотнаямодуляция (FM—frequency modulation); ФМ - фазоваямодуляция (РМ—phase modulation). Примечание. Частотную и фазовую модуляцию иногда называют угловой модуляцией.

Носитель третьего типа (рис. 1.13) АИМ-амплитудно-импульсная модуляция (РАМ— pulse-amplitude modulation); ЧИМ - частотно-импульсная модуляция (PFM— pulse-frequency modulation); ВИМ - время-импульсная модуляция (РТМ—pulse-time modulation); ШИМ - широтно-импульсная модуляция (PDM— pulse-duration modulation); ФИМ - фазо-импульсная модуляция (РРМ—pulse-phase modulation); СИМ - счетно-импульсная модуляция (PNM—pulse-number modulation); КИМ - кодо-импульсная модуляция (РСМ—pulse-code modulation). Примечания: 1) ШИМ и ФИМ являются частными случаями ВИМ. 2) Строго говоря, КИМ нельзя рассматривать как отдельный вид модуляции, хотя этот термин и получил широкое распространение; приКИМ используется любой вид модуляции носителя, параметры которого отображают кодовые величины. 3) Счетно-импульсная модуляция (СИМ) является частным случаем КИМ: информация передается числом импульсов.

25

Рис. 1.14.Виды импульсной модуляции

Типичные сигналы, различающиеся видами модуляции, показаны на рис. 1.14 для случая равномерного возрастания отображаемой величины x (t). Как видно, счетно-импульсная (СИМ) и кодо-импульсная модуляции (КИМ) связаны с квантованием по уровню непрерывной величины х: АИМ, ЧИМ, ВИМ, СИМ и КИМ неизбежно приводят к дискретности отсчетов во времени. Другие виды модуляции принципиально сохраняют непрерывную структуру информации. Амплитудно-импульсная модуляция имеет две разновидности: АИМ-1, при которой верхние участки импульсов (амплитуды) повторяют форму модулирующей функции (огибающей); АИМ-2, при которой амплитуда в пределах элементарного импульса остается неизменной, определяемой значением модулирующей функции в начале импульса (рис. 1.15).

Рис. 1.15. Виды АИ модуляции

Время-импульсная модуляция выполняется в нескольких вариантах, дополнительно представленных на рис. 1.16.

Рис. 1.16. Виды время-импульсной модуляции (симметричная)

Информационным параметром сигналов ШИМ служит ширина импульсов или пауз, а сигналов ФИМ - расстояние между первым (опорным) и вторым (информационным) импульсами каждого периода. Следует обратить внимание на отличительные особенности симметричной модуляции ШИМ-С и ациклических—ШИМ-А и ФИМ-А (рис. 1.17). Последние наиболее экономичны, так как в них практически отсутствуют неиспользуемые промежутки времени. Значащие интервалы вплотную прилегают один к другому, а короткие импульсы или паузы размечают границы.

26

Рис. 1.17. Виды время-импульсной модуляции (ациклическая)

Все импульсные сигналы могут иметь высокочастотное заполнение — сигнал несущей частоты. Чтобы подчеркнуть это обстоятельство, применяют двойные обозначения видов модуляции, например АИМ-ЧМ, КИМ-ЧМ и т. д., где второй вид модуляции относится к сигналам несущей частоты.        

Вопросы для самопроверки Дайте определение процессу модуляции. Перечислите основные виды носителей информации. Какой из основных видов носителей информации обладает наибольшем количеством изменяемых параметров? Нарисуйте основные виды модуляции для гармонического носителя. Объясните, почему ЧМ и ФМ объединяют в один вид модуляции и как он называется. Расшифруйте следующие аббревиатуры: АИМ, ЧИМ, ВИМ, ШИМ, ФИМ, СИМ, КИМ. Чем отличаются АИМ первого рода и АИМ второго рода? В чем заключается различие между симметричной и ациклической модуляцией?

27 1.5. ДИСКРЕТИЗАЦИЯ СИГНАЛОВ Ключевые понятия раздела Задачи дискретизации сигналов. Критерии дискретизации. Кантование сигналов. Шумы кантования.

В первой половине ХХ века при регистрации и обработке информации использовались, в основном, измерительные приборы и устройства аналогового типа, работающие в реальном масштабе времени, при этом даже для величин, дискретных в силу своей природы, применялось преобразование дискретных сигналов в аналоговую форму. Положение изменилось с распространением микропроцессорной техники и ЭВМ. Цифровая регистрация и обработка информации оказалась более совершенной и точной, более универсальной, многофункциональной и гибкой. Мощь и простота цифровой обработки сигналов настолько преобладают над аналоговой, что преобразование аналоговых по природе сигналов в цифровую форму давно стало производственным стандартом. Под дискретизацией сигналов понимают преобразование функций непрерывных переменных в функции дискретных переменных, по которым исходные непрерывные функции могут быть восстановлены с заданной точностью. Роль дискретных отсчетов выполняют, как правило, квантованные значения функций в дискретной шкале координат. Под квантованием понимают преобразование непрерывной по значениям величины в величину с дискретной шкалой значений из конечного множества разрешенных, которые называют уровнями квантования. Если уровни квантования нумерованы, то результатом преобразования является число, которое может быть выражено в любой числовой системе. Округление с определенной разрядностью мгновенных значений непрерывной аналоговой величины с равномерным шагом по аргументу является простейшим случаем дискретизации и квантования сигналов при их преобразовании в цифровые сигналы. Для производственных задач обработки данных обычно требуется значительно меньше информации, чем ее поступает от измерительных датчиков в виде непрерывного аналогового сигнала. При статистических флюктуациях измеряемых величин и конечной погрешности средств измерений информация о величине сигнала всегда ограничена. Рациональное выполнение дискретизации и квантования исходных данных дает возможность снизить затраты на хранение и обработку информации. Использование цифровых сигналов позволяет применять методы кодирования информации с возможностью последующего обнаружения и исправления ошибок при обращении информации. Цифровая форма сигналов облегчает также унификацию операций преобразования информации на всех этапах ее обращения.

1.5.1.Теорема В.А. Котельникова Под дискретизацией понимают переход от непрерывного сигнала к близкому (в определенном смысле) дискретному сигналу, описываемому разрывной функцией времени. Пример дискретного сигнала — последовательность коротких импульсов с изменяющейся амплитудой (последняя выступает в данном случае в качестве информативного параметра). Процесс дискретизации состоит обычно из двух этапов: дискретизации по времени и дискретизации (квантования) по уровню. Обработка и передача дискретной информации имеет ряд преимуществ по сравнению с информацией, заданной в непрерывном виде. Дискретные сигналы в меньшей степени подвержены искажениям в процессе передачи и хранения, они легко преобразуются в двоичный цифровой код и обрабатываются с помощью цифровых вычислительных устройств. Частота дискретизации (или частота сэмплирования) — частота взятия отсчетов непрерывного во времени сигнала при его дискретизации

При выборе частоты дискретизации по времени можно воспользоваться теоремой В. А. Котельникова, согласно которой всякий непрерывный сигнал, имеющий ограниченный частотный спектр, полностью определяется своими дискретными значениями в моменты отсчета, отстоящие друг от друга на интервалы времени ў t = 1/ (2Fmax ), где Fm ax - максимальная частота в спектре сигнала. Иначе, дискретизация по времени не связана с потерей информации, если частота дискре-

28 тизации f ds = 1/ ў t в два раза выше указанной верхней частоты сигнала Fm ax . Согласно теореме Котельникова, нет необходимости передавать бесконечное множество всех значений непрерывного сигнала x (t), достаточно передавать лишь те его значения (рис. 1.16), которые отстоят друг от друга на расстоянии ў t = 1/ (2Fmax ). Для восстановления сигнала x (t) на вход идеального фильтра низких частот, имеющего полосу пропускания частот от 0 до Fm ax необходимо подать последовательность узких импульсов с амплитудой, соответствующей дискретным отсчетам сигнала x (t i ) в моменты времени . Владимир Александрович Котельников – выдающийся советский и российский учѐный в области радиотехники, радиосвязи и радиоастрономии. Академик Российской Академии Наук по Отделению технических наук (радиотехника) с 23 октября1953 года, вице-президент с 4 марта1970 года по 27 сентября1988 года. К его крупнейшим научным достижениям, оказавшими существенное влияние на развитие мировой науки, следует отнести открытие теоремы отсчетов, носящей его имя, создание теории потенциальной помехоустойчивости, давшей ученым и инженерам инструмент для синтеза оптимальных систем обработки сигналов в системах связи, радиолокации, радионавигации и в других системах, а также разработку планетарных радиолокаторов и проведение с их помощью фундаментальных астрономических исследований.

Использование теоремы Котельникова встречает определенные трудности: допущение об ограниченности частотного спектра для реальных сигналов никогда не выполняется. Так, любой ограниченный во времени непериодический сигнал всегда имеет бесконечный спектр. Поэтому определение верхней границы частотного спектра Fm ax обычно производится приближенно (например, по критерию 90%-ного содержания энергии или средней мощности сигнала). Кроме того, и идеальный фильтр низких частот, необходимый для восстановления сигнала в соответствии с теоремой, является физически нереализуемым, так как предъявляемые к нему требования (идеально прямоугольная форма амплитудно-частотной характеристики, отсутствие фазового сдвига в рассматриваемой полосе частот от 0 до Fm ax ) оказываются противоречивыми и могут выполняться лишь с определенной погрешностью. Учитывая сказанное, частоту дискретизации по времени обычно принимают в 1.5 – 2.5 раза больше значения, рассчитанного по теореме Котельникова f ds = (3 Ў 5) Fmax .

1.5.2. Критерий Н.А. Железнова Существуют и другие способы выбора частоты дискретизации сигнала (с учетом времени корреляции передаваемого сообщения, значения наибольшего или среднеквадратичного отклонения процесса и т. д.). Так, в соответствии с критерием Н. А. Железнова, который выполняется для случайных сигналов, имеющих конечную длительность T и неограниченный частотный спектр, рекомендуется принимать шаг дискретизации ў t , равный максимальному интервалу корреляции сигнала ї 0. Предполагается, что параметр ї 0, характеризует такой промежуток времени, в пределах которого отдельные значения случайного процесса можно считать статистически зависимыми (коррелированными), причем . Таким образом, исходный непрерывный сигнал заменяется совокупностью некоррелированных отсчетов (импульсов), следующих с частотой . При этом восстановление сигнала осуществляется с помощью линейного прогнозирующего фильтра со среднеквадратической ошибкой, сколь угодно мало отличающейся от нуля в промежутке времени, равном интервалу корреляции . Более полно учитывая свойства реальных сигналов (конечная длительность, неограниченность спектра), критерий Железнова тем не менее исходит из допущения о равенстве нулю корреляционной функции сигнала вне интервала , что на практике выполняется с определенной погрешностью.

29

1.5.3. Дискретизация по критерию наибольшего отклонения

Рис. 1.18. Кусочно-линейная аппроксимация

В тех случаях, когда имеется более подробная информация о законе изменения сигнала, выбор частоты дискретизации можно осуществлять, исходя из допустимой погрешности аппроксимации функции на каждом из интервалов дискретизации. На рис. 1.18 дан пример кусочно-линейной аппроксимации, когда соседние отсчеты функции , взятые в дискретные моменты времени и , соединяются отрезками прямых. При этом аппроксимирующая функция на интервале описывается уравнением: (1.60) где

- погрешность аппроксимации

определяется остаточным членом гранжа:

в форме Ла-

j±(t)j = jL (t)j = jx (t) Ў x~ (t)j Рис. 1.19. Дискретные отсчеты сигнала

(1.61)

В рассматриваемом случае остаточный член выражается соотношением

, откуда нетрудно

найти

максимальное

значение

погрешно-

сти аппроксимации:

Задаваясь допустимой погрешностью аппроксимации можно вычислить требуемое значение частоты дискретизации:

Выражение (1.60) определяет алгоритм восстановления (интерполяции) значений функции x (t) в интервале времени [t i ; t i + 1]. На практике применение формулы (1.62) вызывает определенные трудности из-за необходимости точного измерения (или оценки) максимального значения второй производной функции x (t). Рассмотренные способы равномерной дискретизации (приў t = const ) иногда могут приводить к получению избыточных отсчетов, не оказывающих существенного влияния на процесс восстановления исходного сообщения. Например, если функция x (t)мало изменяется на некотором, достаточно протяженном интервале времени T0 (как это показано на рис. 1.19), то соответствующие дискретные отсчеты сигнала практически не отличаются друг от друга и, следовательно, нет необходимости использовать все указанные отсчеты для хранения или передачи информации по линии связи. Сокращение избыточной информации возможно на основе способов адаптивной (неравномерной) дискретизации, обеспечивающих выбор интервала ў t между соседними отсчетами с учетом фактического изменения характеристик сигнала (в частности, скорости его изменения).

1.5.4. Адаптивная дискретизация Частота равномерной дискретизации информации рассчитывается по предельным значениям частотных характеристик сигналов. Адаптивная дискретизация ориентирована на динамические характеристики сигнала, что позволяет обеспечивать его восстановление при минимальном числе выборок. В основе принципов адаптивной дискретизации лежит слежение за текущей по-

30 грешностью восстановления сигнала. Наиболее широкое применение получили алгоритмы дискретизации с адаптацией по длине интервала аппроксимации. Сущность дискретизации заключается в последовательном наращивании интервала аппроксимации с непрерывным сравнением сигѕ наращиванала x (t) с воспроизводящей функцией x a (t) ние интервала прекращается, и производится отсчет значения x (t i ), т.е. дискретизация является неравномерной. Для воспроизведения сигналов нерегулярной дискретизации обычно используются степенные алгебраические полиномы нулевой и первой степени в интерполяционном или в экстраполяционном вариантах. Наиболее простой является техника адаптивной дискретизации с использованием многочлена нулевой степени. На момент t i начала каждого интервала аппроксимирующий полином принимается равным x (t i ), вычисляется текущая разность и производится произвоѕ . При фиксировании равенства дится очередной отсчет и начинается следующий интервал. При использовании аппроксимирующего многочлена первой степени вычисляется значение x a (t) = x (t i ) Ў x 0 (t i ), где x 0 (t) - производная сигнала. Следует иметь в виду, что данный алгоритм неэффективен при наличии высокочастотных помех, к которым весьма чувствительна операция дифференцирования. Самыми простыми способами восстановления сигналов при адаптивной дискретизации являются линейная и квадратичная интерполяции, которые выполняются по уравнениям: f (x) = a0 + a1 x,

f (x) = a0 + a1 x + a2 x 2

Эти уравнения являются частным случаем полиномиальной интерполяции с помощью аппроксимирующего полинома: Для выполнения полиномиальной интерполяции достаточно составить систему линейных уравнений для n последовательных отсчетов и определить n значений коэффициентов ai . При глобальной интерполяции, по всем N точкам задания функции, степень полинома равна N Ў 1. Глобальная интерполяция обычно выполняется для достаточно коротких (не более 8-10 отсчетов) массивов данных. Большие массивы данных интерполируются последовательными локальными частями или в скользящем по массиву данных окне интерполяции, как правило, с нечетным значением N и вычислением требуемых значений сигнала в определенном интервале центральной части окна. Для практического использования более удобны формулы аппроксимации, не требующие предварительного определения коэффициентов аппроксимирующих полиномов. К числу таких формул относится интерполяционных многочлен по Лагранжу.

1.5.5.Квантование сигналов* Отличительной особенностью дискретизации по уровню является замена непрерывной шкалы уровней сигнала x (t)дискретной шкалой , в которой различные значения сигнала отличаются между собой не менее чем на некоторое фиксированное (или выбираемое в процессе квантования) значение ў x, называемое шагом квантования. Необходимость квантования вызвана тем, что цифровые вычислительные устройства могут оперировать только с числами, имеющими конечное число разрядов. Таким образом, квантование представляет собой округление передаваемых значений с заданной точностью. При равномерном квантовании(ў x = const ) число разрешенных дискретных уровней x i составляет: ,

(1.63)

где x m ax и xm i n - соответственно верхняя и нижняя границы диапазона изменения сигнала. Чем меньше значение ў x, тем меньше получаемая ошибка -шум квантования »(x) = x Ў x№ i , которая вычисляется как разность между текущим значением сигнала x (t) и его дискретным представлением x№i . Если в результате квантования любое из значений сигнала x (t), попавшее в интервал

31 (№ x i Ў ў x/ 2; x № i + ў x/ 2), округляется до x (t) , то возникающая при этом ошибка »(x)не превышает половины шага квантования, т. е. max j»(x)j = 0:5ў x. На практике шаг квантования ў x выбирают, исходя из уровня помех, в той или иной форме присутствующих при измерении, передаче и обработке реальных сигналов. Если функция x (t) заранее неизвестна, а шаг квантования ў x достаточно мал по сравнению с диапазоном изменения сигнала (x max Ў x min ), то принято считать ошибку квантования »(x) случайной величиной, подчиняющейся равномерному закону распределения (рис. 1.20). Тогда, как показано на рис. 1.18, плотность вероятности p (»)для случайной величины » принимает значение 1/ ў x внутри интервала (Ўў x/ 2; ў x/ 2;)и равна нулю вне этого интервала. В данном случае дисперсию D f »g ошибки квантования » находят как: ўZx / 2

»2 p (») d» =

D f »g =

(ў x) 12

2

Ў ў x/ 2

При ў x = const относительная погрешность квантования ±x = »(x)/ x существенно зависит от текущего значения сигнала x (t). В связи с этим при необходимости обработки и передачи сигналов, изменяющихся вшироком диапазоне, нередко используется неравномерное распределения ошибки квантования(нелинейное) квантование, когда шаг ў x принимается малымдля сигналов низкого уровня и увеличивается с ростом соответствующих значений сигнала (например, ў x выбирают пропорционально логарифму значения jў xj).Выбор шага ў xi = x№ № i Ўx i Ў 1 осуществляется еще и с учетом плотности распределения случайного сигнала (для более вероятных значений сигнала шаг квантования выбирают меньшим, для менее вероятных - большим). Таким образом, удается обеспечить высокую точность преобразования при ограниченном(не слишком большом) числе разрешенных дискретных уровней сигнала x (t) . Рис. 1.20. Равномерный закон распределения

Например, при адаптивной разностной компрессии (ADPCM – Adaptive Differential Pulse CodeModulation), используемой при кодировании междугородних телефонных разговоров, шаг квантованияразности величин соседних отсчетов пропорционален средней (или максимальной) амплитуде сигналана кодируемом временном отрезке.

Относительная погрешность квантования также зависит и от количества уровней квантования, которое при представлении квантуемой величины двоичным кодом равно целой степени числа 2: m = 2n (где m – число уровней квантования). Оценим относительный шум квантования, используя для этогологарифмические единицы децибелы: . Отдельный интерес представляет вопрос о соотношении разрядности АЦП, частоты дискретизации сигнала и шума квантования. Допустим сигнал x (t) с частотным спектром, ограниченным частотой F m ax , оцифровывается с помощью -разрядного АЦП на частоте дискретизации f d = 2F max. Условно серию оцифрованных отсчетов сигнала можно представить как сумму точных дискрет сигнала x (t i ) (без ошибок округления) и ошибок округления ў x (t i ) (шумов квантования), взятых с интервалом1/ 2Fmax по осивремени. Среднеквадратическое значение шума квантования представляет собой квадратный корень из дисперсии (величины пропорциональной мощ± p ности шумов квантования и составляетў x 2 3(ў x– шаг квантования). Причем этот шум располагается в полосе частот от 0 до половины частоты дискретизации 0: : : Fmax . Таким образом, при оцифровке сигналов размахом (удвоенной амплитудой) А в полный рабочий диапазон АЦП, отношение сигнал/шум (англ. SNR - Signal to Noise Ratio) в децибелах составит: " p # h p i 2 3A SN R = 20lg = 20lg 2n 3 = 20n lg 2 + 10lg3 = 6n + 6:77 dB . 2ў x

32 Дискретизируем теперь сигнал на частоте в 4 раза превышающей исходную, т.е. на частоте f d = 8Fmax . Представляя оцифрованный сигнал в виде суммы точного ряда дискрет и ряда ошибок округления, заключаем, что дисперсия (мощностьшума) не изменилась, оставшисьравной прежней ± величинеў x 2 12. Нотеперь в результате увеличения частоты дискретизации этот шум располагается в полосе частот от нуля дополовины новой частоты дискретизации 0: : : 4Fmax . А полезный сигнал в оцифрованномвиде как и раньше будет иметьспектр, простирающийся до частоты F m ax . Таким образом, спектр шума сталв четыре раза шире спектра полезного сигнала при прежней мощностишума. Отсюда следует, что мощность шума внутри спектра полезного сигнала 0: : : Fmax упадет в 4 раза(или среднеквадратичное значение шума уменьшится в 2 раза), а это равносильно увеличению отношения сигнал/шум на 6 дБ.       

Вопросы для самопроверки Дайте определение процессу дискретизации. Сформулируйте теорему Котельникова. Что является основной проблемой при использовании теоремы Котельникова. Для каких сигналов используется критерий Железнова при выборе частоты дискретизации. Сформулируйте область применения критерия наименьшего отклонения. Чем определяется число разрешенных дискретных уровней при квантовании сигнала. Как связана дисперсия шумов кантования с числом уровней.

33 1.6. КОДЫ И КОДИРОВАНИЕ Ключевые понятия раздела Понятие количества информации. Мера количества информации Хартли. Мера количества информации Шеннона. Свойства количества информации. Кодирование сигналов, основание кода. Двоичный позиционный код. Код Грея. Помехозащищеные коды. Кодовое расстояние. Код Хемминга.

1.6.1. Количественное измерение информации в сигнале Рассмотрим вопрос о количественном измерении информации, доставляемой сигналом. Как уже говорилось, реальный (случайный) сигнал можно заменить его упрощенной дискретной моделью, согласно которой существенными (информативными) считаются лишь те его значения, которые соответствуют ближайшим узлам решетки (сетки), полученной в результате дискретизации сигнала по времени и уровню (рис. 1.21). Если сигнал имеет конечную длительностьТ, то число его дискретных отсчетов во времени можно приближенно оценить с помощью теоремы Котельникова:

здесь F m ax — максимальная частота в спектре сигнала x (t). Число уровней сигнала x (t)определяют соотношением (1.63), Рис. 1.21. Дискретизация сигнала где шаг квантования ў xопределяется требуемой точностью обработки информации. Полагая, что количество информации, которое можно перенести сигналом, будет тем больше, чем больше числовозможных сообщений (комбинаций сигнала), дадим оценку числу таких сообщений в рассматриваемом случае. Так как в каждый дискретный момент времени сигнал может принимать одно из mзначений, то с помощью двух соседних отсчетов сигнала можно передать уже m2различных сообщений, за три отсчета -m3сообщений и т. д. В общем случае число различных комбинаций сигнала за время T = nў t составляет . Полученное таким образом число N дает комбинаторную оценку информации, содержащейся в произвольном дискретном сообщении (слове) из nэлементов (букв), каждая из которых принимает одно из т возможных значений, составляющих вместе некоторый алфавит. Так, с помощью двухразрядного десятичного числа можно записать 100 различных чисел от 0 до 99. При средней длине слова в русском языке n = 5 и алфавите с m = 32буквами можно составить 33.5 миллиона различных слов.

Вместе с тем использование N в качестве меры информации неудобно, так как в данном случае не выполняется условие аддитивности, т. е. пропорциональности между длиной слова (длительностью сигнала) и количеством содержащейся в ней информации. Между тем удвоение времени передачи должно приводить к удвоению количества передаваемой информации. Р. Хартли предложил в качестве меры количества информации использовать логарифм числа возможных сообщений: (1.65) Согласно (1.65), количество информации в сигнале пропорционально длительности сигнала (числу отсчетов n). Выбор основания логарифмаа влияет лишь на размерность, т. е. на единицу измерения количества информации. Наиболее часто принимается a = 2, при этом значение измеряется в битах.1 бит — это количество информации, соответствующее одному из двух равновозмож-

34 ных сообщений (да — нет, включить — выключить, исправно — неисправно). В вычислительной технике 1 бит обозначает 1 двоичный разряд — символ, принимающий значение 0 или 1. В качестве единицы представления данных в ЭВМ используется байт — слово (набор) из восьми двоичных разрядов (битов). Легко видеть, что байтом можно передать одно из 2 8 = 256 различных сообщений. От английскогоbinary digit - двоичная единица.

Пользуясь формулой (1.65), не учитывают, что различные значения дискретного сигнала могут приниматься им с различными вероятностями. Пусть pi где (i = 1; 2; : : : ; m) - априорные вероятности появления i -гo значения (уровня) сигнала x№i . № Пусть n1, отсчетов сигнала принимают значение x№ 1 , n2отсчетов - значение x 2 и т. д. Вероятность подобного события: . Если общее число отсчетов сигнала

достаточно велико, то можно положить

n1 = p1n, n2 = p2n, …nm = pm n. m Q ppi i n .При достаточно большом n можно считать возникающие при этом сочеТогда p = i= 1

тания равновероятными, т. е. p = 1/ N , откуда получим число возможных сочетаний: . Логарифмируя, находим количество информации в сигнале для этого случая: (1.66) Формула (1.66), впервые предложенная К. Шенноном, дает статистическую оценку количества информации, содержащейся в и дискретных отсчетах случайного сигнала (дискретного сообщения). Клод Элвуд Шеннон — американский математик и электротехник, один из создателей математической теории информации, в значительной мере предопределил своими результатами развитие общей теории дискретных автоматов, которые являются важными составляющими кибернетики.В 1936 году закончил Мичиганский университет. После защиты диссертации (1940) в 1941 г. поступил на работу в знаменитые Лаборатории Белла. С 1956 г. преподавал в МТИ.В 1948 году опубликовал фундаментальную работу A Mathematical Theory of Communication, в которой сформулированы основы теории информации. Большую ценность представляет другая работа — Communication Theory of Secrecy Systems (1949), в которой сформулированы математические основы криптографии.

Количество информации, приходящееся на один отсчет (элемент) сигнала, называют удельной информативностью или энтропией сигнала: (1.67) Энтропия является мерой неопределенности исследуемого процесса.Рассмотрим следующие свойства количества информации. 1.Количество информации в сообщении равно нулюесли это сообщение известно заранее. Если рассматриваемый сигнал принимает какое-либо значение xk с вероятностью, равной единице (pk = 1), то для i 6 = kимеем pi = 0и в соответствии с (1.66) получаем I = 0. Для того чтобысигнал содержал информацию, он должен быть принципиально случайным. 2.Количество информации в сигнале максимально, есливсе его значения равновероятны, т. е. pi = 1/ m .Если вероятности всех значений сигнала одинаковы, топредсказать поведение сигнала

35 практически невозможно.Неопределенность ситуации велика, поэтому каждый следующий отсчет, снимая неопределенность, несет большуюинформацию. Если же какое-то из значений сигналасущественно преобладает, можно с большим успехом предсказать дальнейшее поведение сигнала. Вероятность ошибкитакого предсказания мала. Если все значения сигнала равновероятны, то формулы (1.65) и (1.66) совпадают: подставляя pi = 1/ m в (1.66), находим: . Это означает, что формула Хартли дает верхнюю оценку для количества информации, содержащейся в сигнале с неравномерным распределением значений. 3.Количество информации, получаемой при измерениинепрерывногосигнала x (t), можно найти по формуле: (1.68) где p(x)-плотность вероятности случайного (стационарного) процесса x (t); n - число измерений (отсчетов); ў x -погрешность измерения. Формулу (1.68) нетрудно получить из общей формулы Шеннона, определяя через №i с точностью до заданной pi = f ( x№ i ) ў x вероятность того, что x принимает некоторое значение x погрешности ў x. Тогда из (1.66) находим:

откуда, совершая предельный переход приў x ! 0, приходим к (1.68). Первое слагаемое в (1.68) учитывает закон распределения случайного процесса x (t), второе - характеризует возрастание неопределенности сообщения при уменьшении ў x. Устремляя ў x и ў t к нулю (т. е. увеличивая mи n), получаем I ! 1 . Это свидетельствует о том, что невозможно абсолютно точно измерить любой физический процесс, так как при этом требуется бесконечно большая информация. 4. Допустим, что в процессе передачи на сигнал ў xнакладывается помеха » (t)так, что на вход приемника поступает искаженный сигнал y (t) = x (t) + »(t). В этом случае помеху называют аддитивной, а количество информации в полученном сигнале определяется выражением: , где p(x)и p(y)-плотности вероятностей для рассматриваемых случайных процессов x (t) и y (t); p(x; y)-плотность совместного распределения x и y ; n - число отсчетов. Предполагается, что полезный сигнал на интервале наблюдения [0; T] можно рассматривать как стационарный случайный процесс (это же допущение относится и к помехе). Если передача информации через канал осуществляется сигналами с ограниченной средней мощностью, а помеха » (t)представляет собой белый гауссов шум, то максимальное количество информации, которое можно передать по каналу, соответствует нормальному закону распределения x (t):

где F m ax - максимальнаячастота в спектре функции x (t); T - длительность сигнала; Ps ; Pc - соответственно средняя мощность сигнала x (t) и помехи » (t). В частном случае, когда Ps ї Pc (т. е. полезный сигнал забит помехой), из формулы (1.69) следует I (x; y) ј 0. Когда уровень полезного сигнала превышает интенсивность помех(Ps > Pc )количество информации в сигнале подсчитывают согласно выражению I = F max T B , где B = log2 (Ps / Pc ) - превышение сигнала над помехой. Следовательно, увеличение количества информации, переносимой сигналом, возможно за счет

36 расширения занимаемой им полосы частот, увеличения длительности сигнала, улучшения соотношения сигнал/помеха.

1.6.2.Кодирование сигналов Процесс преобразования сообщения в дискретный сигнал называют кодированием информации, а множество различных кодовых комбинаций, получаемых при данном правиле кодирования - кодом. Важной характеристикой кода является основание (или значность) кода m, т. е. число возможных значений, которые могут принимать элементы (символы, буквы) кодовой комбинации. Пусть требуется передать сигнал, уровень которого изменяется от 0 до 10 В. Если погрешность представления данных составляет 10 мВ, то каждый отсчет сигнала можно рассматривать как одно из 1000 возможных сообщений. Для передачи этой информации можно предложить различные способы: а) каждому сообщению поставить в соответствие определенный уровень напряжения, при этом основание кода m= 1000, а длина кодовой комбинации (слова) принимает минимальное значение n = 1; б) можно воспользоваться двоичным (бинарным) сигналом с m = 2, но тогда потребуется комбинация длины n = 10 (210 = 1024, так что некоторые комбинации здесь не использованы). Возможны и промежуточные варианты. Поэтому целесообразно поставить вопрос об определении оптимальной пары значений mи n . В качестве критерия оптимальности примем минимум произведения числа требуемых символов (уровней) mна длину кодовой комбинации n , необходимой для представления заданного числа сообщений N . Тогда можно записать:

а указанное условие минимума принимает вид: , или m = e. Как видно из табл. 1.2, где приведены варианты решения задачи о передаче 1000 сообщений, наиболее экономное представление множества сообщений соответствует m = 2; 3; 4 (некоторое увеличение числа S приm = 3 обусловлено тем, что 37 = 2187 дает значительную избыточность). Таблица 1.2. m

1000

32

10

6

4

3

2

n

1

2

3

4

5

7

10

S = nm

1000

64

30

24

20

21

20

Таким образом, код с основанием m = 2 оказывается не только удобным вследствие легкости формирования бинарных сигналов, но и одним из наиболее экономных. Ранее не учитывалось, что сообщения могут иметь разную вероятность. Допустим, что необходимо передавать четыре сообщения, обозначим их А, Б, В, Г. Если их закодировать двоичным кодом, то получим четыре кодовых комбинации: 00, 01, 10 и 11. При равной вероятности каждого сообщения (РА = РБ = Рв = Рг = 0.25) используется такой способ. Если же одно из сообщений, например А, передается чаще других, его следует сделать более коротким, тогда как более редкие сообщения могут быть длиннее. Разработанные К. Шенноном и X. Фано оптимальные коды строятся так, как показано в табл. 1.2. Сообщения ранжируют, т. е. располагают в виде убывающей последовательности вероятностей, и разбивают на две группы таким образом, чтобы сумма вероятностей в каждой была примерно одинакова. Одной из групп приписывается символ 1, другой - 0. Далее каждая из групп разбивается по такому же правилу и вновь образовавшимся подгруппам также приписываются симво-

37 лы 1 и 0. В табл. 1.2 Таблица 1.3. Разбиения 2

Код сообщения

Сообщения

Вероятности

А

0.5

1

Б

0.25

0

1

В

0.125

0

0

1

001

Г

0.125

0

0

0

000

1

3

1 01

После первого разбиения в первой группе осталось единственное сообщение А, поэтому второе разбиение относится только к группе сообщений Б, В, Г. Разбиение заканчивается тогда, когда в каждой подгруппе останется по одному сообщению. Совокупность символов, приписанных сообщениям в процессе разбиения, и дает коды этих сообщений. В табл. 1.2 наиболее частое сообщение А закодировано одним символом (1), а самые редкие сообщения В и Г -тремя (001 и 000). Средняя информация, приходящаяся на одно сообщение, бит на сообщение. Среднее число элементов, приходящихся на одно сообщение: n = 1 ў0:5 + 2 ў0:25 + 2 ў2 ў0:125 = 1:75 = H . При равномерном кодировании, когда все сообщения передаются двумя символами n = 2 ў0:5 + 2 ў0:25 + 2 ў2 ў0:125 = 2. Таким образом, при оптимальном кодировании среднее число элементов на сообщение минимально и равно энтропии. Заметим, что принципы оптимального кодирования проявляются и в разговорной речи: самые употребительные слова обычно короче и имеют меньше слогов.

1.6.3.Двоичный позиционный код Совокупность правил записи чисел называется системой счисления. Примером двоичного кода является запись натурального числа А в позиционной двоичной системе счисления, осуществляемая по следующему правилу: . Здесь символы a1a2 : : : an ,принимают значения 0 или 1, n - число разрядов в коде. Предполагается, что символa1,расположенный в старшем разряде кодовой комбинации, имеет наибольший вес 2nЎ 1, тогда как вес символаa0,в младшем разряде является минимальным и равен 20 = 1. Для представления дробных чисел, значения которых не превышают единицы, обычно используют запись в следующем виде:

т.е. веса разрядов кодовой комбинации a1a2 : : : an здесь равны 2Ў 1 ; 2Ў 3 ; : : : ; 2Ў n . В тех случаях, когда число A может принимать очень большие или же очень малые значения, удобнее использовать представление числа в форме с плавающей запятой. При этом каждое десятичное число определяется мантиссой, принимающей дробные значения от 0.1 до 1, и порядком - показателем степени числа 10. Например, число 50 представляется как 0:5 ў102, а число 0.00105 записывается в виде 0:105 ў10Ў 2. Соответственно представление в двоичном коде для числаАдолжно производиться отдельно - для мантиссы и для порядка числа А. Код, построенный поэтому принципу принято относить к арифметическим кодам, на которые распространяются арифметические операции сложения, вычитания, умножения и деления. Наиболее просто реализуется сложение двоичных чисел, которое, подобно сложению десятичных чисел, производится поразрядно с учетом следующих правил: 0 + 0 = 0, 1 + 0 = 1,

38

1 + 1 = 10. Как видно, сложение двух единиц в одном разряде сопровождается переносом единицы в следующий (старший) разряд. Операция вычитания двух нормализованных чисел А и В обычно сводится к сложению числа А с числом -В, представленным в обратном или дополнительном коде. Обратный код для отрицательного числа -Вобразуется инверсией символов кодовой комбинации b = (b1 ; b2 ; b3 ; : : : ; bn ), т. е. заменой значений 0 на 1 (и 1 на 0) во всех ее разрядах, к которым добавляется еще один старший (знаковый) разряд, где для отрицательного числа всегда записывается 1. Дополнительный код в данном случае находится как дополнение числа В до единицы и может быть получен путем сложения комбинации в обратном коде с числом, равным единице младшего разряда. Как и для обратного кода, в знаковом разряде числа здесь также записывается 1. Для положительных чисел представления в дополнительном и обратном кодах совпадают с исходным двоичным кодом (называемым также прямым кодом), знаковый разрядкоторого принимает значение 0. Так, представляя нормализованное десятичное число с помощью трех двоичных разрядов, можно записать положительное число +1/8 в прямом, обратном и дополнительном кодах как 0001, отрицательное число 1/8 в прямом коде записывается как 1001, в обратном - 1110, в дополнительном - 1111. Особенности выполнения операции умножения видны из следующего примера.Допустим, что нужно перемножить два двоичных числа A = 1102 = 610 и B = 1012 = 510 . По аналогии с умножением десятичных чисел имеем:

Отсюда следует, что для вычисления произведения A Ј B необходимо прибавить к числуА(т. е. множимому) двоичное число, полученное путем сдвигаАвлево на два разряда. Легко видеть, что и в общем случае двоичное умножение сводится к последовательному повторению операций сдвига и сложения, причем число операций сдвига равно числу единиц в старших разрядах числа В (т. е. множителя).

1.6.4. Код Грея Примером кода, отличного от двоичного, является код Грея. В табл. 1.4 приведены некоторые последовательности кодовых слов, записанных в виде десятичного и двоичного кодов, а также кода Грея. Обратим внимание на то, что при переходе от Таблица 1.4. Представление кода Грея любого i-ro к (i + 1)-му или (i Ў 1)-му слову в двоичном Код коде могут изменяться один, два или три разряда (наприКод Грея десятичный двоичный мер, соседним десятичным числам 3 и 4 соответствуют 0 000 000 двоичные коды 011 и 100). Код Грея обладает тем ценным 1 001 001 свойством, что любые две соседние строки отличаются 2 010 011 лишь значением символа в одном разряде. Код Грея ис3 011 010 пользуется при построении различных преобразователей 4 100 110 аналог - код, где он позволяет свести к единице младшего 5 101 111 разряда ошибку неоднозначности при считывании ин6 110 101 формации. 7

111

100

39

Рис. 1.22. Графическое представление кода Грея.

Рис. 1.23. Сектор кодирующего диска со считыванием кодом Грея.

Коды Грея часто используются в датчиках-энкодерах (рис. 1.23). Их использование удобно тем, что два соседних значения шкалы сигнала отличаются только в одном разряде. Также они используются для кодирования номера дорожек в жѐстких дисках.

1.6.5.Принцип построения помехозащищеного кода В процессе передачи и хранения информации, представленной в двоичном коде, могут возникать ошибки, связанные с изменением отдельных дискретных символов (0 вместо 1 и 1 вместо 0), вследствие действия помех. Эти ошибки носят случайный характер и нередко приводят к существенным искажениям передаваемой информации (примером являются ошибки в старших разрядах кодовой комбинации при передаче числовой информации). Обеспечить помехоустойчивость можно, применяя корректирующие или помехозащищенные коды, позволяющие своевременно обнаруживать и исправлять возникающие ошибки. К. Шеннон доказал, что если скорость передачи информации через канал с помехами не превышает его пропускной способности, то всегда можно построить такой код, при котором вероятность безошибочного декодирования будет сколь угодно близка к единице. Под пропускной способностью канала понимается максимально возможная для данного канала скорость передачи информации, которую находят как C = Fk log2 (1 + Ps / Pc), где F k - полоса частот канала. Идея построения корректирующих кодов понятна, если обратиться к геометрическим моделям, впервые предложенным Р. В. Хеммингом. При этом n -элементный двоичный код можно представить с помощью n -мерного куба, каждая вершина которого отображает одну из возможных кодовыхкомбинаций, а длина ребра кубаравна единице. На рисунке 1.24 приведена модель кода для случая n = 3, когда по осям координатоткладываются значения каждого из трех разрядов кодовойкомбинации A = (a1 a2 a3) 2. Определим кодовое расстояние d какчисло разрядов (символов), в которых одна кодовая комбинация модель кодаотличается от другой. Для того чтобы вычислить кодо-

40 вое расстояние между комбинациями A 1и A 2, необходимо подсчитать минимальное число ребер, разделяющих соответствующие им вершины куба.

Рис. 1.24. Геометрическая модель кода

Другое правило вычисления кодового расстояния — комбинации A 1и A 2суммируются по модулю 2, после чего подсчитывается количество единиц в полученной сумме. Операция суммирования по модулю 2 определяется соотношениями: , т. е. представляет собой двоичное сложение без переноса единицы в старший разряд. Найдем кодовое расстояние для следующих чисел:

Кодовое расстояние d = 2, так как число единиц в сумме A1 © A2 = 2. Пусть восемь кодовых комбинаций на рисунке 1.24 являются разрешенными (допустимыми), тогда кодовое расстояние между соседними комбинациями d = 1. Так как в данном случае отсутствует какой-либо признак, позволяющий судить о появлении ошибки в кодовой комбинации, то такой код не является помехозащищенным. Допустим, что лишь четыре из восьми кодовых комбинаций считаются разрешенными, например это комбинации 001, 010, 100 и 111. Тогда кодовое расстояние d = 2, причем искажение символа в одном из разрядов приводит к получению запрещенной кодовой комбинации (000, 011, 101 или 110), что легко выявляется при проверке. Полученный таким образом двоичный код называют кодом с обнаружением одиночной ошибки. Для d = 3в качестве разрешенных кодовых комбинаций можно принять, например, 010 и 101. При этом обеспечивается возможность не только обнаружения, но и исправления одиночной ошибки. Действительно, получение запрещенной кодовой комбинации 110 указывает на наличие ошибки, для исправления которой необходимо перейти к ближайшей из разрешенных кодовых комбинаций (в данном случае - 010). Данный код позволяет обнаруживать и двойные ошибки, так как при одновременном искажении символов в двух разрядах кодовой комбинации последняя также попадает в число запрещенных. Из сказанного следует, что построение помехозащищенных кодов всегда связано с введением избыточности в передаваемые кодовые комбинации. При этом корректирующая способность кода, т. е. число обнаруживаемых и исправляемых с его помощью ошибок, определяется главным образом кодовым расстоянием. В общем случае минимальное кодовое расстояние: , где - число обнаруживаемых ошибок; t i - числоисправляемых ошибок (здесь t o · t i ). Если код позволяет только обнаруживать ошибки, не исправляя их, то dmi n = t o + 1. Для кода, исправляющего все обнаруженные ошибки, dm in = 2t i + 1. При взаимно независимых ошибках вероятность искажения любых tсимволов в n разрядной кодовой комбинации: Pt = Cnt pt (1 Ў p)

nЎ 1

,

41 где p- вероятность искажения одного символа; Cnt =

n! t !( n Ў t ) ! .

Так как на практике p ї 1, то наиболее вероятными являются ошибки низшей кратности. Их и следует обнаруживать и исправлять в первую очередь. Простейшим из помехозащищеных кодов является код с проверкой на четность (d = 2), который используется при вводе и хранении информации в ЭВМ. В данном случае к кодовой комбинации, состоящей из и информационных разрядов a1; a2; : : : ; an , добавляется один дополнительный (проверочный) разряд a0так, что кодовая комбинация принимает вид: A 0 = (a0 a1 : : : an ).

Значение проверочного разрядаa0 вычисляют сложением по модулю 2 значений всех информационных разрядов: a0 = a1 © a2 © : : : © an (1.74) Иначе говоря, a0 = 0, если общее количество единиц в информационных разрядах кодовой комбинации является четным числом, или a0 = 1, если это число нечетно. Но тогда при отсутствии ошибки кодовая комбинация (1.73) всегда содержит четное число единиц и, следовательно, сумма r = a0 © a1 © a2 © : : : © an (1.75) должна принимать нулевое значение( r = 0). Если в результате проверки установлено, что контрольная сумма (1.75) принимает значение r = 1, то это указывает на наличие одиночной ошибки (или нечетного числа ошибок) в принятой кодовой комбинации. Недостатком данного кода является отсутствие возможности автоматической коррекции ошибок.

1.6.7. Код Хемминга* Примером корректирующего кода, позволяющего обнаружить и исправить одиночную ошибку(d = 3), является код Хемминга, идея построения которого заключается в следующем. Допустим,что кодовая комбинация содержит и информационных и k проверочных разрядов, причем значение каждого проверочного разряда определяется суммированием по модулю 2определенного числа информационных разрядов. После, приема кодовой комбинации производят k проверок, заключающихся в вычислении контрольных сумм r 1; r 2; : : : ; r k .Для определенных наборов значений из всех (n + k)разрядов. Если записать результаты данных проверок справа налево, то получим k -разрядное контрольное число r = (r k r kЎ 1 : : : r 1 ), которое и указывает номер искаженного разряда в двоичной системе счисления. Отсутствию ошибки в кодовой комбинации соответствует контрольное число, составленное только из нулей. Это число должно описывать (n + k + 1) различных событий, включая отсутствие ошибки или искажение одного из (n + k)разрядов. Так как в k двоичных разрядах можно записать лишь 2k различных контрольных чисел, то обязательным является выполнение условия: 2k ё n + k + 1,

(1.76)

откуда можно найти требуемое значение k для заданного числа n . Некоторые значения n и k сведены в таблице 1.4, где указывается относительная избыточность кода R = k/ (n + k), т. е. отношение числа проверочных разрядов к общей длине кодовой Таблица 1.4 комбинации. n+ k k n R = k/ (n + k) Результаты проверок r 1; r 2; : : : ; r k в коде Хемминга вычисляются в соответствии с проверочными 1 2 3 0.67 уравнениями: 2 3 5 0.6 r 1 = a1 © a3 © a5 © a7 : : : ; 3 3 6 0.5 r 2 = a2 © a3 © a6 © a7 : : : ; 4 3 7 0.43 r 3 = a4 © a5 © a6 © a7 : : : ; :::::::::::::::::::::::::::::: 5 4 9 0.44 Первое уравнение включает в себя те разряды 6 4 10 0.4 кодовой комбинации, в номерах которых в двоичной 7 4 11 0.36

42 форме записи стоит единицав младшем разряде (при20).Второе представляет собой сумму по модулю 2 всех разрядов, в двоичных номерах которых стоит единица на позиции 21, т. е. в предпоследнем разряде. Третье составлено как сумма по модулю 2 тех разрядов, в двоичных номерах которых имеется единица на третьем месте, считая с конца (т. е. при 2 2), и т. д. Анализ уравнений (1.77) показывает, что разряды a1; a2; a4 : : :входят только по одному разу в каждое из этих уравнений. Поэтому именно эти разряды удобно принять в качестве проверочных. Приравнивая проверочные уравнения нулю при отсутствии ошибок, т. е. полагая r 1 = r 2 = : : : r k = 0, нетрудно найти требуемые значения проверочных разрядов: (1.78) Так как информационные и проверочные разряды в полученной кодовой комбинации строго разграничены (разнесены), код Хемминга относят к разделимым кодам (в неразделимых кодах обычно отсутствует четкое деление на информационные и проверочные разряды). Пример 1.3. Пусть требуется передать кодовую комбинацию А = (1011)2. Так как n = 4, то из табл. 1.4 находим k = 3. Следовательно, проверочные разряды должны располагаться внутри кодовой комбинации на первом, втором и четвертом местах, а информационные - на третьем, пятом, шестом и седьмом местах. При этом передаваемая комбинация принимает вид A0 = (a1 a2 1a4 011)2 . Пользуясь (1.78), определяем значения символов в проверочных разрядах: a1 = 1 © 0 © 1 = 0; a2 = 1 © 1 © 1 = 1;a4 = 0 © 1 © 1 = 0. Таким образом, должна передаваться комбинация A0 = (0110011) 2. Если при передаче информации произошла одиночная ошибка и на приемной стороне кодовая комбинация имеет вид (0100011), то результаты проверок (1.77) оказываются следующими:

В данномслучае контрольное число r = (r 3 r 2 r 1 ) 2 = (011) 2 равно трем, что указывает на наличие ошибки в третьем разряде.

На практике также широко распространена группа корректирующих кодов, называемых циклическими. Эти коды хорошо приспособлены для обнаружения и исправления не только одиночных ошибок, но и ошибок высокой кратности (пакетов ошибок), имеют простые кодирующие и декодирующие устройства. При построении циклического кода удобно представить кодовую комбинацию (1.70) в виде полинома: A (x) = a1xnЎ 1 + a2xnЎ 2 + : : : + an x0 где x - фиктивная переменная, заменяющая собой число 2 - основание системы счисления. Так, например, от комбинации A = (1011)2 = 1ў23 + 0ў22 + 1ў22 + 1ў20 можно перейти к полиному A (x) = 1 ўx3 + 0ўx2 + 1ўx1 + 1ўx0 = x3 + x + 1. Над полиномами можно производить любые алгебраические операции, как и над двоичными числами. Исключение составляет сложение, которое должно производиться только по модулю 2: 0 ўxi + 0 ўxi = 0 ўxi , 0 ўxi + 1 ўxi = 1 ўxi , 1 ўxi + 0 ўxi = 1 ўxi , 1 ўxi + 1 ўxi = 0 ўxi . Как следствие, Ў1 ўxi = 1 ўxi , т. е. вычитание заменяется сложением. Циклические коды образуются путем умножения комбинацииисходного кода, выраженной в виде полинома A (x) степени (n Ў 1), на образующий полином G (x) степени k (в соответствии с указанным правилом, разрешенными считаются лишь те кодовые комбинации, которые делятся без остатка на полином G (x)). В качестве образующего полинома G (x)обычно выбирают какой-либо неприводимый полином от аргумента x , т. е. такой, который не может быть представлен в виде произведения сомножителей - полиномов с вещественными коэффициентами. К неприводимым полиномам относятся: G (x) = x + 1; G(x) = x2 + x + 1; G(x) = x3 + x2 + 1; G(x) = x3 + x + 1; G (x) = x4 + x3 + 1и т. д. Степень k образующего полинома G (x) задается исходя из требования к корректирующей способности кода. Так, если циклический код должен обеспечивать обнаружение

43 и исправление одиночной ошибки, то для определения значения k можно воспользоваться условием (1.76). Характерное свойство циклических кодов -при циклической перестановке символов кодовой комбинации получается другая комбинация этого же кода. Например, если Ах= (1011)2 — комбинация циклического кода, то А2= (0111)2 — также комбинация этого кода. Пример 1.4. Для кодовой комбинации A = (1001) 2 имеем A (x) = x 3 + 1. Так как n = 4, то для кода с обнаружением и исправлением одиночной ошибки, с учетом (1.76), принимаем k = 3. Выбираем G(x) = x3 + x2 + 1. Перемножая полиномы A (x) и G (x), получаем F (x) = A (x) G (x) = x 6 + x 5 + x 2 + 1, т. е. комбинация циклического кода принимает вид F = (1100101) 2. Декодирование циклического кода сводится к делению кодовых комбинаций на образующий полином G (x). Если полученный при этом остаток R (x)отличен от нуля, то это указывает на наличие ошибки, которая должна выявляться с помощью специальной логической схемы.            

Вопросы для самопроверки Что называется алфавитом сообщения? Запишите формулу комбинаторной оценки информации. В чем заключается основное отличие формулы Хартли от формулы Шеннона для количества информации? Дайте определение энтропии. На основе каких критериев выбирается основание кода? Назовите основные свойства количества информации. Назовите основные свойства и область применения кода Грея. Что называется кодовым расстоянием? Как связана кратность обнаруживаемой ошибки и кодовое расстояние? При каком условии код может не только обнаруживать ошибку но и исправлять еѐ? Приведите пример простейшего кода с обнаружением ошибки. Сформулируйте основной алгоритм кодирования Хемминга.

44

ГЛАВА 2. ЭЛЕМЕНТНАЯ БАЗА И УСТРОЙСТВА ОБРАБОТКИ ЦИФРОВОЙ ИНФОРМАЦИИ 2.1. ОСНОВЫ АЛГЕБРЫ ЛОГИКИ Ключевые понятия раздела Логические функции. Логические функции одной или двух переменных.Основные аксиомы и теоремы алгебры логики. Полные логические базисы: основные логические функции И, ИЛИ, НЕ, исключающие ИЛИ, И-НЕ, ИЛИ-НЕ. Основные законы алгебры логики. Минимизация логических функций аналитическими и графоаналитическими методами

2.1.1. Логические функции В современных устройствах обработки цифровой информации используются два класса переменных: числа и логические переменные. Числа несут информацию о количественных характеристиках системы, над ними можно производить арифметические действия. Логические переменные определяют состояние системы или принадлежность ее к определенному классу состояний. Логическая переменная может принимать одно из двух значений: истинно или ложно, для краткости их обозначают обычно символами 1 или 0, не вкладывая в них смысла количества. Числа и логические переменные связаны друг с другом при решении задач управления и обработки информации. В вычислительных задачах определяют по совокупности входных числовых данных значение воздействия на объект управления. Предполагается, что существует математическая модель объекта в виде набора формул, таблиц, графиков. Рассмотрим для примера задачу о регулировании напряжения, подаваемого на электродвигатель. Один из распространенных законов регулирования — подача на двигатель напряжения, пропорционального частоте вращения: . Следовательно, регулятор должен получить информацию о частоте вращения в виде некоторого числа, умножить его на константу и выдать напряжение, соответствующее результату вычисления. Однако такой регулятор неработоспособен: покоящийся двигатель не может быть приведен в движение, пока f = 0, напряжение U = 0. Следует привлечь для построения регулятора логические переменные. Возможны два состояния двигателя: а) покоится, б) вращается. В состоянии покоя (0 · f · f min ) необходимо подать небольшое напряжение, обеспечивающее трогание. Когда же частота вращения превысит порог f > f min, переходим к пропорциональному регулированию. На практике часто приходится учитывать несколько логических условий. При управлении лифтом его можно привести в движение кнопкой вызова, если кабина пуста, двери кабины и шахты закрыты, отсутствуют вызовы, поступившие с других этажей. Таким образом, многие задачи управления приводят к анализу логических условий и выдаче логических команд. Для того чтобы решать такие задачи, необходим специальный математический аппарат — алгебра логики, оперирующая логическими связями и зависимостями. Аппаратурная реализация логических моделей и решение логических задач основаны на использовании логических элементов, которые могут иметь различный принцип действия и различную физическую природу (релейно-контактные, пневматические, электрические, криогенные). Логические зависимости записывают в виде . Здесь , - логические переменные, которые могут принимать значение 0 или 1. Переменные , по аналогии с алгебраическими выражениями называют аргументами, - их функциями. Рассмотрим варианты логических функции для простейших зависимостей - функций одного и двух аргументов. Для этого каждой логической функции ставим в соответствие некоторую физическую модель. Пусть аргументом будет состояние электрического контакта. Одно из его состояний обозначим x , тогда противоположное обозначение (НЕ-ИКС). Причем для замкнутого контакта, тогда для разомкнутого . Функцией этого аргумента считаем состояние электрической лампы. Примем, что свечение лампы соответствует , противоположное состояние .

45 Возможны четыре вида логических связей между состоянием контакта и свечением лампы: , лампа не горит независимо от состояния контакта (нулевая функция); лампа горит, если контакт замкнут (повторение )-последовательный выключатель; , лампа горит, если контакт разомкнут (инверсия x ); контакт параллелен лампе, в цепи есть сопротивление, которое устраняет короткое замыкание; , лампа горит независимо от состояния контакта (единичная функция). Удобной формой графического представления логических зависимостей служат диаграммы Венна. Имеем полное множество значений аргумента, изображенное прямоугольником (рис. 2.1, а). Часть этого множества — подмножество — ограничено кружком, внешность этого кружка

a)

б)

в)

Рис. 2.1. Диаграммы Венна: а - подмножества x и x№; б— пересечение подмножеств; в — объединение подмножеств дает подмножество x , дополняющее x до полного множества.

Функция может принимать значение 1 на одном или обоих из подмножеств или остается равной нулю. Логические функции двух аргументов помогают перейти к функциям любого числа аргументов. Пусть имеем два аргумента x 1и x 2. Это могут быть те же контакты или любые два объекта, каждый из которых может находиться в одном из двух состояний. Оценим, сколько различных № функций двух аргументов можно составить. На рис. 2.1, б показаны подмножества x 1 ; x 2 ; x№ 1; x 2. Каждая точка полного множества (прямоугольника) находится в определенном отношении к этим подмножествам: а) должна принадлежать подмножеству x 1 или x№ 1 ; б) должна принадлежать подмножеству x 2или x№ 2 . Введем понятие пересечения подмножеств: это точки множества, принадлежащие одновременно обоим подмножествам. Можно выделить четыре таких пересечения. Назовем их наборами аргументов: . Для трех переменных x1; x2; x3 получим восемь различных наборов, для и переменных число наборов составит 2n . На такое же число подмножеств распадается полное множество. Каждое из подмножеств в рамках данной задачи покрывает минимальную часть диаграммы Венна, т. е. не делится на более мелкие части, поэтому его иногда называют минтермом. Вернемся к функции f (x). Очевидно, на каждом пересечении всех исходных подмножеств ( x 1 x 2 ; x№ № № № 1x2; x1x 2; x 1x 2) функция может принимать значение 0 или 1. Таким образом, для рис. 2.1,6 с четырьмя различными пересечениями можно составить различных функций, для и 2n аргументов полное множество функций N = 2 . Рассмотрим функции двух аргументов. Для этого составим табл. 2.1, в первых двух строках которой перечислим все возможные наборы x1; x2. Полагаем, что x = 1, x№= 0. Тогда наборы запишутся в виде двоичных чисел: 00, 01, 10, 11. В последующих 16 строках таблицы запишутся 16 различных функций переменных x1; x2. Для удобства расположим их в порядке возрастания двоичных чисел. Если функция зависит не от всех переменных, то она называется вырожденной функций. Так например функции f 0и f 15не зависят от x1; x2 и называются константными.Функции f 3; f 5; f 10; f 12 не зависят от одного из аргументов: f 3 = x1, f 5 = x2, f 10 = x№ № 1, f 12 = x 2. И только оставшиеся десять функций являются функциями двух аргументов. Рассмотрим их подробнее. Таблица обладает определенной симметрией: функции, равноотстоящие от ее середины, взаимно инверсны (сравним f 7 = 0111 и f 8 = 1000, f 3 = 0011 и f 12 = 1100), поэтому их удобно рассматривать попарно. Функция f 1 (логическое умножение, конъюнкция, функция И) принимает значение 1, когда оба аргумента равны 1. Понятие логического умножения можно распространить на любое число переменных: f 1 = 1, если x 1 = x 2 = : : : = x n = 1. Обозначения логического умножения:

46 . Таблица 2.1. Логические функции

x1 x2 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1

1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Функция Нулевая функция Конъюнкция (И) Функция запрета Вырожденная функция Функция запрета Вырожденная функция Сумма по модулю 2 Дизъюнкция (ИЛИ) Стрелкой Пирса (ИЛИ-НЕ) Равнозначность Вырожденная функция Импликация Вырожденная функция Импликация Штрих Шеффера (И-НЕ) Единичная функция

0

1

На диаграмме Венна (см. рис. 2.1, б) подмножество, на котором f 1 = 1, показано штриховкой. Функция f 14(штрих Шеффера, НЕ - И) инверсна. Функция f 7 (логическое сложение, дизъюнкция, функция ИЛИ) принимает значение 1, если хотя бы один из аргументов равен 1. Понятие логической суммы также можно распространить на любое количество аргументов. Обозначения логического сложения: . На диаграмме (рис. 2.1, в) дизъюнкция представляет собой объединение подмножеств (показано штриховкой). Функция называется стрелкой Пирса. Отметим особенность рассмотренных функций - их двойственность: если поменять физическую интерпретацию логического 0 и1, то схема, выполнившая функцию ИЛИ, становится схемой И. Функции f 2и f 4 представляют собой логические произведения, у которых одна переменная заменена ее инверсным значением. Эти функции называют запретами x 1 и x 2. Их особенность f = 1 на единственном наборе переменных, функции f 11 и f 13 (импликации) инверсны функциям запрета. Функция f 6 (сумма по модулю 2, неравнозначность, исключающее ИЛИ) принимает значение 1, если x 1 и x 2имеют противоположные значения. Ее обозначение:

f 6 = x1 © x2. Использование функцииf 6 связано с формированием суммы двоичных чисел. Функция x 1 и x 2 совпаf9 дают. Эта функция фиксирует поразрядное равенство двоичных чисел. Логические функции большего числа переменных можно получить методом суперпозиции, т. е. подстановкой в качестве одного из аргументов функции других переменных. = f№ 6 (равнозначность, эквивалентность) принимает значение 1, когда значения

2.1.2.Аксиомы, основные теоремы и тождества алгебры логики Основы алгебры логики были заложены в середине XIX века трудами английского математика Дж. Буля, по имени которого она называется также булевой алгеброй. Ясное понимание принципов, лежащих в ее основе, исключительно важно для овладения формальными методами проектиро-

47 вания цифровых систем. Начало использованию алгебры логики для синтеза переключательных (релейных) схем было положено в 1938 г. работами американского ученого К. Шеннона. Алгебра логики определяется следующей системой аксиом: 1. Аксиомы конъюнкции: 0 ў0 = 0; 1 ў1 = 1; 1 ў0 = 0; 0 ў1 = 0. 2. Аксиомы дизъюнкции:0 _ 0 = 0; 1 _ 1 = 1; 1 _ 0 = 1; 0 _ 1 = 1. 3. Аксиомы отрицания:если x = 0, то x№= 1; Теоремы булевой алгебры

x ў1 = x ;x ў0 = 0; x _ 1 = 1; x _ 0 = x ; № 1= 0 0 = 1; № 5. Идемпотентность (тавтология, повторение): x ўx = x; 4. Операции с константами:

x ўx ўx : : : ўx = x

x _ x _ x ::: _ x = x x ў№ x= 0 6. Противоречие: x _ x№= 1 7. Правило "исключенного третьего": № 8. Двойное отрицание (инволюция): x= x Законы и тождества булевой алгебры 9. Ассоциативность (ассоциативный закон): (x _ y) _ z = x _ (y _ z), (x ўy) ўz = x ў(y ўz) 10. Коммутативность (коммутативный закон ) :

x _ y = y _ x ; x ўy = y ўx 11. Дистрибутивность (дистрибутивный закон): конъюнкции относительно дизъюнкции: x ў(y _ z) = x ўy _ x ўz; дизъюнкции относительно конъюнкции: x _ y ўz = (x _ y) ў(x _ z) : 12. Законы де Моргана (законы инверсии или отрицания): x _ y = x ўy; x ўy = x _ y: Расширенный закон де Моргана:

x _ y _ z _ ::: = x №ў№ y ў№ z : : :; . Правилабулевой алгебры. 13. Поглощение (элиминация): x _ x ўy = x ў(1 _ y) = x; x ў(x _ y) = (x _ x ўy) = x:

14. Закон Блейка-Порецкого: x 1 _ x№ x1 _ x2) = x1x2 1 x 2 = x 1 _ x 2 ; x 1 (№

15. Склеивание (объединение): (x1 _ x 2) (x 1 _ x № 2) = x1;

x 1x 2 _ x 1x№ 2 = x 1;

x ўy _ x ўz _ y ўz = x ўy _ x ўz (x _ y) ў(x _ z) ў(y _ z) = (x _ y) ў(x _ z)

ѕ

Справедливость этих соотношений можно доказать путем выделения на диаграммах Венна соответствующих пересечений и объединений подмножеств, установления эквивалентности правой и левой частей формул. При использовании приведенных соотношений и тождественных преобразований можно упрощать записи и минимизировать логические выражения в смысле умень-

48 шения числа букв.

2.1.3. Минтермы, макстермы, совершенные нормальные формы Переменные, инверсии переменных, их конъюнкция и дизъюнкция называются термами. Для аналитического описания функционирования логических схем термы играют особо важную роль.Переменные x i и их инверсии x№i называются первичными термами. Минимальным термом (минтермом) называется функция nпеременных: n Q f (x 1 ; x 2 ; x 3 ; : : : x n ) = xi . p= 1

Легко видеть, что минтерм принимает значение 1 при единственном из всех возможных наборе аргументов. Если в одночлене одновременно содержатся переменная и еѐ отрицание, то он всегда равен 0. Максимальным термом (макстермом) называется функция n переменных n

f (x 1; x 2; x 3; : : : x n ) = _ x i p= 0

Макстерм равен 0 только при единственном наборе аргументов. Если макстерм содержит одновременно переменную и еѐ отрицание, то он всегда равен 1. Дизъюнктивной нормальной формой (ДНФ) называется дизъюнкция простых конъюнкций.Например, выражение x 1 x№ 2 _ x 1 x 2является ДНФ. Совершенной дизъюнктивной нормальной формой (СДНФ) называется такая дизъюнктивная нормальная форма, у которой в каждую конъюнкцию входят все переменные данного списка (либо сами, либо их отрицания), причем в одном и том же порядке.Например, выражение x 1 _ x 2 x№ 3 явля№ № ется ДНФ, но не СДНФ. Выражение x 1 x 2 x№ 3 _ x 1x 2x 3 _ x 1 x 2 x 3 является СДНФ. Для того чтобы получить СДНФ функции, требуется составить еѐ таблицу истинности.

Рис.2.2. Составление СДНФ функции

В ячейках столбцаf (x 1; x 2; x 3) отмечаются лишь те комбинации, которые приводят логическое выражение в состояние единицы. Перваястрока содержит 1 в указанном поле. Отмечаются значения всех четырѐх переменных, это: x 1 = 0, x 2 = 0, x 3 = 1. Нулевые значения записываются в конечном выражении инверсией этой переменной. Первый член СДНФ рассматриваемой функции выглядит так: . Переменные второго члена:x 1 = 1, x 2 = 0, x 3 = 0. Второй член СДНФ рассматриваемой функции . Совершенная ДНФ этой функции: f (x 1; x 2; x 3) = x № № № № 1x 2x3 _ x1x 2x 3.

Конъюнктивной нормальной формой (КНФ) называется конъюнкция простых дизъюнкций.Например выражение (x 1 _ x 2 _ x 3 )(x1 _ x 3) является КНФ.

Рис.2.3. Составление СКНФ функции

49 Совершенной конъюнктивной нормальной формой (СКНФ) называется такая КНФ, у которой в каждую простую дизъюнкцию входят все переменные данного списка (либо сами, либо их отрицания), причем в одинаковом порядке. Например, выражение (x 1 _ x 2 _ x3 )(x1 _ x2 _ x№ x1 _ x № 3 )(№ 2 _ x 3 ) является СКНФ.

2.1.4. Карты Карно Для интерпретации любых логических функций широко используются карты Карно, которые можно рассматривать как упорядоченное представление подмножеств. Карта Карно - графический способ минимизации логическиз функций обеспечивающий относительную простоту работы с большими выражениями.Они представляет собой операции попарного неполного склеивания и элементарного поглощения. Карты Карно рассматриваются как перестроенная соответствующим образом таблица истинности функции. Карты Карно были изобретены в 1952 Эдвардом В. Вейч’ем и усовершенствованы в 1953 Морисом Карно, физиком из «Бэлл Лабс», и были призваны помочь упростить цифровые электронные схемы.

Карта для двух аргументов содержит четыре клетки, для трех — восемь (рис. 2.4, а - в). С увеличением числа аргументов число клеток быстро растет, для и аргументов получим 2n клеток.

Рис. 2.4. Карты Карно: а, б — двух; е — трех переменных

На практике строят карты Карно не более чем для пяти-шести переменных. Множество клеток позволяет отобразить все наборы аргументов. Так, в верхней строке рис. 2.2, в имеем пересечение аргумента x с аргументами в нижней - с . Если положить, что ,a , то все возможные наборы можно представить двоичными числами. Так, набору соответствует число 000, набору - 001. Часто для упрощения в клетках пишут не двоичные числа, а их десятичные эквиваленты (рисунок 2.2, в). Задать логическую функцию нескольких аргументов — значит определить ее значение на каждом наборе. Так, функция И принимает единичное значение на третьем наборе (рис. 2.4, а), функция ИЛИ — на первом, втором, третьем наборах (рис. 2.4,6). Карты Карно - не только удобное средство для изображения наборов аргументов и задания функций: они дают возможность минимизировать логические выражения. Наборы, располагающиеся в смежных клетках, описываются соседними кодовыми словами по Хеммингу: 0 и 4, 1 и 3, 7 и 5 (рис. 2.4, в). Соседними будут также числа в клетках, которые окажутся смежными после свертывания карты в цилиндр (0 и 2, 4 и 6). Более просто понять принцип размещение наборов на карте Карно, если принять, что комбинации по вертикале и горизонтали соответствуют коду Грея. Если функция принимает значение 1 на двух соседних наборах, значит, она не зависит от одной из переменных. Пример 2.1. Пусть функция принимает значение 1 на наборах 5 и 7 (см. рис. 2.4, в); . Эти наборы отличаются по переменной . Таким образом, две смежные клетки карты Карно, в которых функция принимает одно значение, можно объединить, исключив переменную, принимающую на этих наборах взаимно инверсные значения. С целью минимизации можно

50 объединить 2, 4, 8,..., клеток, образующих строку, столбец, прямоугольник на карте Карно. Пример 2.2. На наборах 0, 4, 1, 5 . Минимизация логических функций, заданных на карте Карно, отличается наглядностью, особенно при малом числе переменных. Но как способ задания функций распространена табличная форма. Она более удобна в качестве средства взаимопонимания заказчика, т. е. человека, который хочет реализовать логические зависимости, не владея аппаратом алгебры логики, и разработчика, который должен формализовать задание и спроектировать устройство. Таблицы истинности (или таблицы соответствия) позволяют полно иоднозначно установить все существенные логические связи. Опишем решение нескольких логических задач, начав с их неформального описания и закончив минимизированной формулой. Пример 2.3. Необходимо осуществить включение преобразователя кнопкой оператора (обозначим ее )или сигналом с пульта управления при условии, что подано напряжение питания на систему управления . Рассмотрим наборы аргументов , , (табл. 2.2). Таблица 2.2. Таблица истинности для примера 2.3.

№ 0 1 2 3 4 5 6 7

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 0 1 0 1

0 1 1 0 1 1 1 1

0 0 0 1 0 1 1 1

0 х х х 0 х 0 1

Из постановки задач следует, что функция включения должна принимать значение 1 на наборах 3 и 5. Уточним, как быть с набором 7, когда присутствуют оба сигнала и . Пусть преобразователь также должен включаться, тогда по таблице получаем возможность записать логическую функцию в одной из канонических форм: совершенной дизъюнктивной нормальной форме (СДНФ) или совершенной конъюнктивной нормальной форме (СКНФ). Выражение в СДНФ записывается по следующему правилу: составляются конъюнкции аргументов для тех наборов, на которых функция принимает значение 1; если аргумент в наборе равен 1, он записывается без инверсии, если аргумент равен 0 - с инверсией, все конъюнкции связывают знаком дизъюнкции. В данном примере: . Функция отличается от нуля на 3,5 и 7 наборах. Попарно склеивая третье слагаемое с первым и вторым, получим минимизированное выражение: . Эта же операция может быть выполнена на карте Карно (см. рис. 2.4, в) объединением пар клеток и . Правила минимизации с использованием карт Карно 1. В карте Карно группы единиц (для получения СДНФ) и группы нулей (для получения СКНФ) необходимо обвести четырехугольными контурами. Внутри контура должны находится только одноименные значения функции. Этот процесс соответствует операции склеивания или нахождения импликант данной функции. 2. Количество клеток внутри контура должно быть целой степенью двойки (1, 2, 4, 8, 16...). 3. При проведении контуров крайние строки карты (верхние и нижние, левые и правые), а также угловые клетки, считаются соседними (для карт до 4-х переменных). 4. Каждый контур должен включать максимально возможное количество клеток. В этом случае он будет соответствовать простой импликанте. 5. Все единицы (нули) в карте (даже одиночные) должны быть охвачены контурами. Любая единица (нуль) может входить в контуры произвольное количество раз. 6. Множество контуров, покрывающих все 1 (0) функции образуют тупиковую СДНФ (СКНФ). Целью минимизации является нахождение минимальной из множества тупиковых форм. 7. В элементарной конъюнкции (дизъюнкции), которая соответствует одному контуру,

51 остаются только те переменные, значение которых не изменяется внутри обведенного контура. Переменные булевой функции входят в элементарную коньюнкцию (для значений функции 1) без инверсии, если их значение на соответствующих координатах равно 1 и с инверсией - если 0. Для значений булевой функции, равных 0, записываются элементарные дизьюнкции, куда переменные входят без инверсии, если их значение на соответствующих координатах равно 0 и с инверсией если 1. Пример 2.4. Минимизировать СДНФ и СКНФ для булевой функции трех переменных: . Построим СДНФ:

Объединяя полученные простые импликанты дизьюнкцией получаем: . Построим СКНФ:

. Пример 2.5. Минимизировать СДНФ и СКНФ для булевой функции четырех переменных: f =x № № № № № 1x 2x3 _ x 1x2x3 _ x1x 2x3 _ x1x2x3 _ x1x2x 3. Построим СДНФ:

52

Особенностью изображения карт Карно для числа переменных более 4-х является то, что "математически" соседние столбцы карты Карно пространственно оказываются разнесенными. Таким образом, карта Карно для 5 переменных представляет собой две карты 4-х переменных, зеркально отображенные относительно центральной вертикальной линии.

Рис. 2.5 Пример карты Карно для восьми переменных

На рис.2.5 приведен пример изображенной на плоскости карты Карно для 8 переменных.

2.1.5.Функционально полный набор логических элементов Для аппаратурной реализации логических уравнений необходимо воспользоваться некоторым набором логических элементов, выпускаемых промышленностью, и соединить их между собой таким образом, чтобы при подаче на входы всех возможных наборов входных переменных получить требуемые значения логических функций на выходах. Существуют различные возможности аппаратурной реализации логических функций. Одна из них — выполнение специализированной интегральной схемы (ИМС), разработанной специально для получения требуемой логической зависимости методами интегральной технологии. Специализированная ИМС не требовала бы никаких паяных межсоединений, т. е. обладала бы высокой надежностью. Однако ее разработка экономически оправдана лишь при большом объеме выпуска. Примером может служить массовый выпуск специализированных больших интегральных схем (БИС) для электронных часов, микрокалькуляторов и т. д. Другая возможность при решении задачи аппаратурной реализации — создание универсального набора, желательно — минимального по номенклатуре, который обеспечивал бы реализацию любых логических функций. Универсальностьнабора обязывает для каждой логической функции разрабатывать свою топологию связей между различными ИМС, таким образом, большая

53 часть работы ложится на специалиста в области схемотехники. Между этими возможностями лежит множество промежуточных, предполагающих использование схем различной степени интеграции и приспособление их для решения поставленной задачи с целью получения наиболее простого монтажа и технологичности. Рассмотрим построение логических схем на элементах с малой степенью интеграции. Выясним, какие требования предъявляются к логическим элементам, чтобы на их основе можно было реализовать любую логическую функцию, и как использовать имеющиеся логические элементы для достижения этой цели. Учитывая, что число различных логических функций двух переменных ограничено, а функции большего числа переменных получаются суперпозицией различных функций двух переменных, задачу можно упростить: определим тот минимальный набор логических функций, которыми можно выразить любую логическую функцию. Ответ частично содержится в табл. 2.1: все логические функции можно записать в СДНФ или СКНФ, т. е. набором трех функций: И, ИЛИ, НЕ. Следовательно, если имеются элементы, реализующие эти функции, то они образуют полный набор. Но он неминимален. С учетом формул де Моргана достаточно любой пары функций: И, НЕ; ИЛИ, НЕ. Но существует функционально полная система, содержащая единственную функцию: И - НЕ либо ИЛИ - НЕ. Если с помощью набора элементов, реализующих любую из этих функций, удастся получить функции И, ИЛИ, НЕ, то полнота такой системы доказана. Элемент ИЛИ – НЕ , тогда f = x . f = x _ y реализует операцию отрицания, если x = 0 или №

Рис. 2.6. Реализация функций в базисах 2ИЛИ-НЕ и 2И-НЕ

Функция ИЛИ реализуется схемой рис. 2.6, а: f 1 = x _ y = x _ y,а функция И - схемойрис. 2.6, б: f 2 = x№_ y№= xy = xy . Аналогично, для элементов И-НЕ: если f = xy, то операцию отрицания можно получить, если x = 1 или y  x , тогда f = y . На рис. 2.6, в, г получаем: f 3 = xy = xy № ;f 4 = x№y№= x _ y = x _ y .            

Вопросы для самопроверки Чем отличается числовая и логическая переменная? Назовите количество возможных постоянных величин в алгебре логики. Дайте определение минтерма. Сформулируйте правило записи СКНФ. Запишите закон де Моргана. По какому правилу нумеруются строки и столбцы карты Карно. Дайте определение функционально полному базису. Как представляется переменная величина в алгебре логики? Какие логические операции можно производить с переменными? Что такое переместительный закон? Какое значение имеет распределительный закон? Почему все возможные логические операции можно реализовать только на элементах И-НЕ?

54 2.2. СЕРИИ ЛОГИЧЕСКИХ МИКРОСХЕМ Ключевые понятия раздела Основные семейства цифровых интегральных схем. Основные параметры микросхем. ДТЛ, ТТЛ, ЭСЛ и КМОП логика.

В зависимости от технологии изготовления интегральные схемы (ИС) подразделяются на серии, различающиеся физическими параметрами базовых логических элементов, а также числом и функциональным назначением входящих в их состав микросхем. В настоящее время разработано несколько десятков технологий изготовления ИС, перечисленных ниже. ТЛНС — транзисторная логика с непосредственной (гальванической) связью; РТЛ — резисторно-транзисторная логиа (разновидность: РЕТЛ — резисторно-емкостная логика); ДТЛ—диодно-транзисторная логика(разновидность: МПЛ – медленная, помехоустойчивая логика); ТТЛ — транзисторно-транзисторная логика; И2Л — интегральная инжекционная логика; ЭСЛ — эмиттерно-связанная логика; МДП — логические схемы на основе МДП транзисторов; КМДП — логические схемы на основе комплементарных МДП транзисторов; БиКМОП — технология изготовления интегральных микросхем с использованием биполярных и КМОП-транзисторов на одном кристалле. Наиболее широкое применение находят ИС, изготовляемые по ТТЛ-, KMOII-, ЭСЛ- и nМОП-технологиям, причем каждая из этих технологий имеет несколько разновидностей. Технологии изготовления ИС непрерывно совершенствуются с целью увеличения их быстродействия и нагрузочной способности, уменьшения потребляемой мощности и увеличения степени интеграции — количества компонентов, размещаемых на кристалле заданной площади. Чтобы правильно выбрать тип микросхемы, необходимо представлять внутреннюю структуру базовых логических элементов, знать функциональные возможности и основные параметры логических элементов разных семейств. К основным параметрам цифровых микросхем относятся следующие показатели. Потребляемая мощность. Большие цифровые схемы потребляют много энергии.Если ограничить мощность питания микросхем (например, путем снижения напряжения питания), то это снижает скорость работы схемы и ее помехоустойчивость.Элементы различных семейств сильно различаются по своему энергопотреблению. Диапазон уровней и передаточная характеристика. Для малого энергопотребления должно быть низкое напряжение питания. Напряжение питания определяет уровень напряжения логической 1, а уровень напряжения логического 0 определяется падением напряжения на открытых диодах и транзисторах микросхемы. Уровни напряжения 0 и 1 определяютсяпо передаточной характеристике микросхемы (рис. 2.7). Следует учитывать, что при подключении нагрузки уровень напряжения логической 1снижается.

Рис. 2.7. Передаточная характеристика логического элемента.

55 Производители обычно немного уменьшают допустимые диапазоны уровней напряжений с целью повышения помехоустойчивости. Время переключения.Быстродействие схемы определяется временем переключения ее логических элементов. Различают понятия быстродействиялогического элемента, т. е. время реакции элемента на изменение сигнала на входах , и времянарастания сигнала — .Быстродействие характеризует время задержки выходного сигнала по отношению к входному, при изменении состояния выхода с 0на 1.Соответственно характеризует время задержки выходного сигнала по отношению к входному при изменении состояния выхода с 1 на 0. Среднее быстродействие определяется следующим образом:

Переходное время сигнала относится только к выходному напряжению и характеризует крутизну его фронтов.Время нарастания сигнала характеризует время, необходимое для возрастания выходного напряжения с 10 % до 90 % разницы между 0и 1. Время спада характеризует время, необходимое для уменьшения выходного напряжения с 90 % до 10 % разницы между 1и 0. Нагрузочная способность.К выходу логического элемента может присоединяться только ограниченное количество входов. Превышение количества подключенных входов приводит к снижению уровня выходного напряжения и как следствие к неработоспособности схемы. Различают два нагрузочных коэффициента: входной нагрузочный коэффициент и коэффициент разветвления по выходу. Входной нагрузочный коэффициент логического элемента равен единице( ), если вход элемента потребляет номинальную мощность. Под коэффициентом разветвления логического элемента по выходу понимают количество входов других элементов с , которое может быть подключено к его выходу. Помехоустойчивость.Помехи в виде импульсов напряжения могут вызывать самопроизвольные ложные переключения выходов логических элементов. Чтобы это не происходило, необходим зазор между допустимыми диапазонами 1 и 0(рис. 2.7). Чем чем шире окно, тем лучше помехоустойчивость схемы. Различают статическую и динамическую (импульсную) помехоустойчивость.Статическая помехоустойчивость элемента относится к импульсам напряжения, действующим дольше средней длительности переходных процессов в схеме .К статическим помехам также относятся медленно возрастающие импульсы напряжения.Динамическая помехоустойчивость характеризует длительность помехи по напряжению определенной величины на входах элемента, при которой не происходит изменение состояния выхода.

2.2.1.Диодно-транзисторная логика Диодно-транзисторная логика (ДТЛ) (DTL - англ. Diode–Transistor Logic) одна из первых разработок цифровых микросхем на биполярных транзисторах, сохранившая некоторое значение до настоящего времени. Логическая функция реализуется на основе диодной логики по схеме, приведенной на рис.2.8. В этой схеме при подаче нулевого потенциала на любой из входов (или на оба сразу) через резистор будет протекать ток и на его сопротивлении возникнет падение напряжения. В результате на выходе схемы единичный потенциал будет только если подать единичный потенциал сразу на оба входа микросхемы. То есть схема реализует функцию 2И (положительная логика).Количество входов элемента И зависит от количества диодов. Рис.2.8. Принципиальная схема логиПриведенная схема обладает таким недостатком, ческого элемента "2И", выполненного как смещение логических уровней на выходе микросхемы. на диодах Напряжение нуля и напряжение единицы на выходе схемы

56 выше входных уровней на 0.7 В. Это вызвано падением напряжения на входных диодах. Скомпенсировать это смещение уровней можно диодом , включенном на выходе схемы, как это показано на рис. 2.8. В этой схеме логические уровни на входе и выходе схемы одинаковы. Более того будет нечувствительна не только к входным напряжениям, большим напряжения питания схемы, но и к отрицательным входным напряжениям. Диоды выдерживают напряжение до сотен вольт. Поэтому такая схема до сих пор используется для защиты цифровых устройств от перегрузок по напряжению, возникающих, например, в цепях, выходящих за пределы устройства. Естественно, что для защиты одного входа достаточно одного диода на входе элемента. В результате получается только схема защиты без функции И.

Рис.2.9. Принципиальная схема базового элемента ДТЛ микросхем.

Однако схема обеспечивает только вытекающий ток, а для следующего каскада требуется втекающий выходной ток схемы. Поэтому к схеме диодного логического элемента И обычно подключается усилитель на биполярных транзисторах. Схема такого элемента приведена на рис 2.9. Усилитель, использованный в схеме на рис. 2.9, позволяет вырабатывать как втекающий, так и вытекающий выходной ток. В настоящее время одной из применяемых разновидностей ДТЛ-схем стала медленная, помехоустойчивая логика (МПЛ). Напряжение питания микросхем этой серии составляет 12 и 15 В. Диапазоны напряжений логических уровней показаны на рис. 2.10. Схема имеет высокую помехоустойчивость при времени задержки сигнала поРис. 2.10. Диапазоны напряжений рядка 200 нс. логических уровней для ДТЛ микроДТЛ-схемы семейства медленной помехоустойчисхем с питанием + 15 В вой логики применяются прежде всего для управления двигателями, так как в помещении с приводными двигателями помехоустойчивость схем управления особенно важна. В машинных залах часто наводятся сильные помехи по напряжению.

2.2.2. Транзисторно-транзисторная логика В транзисторно-транзисторной логике (ТТЛ) (анг. TTL- Transistor Transistor Logic) схемах вместо диодного логического элемента используется многоэмиттерный транзистор. Физика работы этого элемента не отличается от работы диодного элемента "2И" показанного на рис. 2.11. Высокий потенциал на коллекторе многоэмиттерного транзистора (VT1 на рис. 2.11) получается только в том случае, когда на обоих эмиттерах присутствует высокий потенциал (переходы смещены в обратном направлении). В настоящее время существует несколько подсемейств ТТЛ серий. ТТЛ с пониженным энергопотреблением (LTTL - Low-Power TTL). ТТЛ с пониженным энергопотреблением потребляют 1/10 мощности, потребляемой стандартными ТТЛ. Снижение энерго-

57 потребления достигается уменьшением токов внутри элемента. Быстродействие ТТЛ с пониженным энергопотреблением примерно в три раза ниже, чем у стандартных ТТЛ элементов.

Рис.2.11. Принципиальная схема типового 2И-НЕ элемента ТТЛ микросхемы

Высокоскоростные ТТЛ (HTTL - High-Speed TTL). Быстродействие высокоскоростных ТТЛэлементов в два раза выше, чем у стандартных ТТЛ. Увеличение быстродействия достигаеться увеличением токов внутри элемента. Потребление энергии более чем в два раза больше чем у стандартных ТТЛ элементов. Шотки-ТТЛ (ТТЛШ) (TTLS – TTL-Schottky). При создании одновременно быстрых и экономичных микросхем используется свойство транзисторов быстро переключаться в ненасыщенном состоянии. В схему вводится диод предотвращающий насыщение транзистора. Этот диод должен иметь высокое быстродействие,поэтому применяют диоды Шотки.Логические элементы подсемейства ТТЛШ характеризуются очень высоким быстродействием, низкой помехоустойчивостью и высоким энергопотреблением. ТТЛШ с пониженным энергопотреблением (Low-Power TTLS). Элементы подсемейства ТТЛШ потребляют меньше энергии за счет увеличении сопротивлений в токовых контурах по аналогии с ТТЛ с пониженнымэнергопотреблением.Быстродействие ТТЛШ с пониженным энергопотреблением и обычных ТТЛШ практически одинаковы. При этом они потребляют только 1/5 энергии обычных ТТЛШ. Схемотехника ТТЛ постоянно совершенствуется. Появляются новые улучшенные схемы, в которых удается еще немного уменьшить энергопотребление и увеличить быстродействие при сохранении высокой помехоустойчивости. Это становится возможным благодаря прогрессу в производстве интегральных микросхем. В последнее время появились новые подсемейства ТТЛ: улучшенные ТТЛШ (Adwanced-Schottky-TTL) и улучшенные ТТЛШ с пониженным энергопотреблением (AdwancedLow-Power-Schottky-TTL). В настоящее время применяются два вида ТТЛ микросхем - с пяти и с трѐхвольтовым питанием (LVTTL - Low-voltage TTL напряжение питания 3.3 В), но, независимо от напряжения питания микросхем, логические уровни нуля и единицы на выходе этих микросхем совпадают. Поэтому дополнительного согласования между ТТЛ микросхемами обычно не требуется. Допустимый уровень напряжения на выходе цифровой ТТЛ микросхемы показан на рис.2.12. Рис 2.12. Уровни логических сигналов Как уже говорилось ранее, напряжение на входе ТТЛ микросхем с питанием 5 В. цифровой микросхемы по сравнению с выходом обычно допускается в больших пределах

58

2.2.3. Эмиттерно-связанная логика Эмиттерно-связанная логика (ЭСЛ) (англ. ECL - Emitter-Сoupled Logic) — семейство цифровых интегральных микросхем на основе дифференциальных транзисторных каскадов. ЭСЛ является самой быстродействующей из всех типов логики, построенной на биполярных транзисторах. Это объясняется тем, что транзисторы в ЭСЛ работают в линейном режиме, не переходя в режим насыщения, выход из которого замедлен. Низкие значения логических перепадов в ЭСЛлогике способствуют снижению влияния на быстродействие паразитных ѐмкостей.

Рис.2.13. Принципиальная схема типового 3ИЛИ-НЕ элемента ЭСЛ микросхемы Базовый элемент ЭСЛ-логики — схема потенциального сравнения, выполнений на транзисторах. Схема представляет собой транзисторы, соединѐнные эмиттерами и подключенные к корпусу (или питанию) через резистор. При этом транзистор у которого напряжение на базе выше пропускает через себя основной ток. Как правило один транзистор в схеме сравнения подключен к опорному уровню, равному напряжению логического порога, а остальные транзисторы являются входами. Выходные цепи схемы сравнения поступают на усилительные транзисторы, а с них — на выходные эмиттерные повторители. Изготовители ЭСЛ-схем используют чаще всего отрицательное напряжение питания - 5.0 В. Положительный полюс источника питания заземляется. Отрицательное Рис.2.14. Уровни логических сигнапряжение питания улучшает помехоустойчивость. налов ЭСЛ микросхем с питаниМикросхемы ЭСЛ логики применяются в тех случаем -5 В ях, когда основным критерием выбора являеться частота.

2.2.4. Логика на комплементарных МОП транзисторах Комплементарная логика на транзисторах металл-оксид-полупроводник (КМОП)(англ. CMOS -Complementary-Symmetry Metal-Oxide Semiconductor) строятся на основе МОП транзисторов с n- и p-каналами. Один и тот же потенциал открывает транзистор с n-каналом и закрывает транзистор с p-каналом. Принципиальная схема элемента 2И-НЕ, выполненного на комплементарных МОП транзисторах приведена на рис 2.15. В этой схеме можно было бы применить в верхнем плече обыкновенный резистор, однако при формировании низкого уровня схема постоянно потребляла бы ток. Вместо этого, в качестве нагрузки используются p-МОП транзисторы. Эти транзисторы образуют активную нагрузку. Если на выходе требуется сформировать высокий потенциал, то транзисторы открываются, а если низкий - то закрываются.

59 В приведѐнной на рис. 2.15 схеме ток от источника питания на выход микросхемы будет поступать через один из транзисторов, если хотя бы на одном из входов (или на обоих сразу) будет присутствовать низкий потенциал (уровень логического нуля). Если же на обоих входах будет присутствовать уровень логической единицы, то оба p-МОП транзистора будут закрыты и на выходе микросхемы сформируется низкий потенциал.

Рис. 2.15. Принципиальная схема элемента 2И-НЕ, выполненного на комплементарных МОП транзисторах.

В настоящее время именно КМОП микросхемы получили наибольшее развитие. Причѐм наблюдается постоянная тенденция к снижению напряжения питания. Первые серии микросхем такие как К1561 обладали достаточно широким диапазоном изменения напряжения питания (3..18В). При этом при понижении напряжения питания у конкретной микросхемы понижается еѐ предельная частота работы. В дальнейшем, по мере совершенствования технологии производства, появились улучшенные микросхемы с лучшими частотными свойствами и меньшим напряжением питания. Логические уровни КМОП микросхем существенно отличаются от логических уровней ТТЛ микросхем. При отсутствии тока нагрузки напряжение на выРис. 2.16. Уровни логических сигналов ходе КМОП микросхемы совпадает с напряжением пина входе цифровых КМОП микросхем. тания (логический уровень единицы) или с потенциалом общего провода (логический уровень нуля). При увеличении тока нагрузки напряжение логической единицы может уменьшается до 2.8В (Uп=15В) от напряжения питания. Допустимый уровень напряжения на выходе цифровой КМОП микросхемы (серия микросхем К561) при пятивольтовом питании показан на рис 2.16. Как уже говорилось ранее, напряжение на входе цифровой микросхемы по сравнению с выходом обычно допускается в больших пределах. Для КМОП микросхем создается запас 30%. Границы уровней логического нуля и единицы для КМОП микросхем при пятивольтовом питании приведена на рис 2.16.     

Вопросы для самопроверки Что понимают под передаточной характеристикой? Нарисуйте передаточную характеристику. Разъясните понятия «быстродействие» и «время нарастания сигнала». Что такое входной нагрузочный коэффициент? Как устроены ДТЛ-элементы? Нарисуйте схему типового ТТЛ-элемента с тремя входами и двухтактным выходом.

60 2.3. МИКРОСХЕМЫ СПЕЦИАЛЬНОГО НАЗНАЧЕНИЯ Ключевые понятия раздела Регенерация цифрового сигнала, триггер Шмитта. Схемы построения выходных каскадов. Шинные формирователи. Логические элементы с тремя выходными состояниями. Согласование микросхем по току и напряжению.

2.3.1. Регенерация цифрового сигнала. Триггер Шмитта Микросхемы соединяются между собой печатными проводниками или кабелями. При распространении цифрового сигнала по этим проводникам он неизбежно искажается. В основном это выражается в затягивании фронтов и поэтому на приѐмном конце его приходится восстанавливать. Кроме того, часто приходится подавать на вход цифрового устройства обычные аналоговые сигналы. Сигнал на входе микросхемы может принимать любые значения,для того, чтобы можно было обрабатывать такие сигналы, применяются специальные схемы, такие как триггеры Шмитта. Триггер Шмитта представляет собой устройство охваченное положительной обратной связью. Наличие положительной обратной связи приводит к практически мгновенному изменению напряжения на выходе схемы при превышении входным сигналом порогового напряжения. Схема триггера Шмитта, построенная на двух инверторах приведена на рис. 2.17. В этой схеме положительная обратная связь образуется двумя резисторами. Глубина обратной Рис. 2.17. Схема триггера Шмитт на двух связи определяется соотношением между этими инверторах. резисторами. Часть сигнала с выхода схемы подаѐтся на еѐ вход, это приводит к тому, что имеется два порога (рис. 2.18.). Один порог называется порогом срабатывания схемы (когда на выходе триггера Шмитта формируется единичный уровень). Второй порог называется порогом отпускания (когда на выходе триггера Шмитта формируется нулевой уровень). Из-за наличия двух порогов триггер Шмитта имеет ещѐ одно название - схема с гистерезисом.Благодаря двум порогам схема нечувствительна к шумам на еѐ входе. Ведь если триггер Шмитта перешѐл в другое состояние, то для того, чтобы вернуть его в прежнее Рис. 2.18. Передаточная функция состояние нужно приложить напряжение, превышающее триггера Шмитта разность его порогов.

Рис. 2.19. Преобразование входного сигнала

при помощи компаратора

и триггера Шмитта

.

61

Рис.2.20. Условнографическое обозначение триггера Шмитта.

Следует отметить, что наличие двух порогов не приводит к изменению логики работы цифровых устройств. Перечисленные выше причины привели к широкому распространению триггеров Шмитта. Условно-графическое изображение триггера Шмитта приведено на рис.2.20. Символ, изображѐнный на основном поле УГО этого элемента говорит о наличии гистерезиса (разности порогов срабатывания).

2.3.2.Схемы построения выходных каскадов логических элементов Физические параметры и функциональные возможности логического элемента зависят от выполнения их выходного каскада, являющегося по сути усилителем тока. Использование мощных или высоковольтных транзисторов в выходных каскадах предопределяет область их применения. На рис. 2.21 приведена схема ТТЛ элемента со стандартным выходом выполняющий функцию . Такаясхема обеспечивает большой выходной втекающий ток (открыт нижний транзистор ) и значительно меньший по величине выходной вытекающий ток (открыт верхний транзистор ), что обусловлено, в частности, наличием диода и ограничивающего ток резистора . Описанный выходной каскад в разных сериях может иметь различные модификации (другие значения , или вместо верхнего транзистора может использоваться составной транзистор). Логические элементы со стандартным выходом имеют нагрузочную способность . Потакой же схеме строятся выходные каскады микросхем с повышенной нагрузочной способностью.

Рис.2.21. Схема ТТЛ элемента со стандартным выходом

Рис. 2.22. Схема ТТЛ элемента с открытым эмиттером

На рис. 2.22 приведена схема с открытым эмиттерным выходом, выполняющий функцию . Коллектор подключен к источнику питания , эмиттер выходного транзистора не подключен к нагрузке внутри микросхемы, а подсоединен к отдельному внешнему выводу, является внешней нагрузкой. В данном выходном каскаде используются, как правило, мощные транзисторы, рассчитанные на большой ток нагрузки. Такие выходные каскады имеют некоторые интерфейсные ИС (например, передатчики для линий связи 559ИИ4, 1102AII2 и др.). Выходной каскад представляет собой эмиттерный повторитель, обеспечивающий в отличие от каскада со стандартным выходом большой выРис. 2.23. Условное графическое обоходной ток . При низком уровне выходного напрязначение элемента 2И-НЕ с открытым жения ток через транзистор отсутствует, и выходной коллектором. каскад имеет большое выходное сопротивление, определяемое величиной .

62 На рис. 2.24 показан схема элемента с открытым коллекторнымвыходом, выполняющий функцию .Эмиттер подключен к общему проводу, коллектор выходного транзистора не подключен к нагрузке внутри микросхемы, а подключен к отдельному внешнему выводу, - внешняя нагрузка.

Рис. 2.24. Схема ТТЛ элемента с открытым коллектором

Рис. 2.25. Схема ТТЛ элемента с тремя состояниями выхода

Выходные транзисторы изготовляются на разные токи на грузки и разные допустимые напряжения питания : +5, +15, +30, +35 В и др. Выходы с открытым коллектором транзистора должны быть подключены с помощью внешнего резистора к соответствующему источнику питания В или В. Условное графическое обозначение элемента 2И-НЕ с открытым коллектором приведено на рис. 2.23. На рис. 2.25.показана схема с тремя состояниями выхода, выполняющий функцию .Логический элемент имеет управляющий вход (англ. Output Enable — разрешение выхода), одно из значений сигнала на котором переводит оба выходных транзистора в закрытоесостояние. При значении схема работает так же, как и со стандартным выходом. Призначении напряжения на базах транзисторов и принимают низкий (закрывающий) уровень, что делает невозможным протекание выходных токов через транзисторы. Для реальных микросхем – состояние выхода характеризуется током утечки порядка 20... 40 мкА.

2.3.3. Шинные формирователи и премопередатчики Наиболее важным свойством схемы с открытым коллекторным выходом является возможность реализации с их помощью логических операций, называемых "монтажное ИЛИ" и "монтажное И". На рис. 2.26 показана схема, состоящая из микросхем, нагруженных на одну линию. Выходное напряжение может принять уровень логической единицы только в том случае, если все выходные транзисторы закрыты. Таким образом, простое подсоединение коллекторов выходных транзисторов нескольких микросхем к общей нагрузке реализует функцию "монтажное ИЛИ" для нулевых выходных логических уровней и функцию "монтажное И" для единичных выходных логических уровней.

63

Рис.2.26. Схема монтажного ИЛИ

Такое объединение микросхем называется шиной и позволяет объединять до 10 микросхем на один провод. Для исключения взаимного влияния одновременно в схеме может работать только одна микросхема. Остальные микросхемы в этот момент времени должны быть отключены от шины (то есть выходной транзистор должен быть закрыт). Эту функцию обеспечивает микросхемой управления (на рис. 2.26 она не показана). Недостатком приведенной схемы объединения нескольких микросхем на один провод является низкая скорость передачи информации, обусловленная затягиванием переднего фронта. Это явление связано с различным сопротивлением заряда и разряда паразитной ѐмкости шины. Заряд паразитной ѐмкости происходит через сопротивление , которые много больше сопротивления открытого транзистора. Величину этого сопротивления невозможно уменьшить меньше некоторого предела, определяемого напряжением низкого уровня, который определяется в свою очередь допустимым током потребления всей схемы в целом. Временная диаграмма напряжения на шине с общим коллектором приведена на рис. 2.27.

Рис.2.27.. Временные диаграммы напряжения на входе и выходе микросхемы с открытым коллектором

Естественным решением этой проблемы было бы включение транзистора в верхнее плечо схемы, но при этом возникает проблема сквозных токов, из-за которой невозможно соединять выходы цифровых микросхем непосредственно. Причина возникновения сквозных токов поясняется на рис.2.28.

Рис.2.28. Путь протекания сквозного тока при непосредственном соединении выходов цифровых микросхем

64 Эту проблему можно решить, если закрывать транзисторы, как в верхнем, так и в нижнем плече выходного каскада. Если в микросхеме закрыты оба транзистора, то такое состояние выхода микросхемы называется третьим состоянием или -состоянием выхода микросхемы. Такая возможность появляется в специализированных микросхемах с третьим состоянием на выходе микросхемы. В настоящее время схемы с тремя состояниями широко используются для построения шин. Шина представляет собой проводник к которому могут подключаться несколько микросхем. При этом часть из них передатчиками, а часть приемниками. При этом особенно важно, что в отличие от коммутаторов (мультиплексоров и демультиплексоров) количество входов и выходов в шине заранее не определено. Микросхема с повышенной нагрузочной способностью называется буфером или драйвером. Управляемые (стробируемые) многоразрядные драйверы с открытым коллекторным выходом или с -состоянием выхода, используемые для подключения внешних устройств к системной шине данных микропроцессорной системы с помощью операции "монтажное ИЛИ", называются шинными формирователями, или шинными драйверами. Драйверы с -состоянием выходов применяются для буферирования шин микроконтроллеров и микропроцессоров, выполненных по МОП-технологии, нагрузочная способность выходов которых мала. Драйверы передают сигналы только в одном направлении и могут быть использованы для усиления тока в любых цифровых устройствах. Как правило, микроконтроллеры и микропроцессоры имеют двунаправленные шины, а значит, для буферирования этой шины, как со стороны микропроцессора, так и со стороны внешних устройств требуются двунаправленные драйверы называемые приемопередатчиками. Приемопередатчики широко используются при построении систем для управления передачей данных в двух и трех направлениях. Схема приемопередатчика с одной двунаправленной 4-разрядной шиной (589АП26) на основе элементов с -состоянием выходов и условное графическое обозначение показаны на рис. 2.29. В каждый момент времени возможна передача данных только в одном направлении ( англ. Data Input Enable — разрешение ввода данных) или при значениях сигналов . Здесь и в дальнейшем для компактности повторители и элементы НЕ с -состоянием выхода на структурных схемах будут обозначаться треугольниками, как показано на рис. 2.30.

Рис.2.29. Схема и условное графическое обозначение приемопередатчика на элементах с -состоянием выхода

65 Шинные приемопередатчики могут стоиться так же и на основе элементов с открытым коллекторным выходом. На рис. 2.31,а показана упрощенная структурная схема приемопередатчика 531АП2 с открытыми коллекторными выходами и одной двунаправленной 4-разрядной шиной данных (введенные упрощения не изменяют переключательных функций, описывающих приемопередатчик).

Рис. 2.30 Условное обозначение элемента с -состоянием выхода

Рис. 2.31. Схема и условное графическое обозначение приемопередатчика на элементах с открытым коллектором

Значение сигнала разрешает передачу входных данных на двунаправленную шину , а при -передача запрещена. Значение сигнала разрешает передачу данных с двунаправленной шины на выходы .

2.3.4. Согласование различных типов ИМС по напряжению и току При составлении цифровых схем стараются использовать микросхемы одной серии. Однако это не всегда удаѐтся. Применять микросхемы других серий приходится:  когда требуются микросхемы, отсутствующие в данной серии микросхем;  когда отдельные узлы схемы должны работать на повышенной частоте;  при работе на внешние устройства могут потребоваться микросхемы с повышенной нагрузочной способностью. Первый пункт не требует комментариев. Обычно малым количеством микросхем характеризуются серии с повышенным быстродействием или с повышенной нагрузочной способностью. Серии микросхем с малым количеством микросхем также обычно характеризуются высокой стоимостью. Так что первый пункт жѐстко связан с оставшимися двумя пунктами. Что касается второго пункта, то выбор микросхем из различных серий может быть обусловлен двумя причинами. Первая причина - это стоимость цифрового устройства в целом. Микросхемы с повышенным быстродействием стоят дороже микросхем со средним быстродействием. Микросхемы в цифровых устройствах обычно работают на разных частотах. При этом на повышенной частоте работает не более одного процента от общего количества микросхем. В результате применение микросхем с различным быстродействием может существенно снизить стоимость цифрового устройства.

66 Вторая причина - это ток потребления микросхем. В ТТЛ, p-МОП и n-МОП сериях микросхем ток их потребления определяется быстродействием. Чем ниже быстродействие микросхемы (в пределах одной технологии), тем меньше еѐ ток потребления. Это не относится к КМОП сериям микросхем. В микросхемах, выполненных по КМОП технологии, ток потребления зависит от частоты, на которой работает в данный момент микросхема. Чем выше частота переключения логических элементов КМОП микросхемы, тем выше ток потребления этой микросхемы. То есть ток потребления в этих микросхемах регулируется автоматически, и причиной выбора конкретной серии микросхем остается только их стоимость. Микросхемы с повышенной нагрузочной способностью обычно входят в состав любой серии микросхем, однако иногда требуются ещѐ большие токи. В этом случае можно использовать микросхемы из серий с повышенным быстродействием, например К1531. При необходимости формирования на выходе микросхемы потенциалов, превышающих напряжение питания цифровой микросхемы, можно применить микросхемы с открытым коллектором. В крайнем случае для согласования микросхемы по току или напряжению можно применить транзисторный ключ. Согласование микросхем ТТЛ серий между собой сводится к согласованию по току, так как напряжения логических уровней этих микросхем совпадают. Выходной ток ТТЛ микросхемы формируется из входных токов микросхем, подключенных к еѐ выходу,т.е. суммарный входной ток микросхем-нагрузок не должен превышать максимального выходного тока микросхемы - источника логического сигнала. Например, максимальный допустимый ток нуля микросхем серии К134 составляет 1.8 мА. Входной ток нуля микросхем серии К531 равен 2 мА. То есть входной ток микросхемы нагрузки превышает максимальный ток микросхемы источника сигнала. Это означает, что между микросхемой серии К134 и микросхемой серии К531 должна находиться промежуточная микросхема серии, у которой входной ток будет меньшей величины, например, К555. У этой серии микросхем входной ток нуля не превышает значения 0.4 мА, то есть к микросхеме К134 можно подключить четыре входа микросхем серии К555: I O ut = N ўI I n 555 = 4 ў0:4 = 1:6 мА У микросхемы К555 допустимый выходной ток составляет 4 мА. Поэтому к выходу этой микросхемы можно подключать до двух входов микросхем серии К531. Более современные микросхемы серии К1531, обладающие быстродействием микросхем серии К531, имеют входной ток 0,6 мА. Поэтому эти микросхемы могут быть подключены непосредственно к выходу микросхем серии К134. Максимальное допустимое количество входов микросхем серии К1531 (коэффициент разветвления) можно рассчитать из формулы:

Точно так же можно определить коэффициент разветвления и для других сочетаний микросхем. Даже в пределах одной серии микросхем можно воспользоваться этой формулой. Возьмѐм для примера микросхемы серии К1533. Их входной ток равен 0.2 мА, выходной ток равен 8 мА. В результате получаем коэффициент разветвления 40:

В настоящее время происходит активный переход к микросхемам с пониженным напряжением питания, таким как 3.3 В 2.5 В или 1.8 В. Поэтому кроме вопроса согласования микросхем по току встаѐт вопрос согласования микросхем по напряжению логических уровней. Точно такой же вопрос возникает и при согласовании КМОП микросхем и ТТЛ микросхем. Снижение напряжения питания цифровых микросхем обусловлено двумя причинами. Первая это снижение потребляемой мощности. Снижение напряжения питания с 5 до 3.3 В только по закону Ома приводит к снижению потребляемой мощности в 2.3 раза. Вторая причина - это уменьшение линейных размеров транзисторов. При снижении линейных размеров транзисторов уменьшается их пробивное напряжение. В настоящее время наиболее распространѐнным напряжением питания цифровых микросхем стало напряжение питания 3.3 В.

67 Если в цифровом устройстве одновременно используются микросхемы с пяти- и трехвольтовым питанием, то кроме согласования микросхем по току требуется согласовать их по логическим уровням. Выходное напряжение современных трѐхвольтовых микросхем, с ТТЛ уровнями нуля и единицы, поэтому они могут быть непосредственно нагружены на пятивольтовые ТТЛ микросхемы. Более того, входные каскады трѐхвольтовых микросхем спроектированы так, что они выдерживают пятивольтовое напряжение на входе. Вывод - трѐх и пятивольтовые микросхемы можно соединять непосредственно. Для иллюстрации на рис. 2.32 приведены логические уровни микросхем с пяти- и трех вольтовым питанием.

Рис. 2.32. Логические уровни микросхем с пяти- и трех вольтовым питанием

Как уже говорилось ранее, ТТЛ микросхемы в настоящее время уже не развиваются. Практически все современные микросхемы выполнены по КМОП технологии. Это же относится и к 2.5- вольтовым микросхемам. Порог срабатывания этих микросхем приблизительно равен 1.2 В. На рис 2.32 приведены выходные уровни 3- вольтовых и входные уровни 2.5- вольтовых микросхем. Как видно из этого рисунка 2.5-вольтовые микросхемы будут воспринимать логические уровни 3- вольтовых микросхем безошибочно. В то же самое время, по техническим данным на 2.5 вольтовые микросхемы, такие как SN74ALVC или SN74ALVT, входное напряжение может достигать 3.6 вольта. Похожая ситуация наблюдается и при обратном направлении сигнала (от 2.5- вольтовых микросхем к 3-вольтовым). На рис.2.32 приведены выходные уровни 2.5-вольтовых и входные уровни 3- вольтовых микросхем.      

Вопросы для самопроверки Для чего выполняют регенерацию сигнала? Чем отличается триггер Шмитта от компаратора? Назовите область применения ИС с открытым коллектором? Нарисуйте схему возникновения сквозных токов. Нарисуйте схему выходного каскада с тремя состояниями. Как рассчитывается коэффициент ветвления?

68 2.5.КОММУТАТОРЫ И АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА Ключевые понятия раздела Полный и неполный дешифратор. Десятичный и семисигментный дешифратор.Шифраторы, приоритетный шифратор. Мультиплексор. Демультиплексор. Сумматор, полусумматор. Компаратор.

2.5.1.Дешифраторы Декодеры (дешифраторы) позволяют преобразовывать одни виды бинарных кодов в другие. Например, преобразовывать позиционный двоичный код в линейный восьмеричный или шестнадцатеричный. Преобразование производится по правилам, описанным в таблицах истинности, поэтому построение дешифраторов не представляет трудностей. Для построения деРис. 2.33. Простейший дешифшифратора можно воспользоваться правилами построения схератор мы для произвольной таблицы истинности. Полным дешифратором с прямыми выходами (DC -Decoder) - называется комбинационная схема имеющая входов и реализующая минтерма: . Такой дешифратор называется также дешифратором показан на рис 2.33.Неполным дешифратором схема, имеющая минтермов.

. Простейший дешифратор входов, но реализующая

Таблица 2.3. Таблица истинности десятичного декодера Входы

Выходы

8

4

2

1

0

1

2

3

4

5

6

7

8

9

0

0

0

0

0

1

0

0

0

0

0

0

0

0

0

1

0

0

0

1

0

1

0

0

0

0

0

0

0

0

2

0

0

1

0

0

0

1

0

0

0

0

0

0

0

3

0

0

1

1

0

0

0

1

0

0

0

0

0

0

4

0

1

0

0

0

0

0

0

1

0

0

0

0

0

5

0

1

0

1

0

0

0

0

0

1

0

0

0

0

6

0

1

1

0

0

0

0

0

0

0

1

0

0

0

7

0

1

1

1

0

0

0

0

0

0

0

1

0

0

8

1

0

0

0

0

0

0

0

0

0

0

0

1

0

9

1

0

0

1

0

0

0

0

0

0

0

0

0

1

10

1

0

1

0

11

1

0

1

1

12

1

1

0

0

13

1

1

0

1

14

1

1

1

0

15

1

1

1

1

69 Рассмотрим пример построения декодера из двоичного кода в десятичный. Десятичный код обычно отображается одним битом на одну десятичную цифру. В десятичном коде десять цифр, поэтому для отображения одного десятичного разряда требуется десять выходов дешифратора. Сигнал с этих выводов можно подать на десятичный индикатор. Таблица истинности такого декодера приведена в таблице 2.3. В соответствии с принципами построения произвольной таблицы истинности по произвольной таблице истинности получим схему декодера, реализующего таблицу истинности, приведѐнную в таблице 2.3. Эта схема приведена на рис.2.34. Как видно на этой схеме для реализации каждой строки таблицы истинности потребовалась схема 4И. Схема ИЛИ не потребовалась, так как в таблице истинности на каждом выходе присутствует только одна единица. Дешифраторы выпускаются в виде отдельных микросхем или используются в составе других микросхем. В настоящее время десятичные или восьмеричные дешифраторы используются в основном как составная часть других микросхем, таких как мультиплексоры, демультиплексоры, ПЗУ или ОЗУ. Условно-графическое обозначение микросхемы дешифратора на принципиальных схемах приведено на рис. 2.35. Точно таким же образом можно получить принципиальную схему и для любого другого декодера (дешифратора). Наиболее распространены схемы восьмеричных и шестнадцатеричных дешифраторов. Для индикации такие дешифраторы в настоящее время практически не используются. В основном такие дешифраторы используются как составная часть более сложных цифровых модулей. Семисегментный дешифратор. Для отображения десятичных и шестнадцатеричных цифр часто используется семисегментный индикатор. Для изображения на таком индикаторе цифры 0 достаточно зажечь сегменты , , , , , . Для изображения цифры 1 зажигают сегменты b и c. Точно таким же образом можно получить изображения всех остальных десятичных или шестнадцатеричных цифр. Все комбинации таких изображений получили название семисегментного кода. Рис. 2.34. Схема полного двоично-десятичного В настоящее время семисегментные дедешифратора. шифраторы выпускаются в виде отдельных микросхем или используются в виде готовых блоков составе других микросхем. Условно-графическое обозначение микросхемы семисегментного дешифратора приведено на рис.2.35.

70

Рис.2.35. Условно-графическое обозначение десятичного (а) семисегментного (б) дешифраторов

В качестве примера семисегментных дешифраторов можно назвать такие микросхемы отечественного производства как К176ИД3. В современных цифровых схемах семисегментные дешифраторы обычно входят в состав больших интегральных схем.

2.5.2.Шифраторы Дешифраторы являются преобразователями двоичного -разрядного кода в унитарный разрядный код, все разряды которого, за исключением одного, равны нулю. Шифраторы (кодеры) выполняют обратное преобразование, т.е. на вход шифратора подается унитарный код, а па выходе получается соответствующий двоичный код. Для шифраторов должно выполняться условие при . Если сигналы на входы поступают от независимых источников, то это условие невыполнимо. В этом случае каждому входу назначается свой приоритет. Будем считать, что чем больше номер входа , тем выше его приоритет. Шифратор должен выдавать двоичный код числа , если , а на все входы , имеющие больший приоритет, поданы нули. Такие шифраторы называются приоритетными шифраторами ( ). Таблица2.4 задает приоритетный шифратор . Таблица 2.4. Таблица истинности приоритетного шифратора Входы

№ комбинации

Выходы

0

0

0

0

0

0

0

0

0

0

0

1

1

0

0

0

0

0

0

0

0

1

1

0

0

0

0

0

0

1

0

1

0

0

0

0

0

1

1

1

0

0

0

1

0

0

1

0

0

1

0

1

1

0

1

1

0

1

1

1

1

2 3 4 5 6 7

Приоритетные шифраторы. Приоритетные шифраторы используются для построения шифраторов клавиатуры, контроллеров прерываний для микропроцессорных систем и т.п. Как прави-

71 ло,микросхемы приоритетных шифраторов имеют дополнительные входы и выходы, например, 555ИВ1 имеет дополнительные сигналы входа/выхода: (Enable Input) — сигнал включения шифратора; (Group Signal) — сигнал, говорящий о наличии хотя бы одного возбужденного входа , при включенном состоянии шифратора; (Enable Output) — выходной сигнал разрешения, указывающий на отсутствие возбужденных входов при включенном состоянии шифратора. Сигналы и предназначены для каскадирования приоритетных шифраторов. Сигнал может быть использован в микропроцессорной системе для запроса прерывании по вектору. Шифраторы выпускаются в виде отдельных микросхем Рис. 2.36. Условно-графическое или используются в виде готовых блоков составе других микрообозначение шифратора схем, таких как параллельные АЦП. Условно-графическое обозначение приоритетного шифратора приведено на рис. 2.36.

2.5.3.Мультиплексоры Мультиплексорами (MUX - Multiplexer) называются устройства, которые позволяют коммутировать несколько входов на один выход. Мультиплексор или -канальным называется комбинационная схема выполняющая функцию:

Рис. 2.37. Схема мультиплексора

Из данного выражения видно, что в состав мультиплексора входит дешифратор (см. раздел 2.5.1). Простейший мультиплексор показан на рис. 2.37. Схема мультиплексора представлена на рис. 2.38 а, из которого видно, что она включает в себя полный дешифратор на элементах И. Для наглядности на рис. 2.38 б приведена схема мультиплексора с применением дишефратора.

Рис. 2.38. Схема мультиплексора

72

Рис.2.39. Условно графическое обозначение мультиплексора

Для увеличения функциональных возможностей мультиплексоров и обеспечения их каскадирования вводится один из управляющих сигналов (Enable) или (Output Enable). Условно графическое обозначение мультиплексора с двоичным управлением приведено на рис.2.39. Входы A0 и A1 являются управляющими входами мультиплексора, определяющими адрес входного сигнала, который будет соединѐн с выходным выводом мультиплексора .

2.5.4.Демультиплексоры Демультиплексором(DMX-Demultiplexer) называется схема, выполняющая функцию:

где E – коммутируемый (демультплексируемый) на один из 2n выходов сигнал. Демультиплексорами это устройство, которые позволяют подключать один вход к нескольким выходам. Схема простейшего демультиплексора приведена на рис. 2.40. Демультиплексоры, имеющие адресных сигналов , называются демулътиплексорами . Если положить , то демультиплексор превращается в дешифратор . Рис. 2.40. Схема демультиплексора Схема демультиплексора приведена на рис. 2.41. Как и в случае мультиплексора на рис. 2.14 приведена схема на логических элементах (рис. 2.41 а), так и с использованием дешифратора (рис 2.41 б) .В этой схеме для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор.

Рис. 2.41. Схема демультиплексора

73

Условно-графическое изображение демультиплексора приведено на рис. 2.42. В МОП микросхемах не существует отдельных микросхем демультиплексоров, так как МОП мультиплексоры, описанные ранее по информационным сигналам не различают вход и выход, т.е. направление распространения информационных сигналов, точно также как и в механических ключах, может быть произвольным. Если поменять входы и выход местами, то КМОП мультиплексоры будут работать в качестве демультиРис. 2.42. Условно графическое обозначение демультиплексора с четырьмя плексоров. Поэтому их часто называют просто коммутавыходами. торами.

2.5.5. Сумматоры Сумматоры предназначены для выполнения операций сложения и вычитания двоичных чисел, а также используются при построении цифровых устройств для производства более сложных арифметических операций и в различных электронных устройствах обработки информации.Двоичным параллельным сумматором называется схема, производящая вычисление суммы двух двоичных -разрядных чисел при одновременной подаче всех их разрядов. Реализацию арифметической операции сложения (и вычитания)рассмотрим для целых двоичных чисел, что упрощает изложение материала. Целые положительные -разрядных двоичные числа будем обозначать через: и Так как при сложении может появиться необходимость переноса единицы в следующий старший разряд, схемадолжна иметь два выхода: сумму ( -Sum) и перенос ( -Carry). В зависимости от количества входов и выходов различают следующие виды сумматоров:  четвертьсумматоры, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;  полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимѐнные разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (старший разряд);  полные одноразрядные двоичные сумматоры, характеризующиеся наличием трѐх входов, на которые подаются одноимѐнные разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд). В соответствии с приведенной классификацией простейшим двоичным суммирующим элементом является четвертьсумматор. Происхождение названия этого элемента следует из того, что он имеет в два раза меньше выходов и в два раза меньше строк в таблице истинности по сравнению с полным двоичным одноразрядным сумматором. Наиболее известны для данной схемы названия: элемент "сумма по модулю 2" и элемент "исключающее ИЛИ". Работу ее отражает соответствующее уравнение: Схема имеет два входа и для двух слагаемых и один выход для суммы. На рис. 2.43 показана реализация четверьсумматора в различных базисах и его условное графическое обозначение.

74

Рис. 2.43. Схема четветьсумматора

Полусумматор имеет два входа и для двух слагаемых и два выхода: сумма, перенос. Обозначением полусумматора служат буквы (англ. half sum - полусумма). Работу его отражает уравнения:

Рис. 2.44. Схема полусумматора (а) и его условное графическое обозначение (б)

Полный одноразрядный двоичный сумматор имеет три входа: , для двух слагаемых и для переноса из предыдущего (более младшего) разряда и два выхода: сумма, перенос в следующий (более старший) разряд. Обозначением полного двоичного сумматора служат буквы , схемы сумматора приведены на рис. 2.45.

Рис. 2.45. Схема полного сумматора (а, б), условное графическое обозначение (в)

75 На рис. 2.46 показана схема 4-разрядного сумматора, составленная из четырех одноразрядных сумматоров SM. В этой схеме переносы , передаются от разряда к разряду последовательно, что значительно снижает быстродействие сумматора.

Рис. 2.46. Схема четырехразрядного сумматора

Для увеличения быстродействия многоразрядных сумматоров, получаемых последовательным включением 4-разрядных сумматоров применяют схемы параллельного переноса.

2.5.6. Цифровые компараторы Пусть заданы две совокупности переменных: и Комбинационная схема, реализующая функцию которая равна 1 только при для всех , называется -разрядным цифровым компаратором, или схемой равнозначности кодов. Разряды и равны только в том случае, если , поэтому функция

принимает значение, равное 1, только при опарном равенстве всех одноименных разрядов кодов. На рис. 2.47,а,бпоказаны две схемы, реализующие функцию , которые построены для = 4 на основании полученного выражения.

Рис. 2.47

Программируемые цифровые компараторы. Для сравнения двух -разрядных кодов компаратор должен иметь не менее входов. Из-за ограничений на число выводов ИС приходится принимать . Если один из кодов предварительно записать в ИС, то потребуется только вхо-

76 дов для подачи другого кода. Запись кода в ИС можно производить пережиганием плавких перемычек при программировании ИС.         

Вопросы для самопроверки Дайте определение полного и не полного дешифратора. Нарисуйте схему простейшего дешифратора. Какую функцию выполняет приоритетный шифратор? Нарисуйте схему простейшего мультиплексора. Нарисуйте схему простейшего демультиплексора. Запишите уравнение четветьсумматора. Какая схема называется полусумматором? Запишите функцию для схемы на рис. 2.47 а и б. Каким преимуществом обладают программируемые цифровые компараторы?

77 2.6. ПОСТОЯННЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА Ключевые понятия раздела Постоянное запоминающее устройство. Организация ПЗУ. Перепрограмируеммые ПЗУ. ПЗУ с ультрафиолетовым стиранием. Флеш память.

Все рассмотренные ранее элементы и узлы называются комбинационными, так как у каждого из них выход однозначно определяется набором входных сигналов. Возможен другой класс логических узлов, в котором каждый набор входных переменных представляет собой адрес, позволяющий прочитать заранее установленное содержимое той или иной ячейки. Подобным свойством может обладать мультиплексор: если на сигнальные входы поданы константы 0 или 1, то каждому управляющему слову ставится в соответствие заданная константа. Современные полупроводниковые запоминающие устройства (ЗУ) должны оперировать большим числом ячеек памяти, поэтому они строятся на иных принципах. Постоянные запоминающие устройства (ПЗУ, англ. ROM — Read-Only Memory) различаются способами первоначальной записи информации. В ПЗУ масочного типа, программируемых изготовителем в процессе производства. Так выполняются ПЗУ для хранения стандартных таблиц, символов для воспроизведения на экране, программ электронных игр и т. д. В противоположность этому ПЗУ, программируемые пользователем (ППЗУ, PROM — англ. Programmable Read-Only Memory), выпускаются в виде «чистой страницы», где в каждой ячейке записаны только нули. Пользователю предоставляется возможность запрограммировать ПЗУ, т. е. записать логические единицы в любую ячейку. Возможность изменения содержимого ППЗУ ограничивается записью единиц в те ячейки, содержимое которых осталось равным нулю. Это объясняется необратимым характером записи, которая осуществляется пробоем перехода импульсом напряжения или разрушением плавкой перемычки импульсом тока. ППЗУ представляет собой удобный материал для реализации широкого класса функциональных узлов на единой элементной и технологической основе, изменяется лишь программа записи. Существует класс ПЗУ, которые допускают неРис. 2.48. Схема постоянного запоминаоднократное изменение содержимого (репрограммиющего устройства , построенная на руемые ПЗУ — РПЗУ, EPROM — англ. Erasable мультиплексоре (а) и условное графичеProgrammable Read-Only Memory,). Смена информаское обозначение (б). ции связана с извлечением модуля РПЗУ из устройства, помещением его в прибор для стирания записанной и записи новой информации (для флеш-памяти извлечение из устройства не требуется). Стирание осуществляется либо ультрафиолетовым облучением кристалла, либо воздействием электрическими сигналами. Перепрограммирование может производиться от нескольких десятков раз до сотни тысяч в зависимости от типа памяти, а записанная информация — храниться длительно при отключенном питании.

78

2.6.1. Организация ПЗУ Простейшие устройства для запоминания постоянной информации можно построить на мультиплексорах. Схема такого постоянного запоминающего устройства приведена на рис.2.48 а. В этой схеме построено постоянное запоминающее устройство на восемь одноразрядных ячеек (такая организация называется ). Запоминание конкретного бита в одноразрядную ячейку производится подключением провода к источнику питания (запись единицы) или к корпусу (запись нуля). На принципиальных схемах такое устройство обозначается, как показано на рис.2.48 б.Для того чтобы увеличить разрядность ячейки памяти ПЗУ эти микросхемы можно соединять параллельно (выходы и записанная информация естественно остаются независимыми).Адреса ячеек памяти в этой микросхеме подаются на выводы A0...A2. Микросхема выбирается сигналом . При помощи этого сигнала можно наращивать объем ПЗУ. Чтение микросхемы производится сигналом . Еще одно отличие реальных микросхем от упрощенной модели, приведенной выше - это использование кроме мультиплексора еще и демультиплексора. Такое решение позволяет превратить одномерную запоминающую структуру в многомерную и, тем самым, существенно сократить объем схемы дешифратора, необходимого для работы схемы ПЗУ. Такаяорганизация иллюстрируется на рис. 2.49 ( ). В реальных ПЗУ запись информации производится при помощи последней операции производства микросхемы - металлизации. Металлизация производится при помощи маски, поэтому такие ПЗУ получили название масочных ПЗУ.

Рис.2.49. Схема масочного постоянного запоминающего устройства.

2.6.2. Программируемое постоянное запоминающее устройство Развитие ПЗУ явилось следствием необходимости разработчикам вводить данные в постоянное запоминающее устройство. Целью было экономически выгодное производство малых партий, от одногоэкземпляра.Существуют различные разновидности ППЗУ. Биполярные ППЗУ с диодами и транзисторами в точках пересечения адресных линий имеют в настоящее время большое распространение. На рис. 2.50 представлена структура -битового диодного ППЗУ.

79

Рис. 2.50. Структура

диодного ППЗУ.

Диоды имеют очень тонкие выводы из хромоникелевого сплава (от 20 до 30 нм в ширину, 100 нм толщиной). Если ток превышает определенное значение, то эти выводы перегорают. Для программирования ППЗУ требуется особенное устройство, называемое программатор. Программирование ППЗУ необратимо,в случае ошибки исправления или перезапись невозможна.

2.6.3. Перепрограммируемые постоянные запоминающие устройства Различают две группы перепрограммируемых постоянных запоминающих устройств. В одной группе информация удаляется ультрафиолетовым излучением. Постоянные запоминающие устройства этой разновидности называются СППЗУ – стираемое программируемое постоянное запоминающее устройство. Стираемые программируемые постоянные запоминающие устройства второй группы перепрограммируются электрическим напряжением. Для них принято сокращение EEROM (англ. – Electrically Erasable Read Only Memory) и EAROM (англ. – Electrically Alterable Read Only Memory — электрически перепрограммируемые постоянные запоминающие устройства). Запоминающий элемент для 1-го бита состоят из двух полевых транзисторов, в основном применяются n-MОП полевые транзисторы.Первый транзистор является транзистором выборки, второй транзистор – транзистором памяти.

Рис. 2.51. Структура транзистора с плавающим затвором.

80 Затвор транзистора памяти окружен материалом с высоким сопротивлением, рис. 2.51. Он ни к чему не присоединен. Такой затвор называется плавающим. В стертом состоянии плавающий затвор не заряжен,транзистор заперт. ПЗУ с ультрафиолетовым стиранием строится на основе запоминающей матрицы построенной на ячейках памяти, внутреннее устройство которой приведено на следующем рис. 2.51. При облучении микросхемы, изолирующие свойства оксида кремния теряются и накопленный заряд из плавающего затвора стекает в объем полупроводника и транзистор запоминающей ячейки переходит в закрытое состояние. Количество циклов записи - стирания микросхем находится в диапазоне от 10 до 100 раз, после чего микросхема выходит из строя. Это связано с разрушающим воздействием ультрафиолетового излучения. Корпус с кварцевым окошком достаточно дорог, а также малое количество циклов записи стирания привели к поиску способов стирания информации из ППЗУ электрическим способом. Достаточно широко распространены микросхемы с электрическим стиранием информации. В качестве запоминающей ячейки в них используются такие же ячейки как и в РПЗУ, но они стираются электрическим потенциалом, поэтому количество циклов записи - стирания для этих микросхем достигает 1000000 раз. Время стирания ячейки памяти в таких микросхемах уменьшается до 10 мс. Одной из разновидностей EEPROM является флэш-память (англ. Flash Memory). Флеш-память была изобретена Фудзи Масуока, когда он работал в Toshiba в 1984 году. Имя «флеш» было придумано также в Toshiba коллегой Фудзи, Сѐдзи Ариизуми, потому что процесс стирания содержимого памяти ему напомнил фотовспышку (англ. flash). Масуока представил свою разработку на IEEE 1984 International Electron Devices Meeting (IEDM), проходившей в СанФранциско, Калифорния. Intel увидела большой потенциал в изобретении и в 1988 году выпустила первый коммерческий флеш-чип.

Флеш-память хранит информацию в массиве транзисторов с плавающим затвором, называемых ячейками. В традиционных устройствах с одноуровневыми ячейками каждая из них может хранить только один бит. Некоторые новые устройства с многоуровневыми ячейками могут хранить больше одного бита, используя разный уровень электрического заряда на плавающем затворе транзистора. Вопросы для самопроверки    

Для чего используются ПЗУ? Что является основным преимуществом перепрограммируемых ПЗУ? Перечислите способы удаления информации из перепрограммируемых ПЗУ. Недостатки ПЗУ с ультрафиолетовым стиранием.

81

2.7. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ Ключевые понятия раздела Базовый матричный кристалл. Программируемая логическая интегральная схема. Общий принцип построения ПЛИС. И – матрица. ИЛИ – матрица. Программируемая матричная логика.

С развитием интегральных микросхем возникланеобходимость программировать их для выполнения узкоспециализированных задач. Проектирование микросхемы достаточно дорого и окупает себя только при производстве большого количества микросхем. В настоящее время разработаны микросхемы, которые программируются производителем или самими пользователями. В зависимости от метода реализации спроектированного устройства различают несколько подходов. Рассмотрим их более подробно. Базовый матричный кристалл (БМК) (англ.ULA - UncommitedLogicArray) — большая интегральная схема которая программируется технологически, путѐм нанесения маски соединений последнего слоя металлизации. БМК с маской заказчика обычно изготавливались на заказ небольшими сериями. Достоинство БМК состоит в следующем. Разработчику необходимо применить оригинальные схемные решения на основе БИС, но существующие БИС для этих целей не подходят. Разрабатывать с нуля и производить очень долго, неэффективно и дорого. Выход — использовать базовые матричные кристаллы, которые уже разработаны и изготовлены. Базовый матричный кристалл напоминает библиотеку подпрограмм и функций для языков программирования. На нѐм разведены, но не соединены элементарные цепи и логические элементы. Заказчиком разрабатывается схема соединений, так называемая маска. Эта маска наносится в качестве последнего слоя на базовый матричный кристалл и элементарные схемы и разрозненные цепи на БМК складываются в одну большую схему. В итоге заказчик получает готовую БИС, которая получается ненамного дороже исходного БМК. Программируемая логическая интегральная схема - ПЛИС (англ. PLD – ProgrammableLogicDevice) – электронный компонент, используемый для создания цифровых интегральных схем. В отличие от обычных цифровых микросхем, логика работы ПЛИС не определяется при изготовлении, а задаѐтся посредством программирования (проектирования). Для программирования используются отладочные среды, позволяющие задать желаемую структуру цифрового устройства. Некоторые производители ПЛИС предлагают процессоры для своих ПЛИС, которые могут быть модифицированы под конкретную задачу, а затем встроены в ПЛИС, тем самым уменьшив место на печатной плате и упростив разработку для самой ПЛИС.

2.7.1. Общие принципы построения ПЛИС Применение логических схем, программируемых пользователем, позволяетзначительно сократить время на разработку. Выпуск малых партий становится экономически целесообразным. Как уже известно, логические связи любой схемы могут быть выражены в нормальной форме ИЛИ, т. e. логической суммы ИЛИ полных конъюнкций. Схема на рис. 2.52 содержит программируемые связи, обозначенные косой чертой. Эти связи являются непроводящими. Проводящие связи обозначены крестом. В схемотехнике в общем используются условные обозначения как на рис. 2.53.

82

Рис. 2.52.Программируемая комбинаторная схема

Рис. 2.53. Графические условные обозначения состояний узлов

Составим по схему ИСКЛЮЧАЮЩЕГО ИЛИ (рис. 2.54). Верхний элемент Идолжен производить операцию , нижний . Программирование состоит в том, чтобы правильно перемкнуть линии связи.

Рис. 2.54. PLD-схема ИСКЛЮЧАЮЩЕГО ИЛИ

Существуют PLD, в котором после изготовления все пересечения проводящие. В таких PLD при программировании электрически пережигаются перемычки. После прожигания программирование считается завершенным иперепрограммирование, естественно, становится невозможным. В местах пересечения могут также находиться полевые транзисторы с изолированным затвором. Если затвор такого транзистора заряжен, то узел проводящий. Если разряжен, то узел разорван. Разрядка затвора может быть произведена ультрафиолетовым светом, по аналогии с СППЗУ.Стираемые ультрафиолетом PLD называются EPLD (англ. – Erasable PLD). Выпускаються PLD, которые можно программировать электрическими импульсами. Эти PLD называются EEPLD (англ. –ElectricalErasable PLD).

83 Типичная PLD-схема представлена на рис. 5.55. Схема состоит из И-связи, также называемой И-матрицей (AND Array) и ИЛИ- связи (ИЛИ - матрица; OR Array), обе программируемы. Все программируемые связи выполнены проводящими.

Рис. 2.55. Типичная PLD-схема

Программированием связей могут производиться логические операции. Связи разделяют в соответствии с заявленными нормальными формами ИЛИ или другими уравнениями алгебры логики и получают нужную логическую схему. Ненужные элементы выключаются.

2.7.2. Основные архитектуры ПЛИС Рассмотренная в предыдущем разделе структура построения ПЛИС является базовой. В настоящее время выпускается ПЛИС с различными структурами. Рассмотрим основные из них. PAL – схема,программируемая матричная логика (англ. PAL– ProgrammableArrayLogic). PAL-схемы имеют программируемую пользователем И-матрицу и фиксированную ИЛИ-матрицу. GAL – схема, логика на базовых матричных кристаллах (англ. GAL – Generic Array Logic). GAL-схемы, в отличие от PAL, являются полностью стираемые ультрафиолетом или стираемые электрически. FPLA – схемы, программируемые пользователем логические матрицы (англ. FPLA – FieldProgrammingLogicArray). PAL- и GAL-схемы имеют только программируемую И-матрицу (AND Array). В FPLA – схемах вводится дополнительно программируемая ИЛИ-матрица. PROM – схемы, ПЗУ также могут осуществляться сложные логические операции. Дешифратор является И-матрицей. Массив памяти имеет функцию ИЛИ-матрицы. И-матрица является аппаратной, ИЛИ-матрица — программируемой.В зависимости от полученного адреса И-матрица переключает полную конъюнкцию на ИЛИ-матрицу. ИЛИ-матрица производит нормальную форму ИЛИ. CPLD (англ. Сomplex Programmable Logic Device — сложные программируемые логические устройства) содержат относительно крупные программируемые логические блоки — макроячейки, соединѐнные с внешними выводами и внутренними шинами. Другими словами, CPLD - это комбинация полностью программируемых матриц вентилей И/ИЛИ и банка макроячеек (МЯ). МЯ образуют функциональные блоки, выполняющие различные комбинаторные или последовательные логические функции. Для получения достаточно высокого быстродействия вCPLD тра-

84 диционно применялся аналоговый усилитель считывания, но при этом существенно возрастала потребляемая мощность. Функциональность CPLD кодируется в энергонезависимой памяти, поэтому нет необходимости их перепрограммировать при включении. Современные CPLD содержат несколько логических блоков (ЛБ), в каждый из которых могут входить до 54 МЯ на основе программируемых логических матриц (PAL) или простых ПЛИС (SPLD). Каждая МЯ с большой нагрузочной способностью по входу обеспечивает выполнение комбинаторной логики, которая в зависимости от сложности ПЛИС поддерживает от четырех до 16 логических произведений - термов. Поскольку каждый ЛБ выполняет определенную функцию, все МЯ такого блока полностью объединены, тогда как сами ЛБ соединяются друг с другом трассировочной матрицей (программируемой матрицей соединений) в зависимости от применения микросхемы. Упрощенная функциональная схема ПЛИС с архитектурой CPLD семейства МАХ3000 (Аltera) приведена на рис. 2.56.

Рис. 2.56. Упрощенная функциональная схема ПЛИС с архитектурой CPLD семейства МАХ3000

Архитектура CPLD является весьма удобной для реализации цифровых автоматов, поскольку позволяет легко реализовать функции, заданные в виде СДНФ. Они незаменимы при замене сложных схем, реализованных на обычной логике. Однако CPLD ПЛИС не очень удобны для реализации алгоритмов цифровой обработки сигналов. Практически при реализации алгоритмов ЦОС требуется выполнение операций задержки на такт, перемножения и суммирования многоразрядных чисел. Настоящая революция в средствах ЦОС произошла с появлением ПЛИС, имеющих архитектуру Field Programmable Gate Array. FPGA (англ. Field-Programmable Gate Array) содержат блоки умножения - суммирования, которые широко применяются при обработке сигналов, а также логические элементы (как правило на базе таблиц перекодировки (таблиц истинности)) и их блоки коммутации. FPGA обычно используются для обработки сигналов, имеют больше логических элементов и более гибкую архитектуру, чем CPLD. Программа для FPGA хранится в распределѐнной памяти, которая может быть выполнена как на основе энергозависимых ячеек статического ОЗУ, в этом случае программа не сохраняется при исчезновении электропитания микросхемы, так и на основе энергонезависимых ячеек Flash-памяти или перемычек - в этих случаях программа сохраняется при исчезновении

85 электропитания. Если программа хранится в энергозависимой памяти, то при каждом включении питания микросхемы необходимо заново конфигурировать еѐ при помощи начального загрузчика, который может быть встроен и в саму FPGA. FPGA включают в себя три главных программируемых элемента: нескоммутированные программируемые логические блоки (ПЛБ), блоки ввода-вывода (БВВ) и внутренние связи. ПЛБ являются функциональными элементами для построения логики пользователя, БВВ обеспечивают связь между контактами корпуса и внутренними сигнальными линиями. Программируемые ресурсы внутренних связей обеспечивают управление путями соединения входов и выходов ПЛБ и блоков ввода-вывода на соответствующие сети. Все каналы трассировки имеют одинаковую ширину (одинаковое количество проводников). Большинство блоков БВВ вписываются либо в одну строку (по высоте), либо в один столбец (по ширине) массива вентилей. Логический блок классической ППВМ состоит из таблицы поиска на 4 входа и триггера (см. рисунок ниже). В последние годы производители начали переходить на таблицы поиска с 6 входами в высокопроизводительных частях схемы, объясняя это необходимостью повышения производительности. Таблица поиска (англ. Lookup table) — это массив, используемая с целью заменить вычисления на операцию простого поиска. Увеличение скорости может быть значительным, так как получить данные из памяти зачастую быстрее, чем выполнение трудоѐмких вычислений.

Общая структура кристалла FPGA показана на рис. 2.57, из которого видно, что БВВ располагаются по периферии кристалла, а КЛБ - в виде матрицы в центре. Между БВВ и КЛБ расположены конфигурируемые межсоединения.

Рис. 2.57. Структура кристалла FPGA

Любой отдельный блок ввода/вывода может быть настроен для выполнения функций буферов: входного, выходного, с тремя состояниями, с запоминанием и других и обеспечения требуемого вида сопряжения с внешними схемами. Программируемый логические блоки предназначены для выполнения простых логических функций от нескольких переменных, а также функций триггера.Логический блок классической FPGAсостоит из таблицы поиска на 4 входа и триггера (см. рис. 2.58). В последние годы производители начали переходить на таблицы поиска с 6 входами в высокопроизводительных частях схемы, объясняя это необходимостью повышения производительности.

86

Рис. 2.58. Типичный программируемый логический блок

Логический блок имеет таблицу поиска на 4 входа и вход синхронизации (clock). Выход блока только один, это может быть регистровая или нерегистровая выходная таблица поиска. Поскольку сигналы синхронизации трассируются особым образом специальными трассировочными цепями, управление этими сигналами делается отдельно. Цепи межсоединений служат для формирования сложных логических функций и построения узлов, состоящих из многих ПЛБ и БВВ. Логические функции FPGA и межсоединения определяются данными, хранящимися во внутренних статических запоминающих элементах ("теневом" ЗУ). В месте пересечения вертикальных и горизонтальных каналов создаются переключательные блоки. При такой архитектуре для каждого проводника, входящего в переключательный блок, существуют три программируемых переключателя, которые позволяют ему подключаться к трѐм другим проводникам в смежных сегментах канала. Модель или топология выключателей, используемая в этой архитектуры, является планарной или доменной топологией переключательных блоков. В этой топологии проводник трассы номер один подключается только к проводнику трассы номер один в смежных каналах, проводник трассы номер 2 подключается только к проводникам трассы номер 2 и так далее. На рисунке ниже показаны соединения в переключательном блоке.

Рис. 2.59. Топология переключательного блока

Современные семейства FPGAрасширяют возможности и включают встроенную функциональность высокого уровня. Имея эти общие функции, встроенные в кремний, можно сократить площадь кристалла, к тому же эти функции будут работать быстрее, чем если их создавать на базе примитивов. Примерами таких функций являются мультиплексоры, блоки цифровой обработки сигналов, встроенные процессоры, быстрая логика ввода-вывода и встроенная память.

87

2.8. ТРИГГЕРЫ Ключевые понятия раздела Цифровой автомат. Автомат Мура. Автомат Мили. Табличное представление автоматов. Представление автоматов на графах.RSтриггер. Dтриггер. T– триггер.JKтриггер. Синхронный триггер.

2.8.1.Основы теории конечных автоматов Устройство, оперирующее с логическими сигналами и имеющее некоторое множество внутренних состояний ak множество входных x i , и выходных сигналов zj , называется цифровым автоматом. Простейшим автоматом является комбинационное устройство, имеющее единственное внутреннее состояние. Каждому входному сигналу (набору входных логических переменных) соответствует выходной сигнал (набор выходных переменных). Если автомат может находиться в нескольких состояниях, то его реакция определяется не только входным сигналом, но и состоянием автомата. Изменения сигналов и состояний происходят мгновенно, поэтому автомат работает в дискретном времени t v , где протяженность каждого интервала может быть сколь угодно большой, если в течение его не произошло изменений , или . Различают автоматы Мура и автоматы Мили. Автоматы Мура описываются функциями переходов и выходов: , , т. е. каждое новое состояние обусловлено предшествующим состоянием и входным сигналом, а выход в каждый момент однозначно определяется состоянием автомата. Автоматы Мили отличаются тем, что выход зависит не только от состояния, но и от входного сигнала: , , Понятие состояния автомата предполагает наличие у него внутренней памяти. Число различных состояний зависит от глубины этой памяти. В качестве элементов памяти могут использоваться стандартные модули ПЗУ или логические схемы с обратными связями, в частности — триггеры. Способы описания автоматов с памятью. Задав множества , или еще нельзя определить, как автомат работает. Уравнения автоматов Мура и Мили устанавливают связь этих множеств, но они неудобны для описания функционирования конкретных автоматов. Наиболее распространены другие способы описания: таблицы переходов и выходов, графы, схемы алгоритмов. Табличный способ описания автомата Мили предполагает наличие таблицы переходов (табл. 2.5) и таблицы выходов (табл. 2.6). Табл. 2.5Таблицы переходов автомата Мили





 Табл.2.6.Таблицы выходов автомата Мили

 



88 В табл. 2.6 возможные состояния в виде упорядоченной последовательности записаны в первой строке, сигналы в упорядоченном виде – в первом столбце. На пересечении строк и столбцов получаем клетку, в которой записано новое состояние. Таблица переходов может быть определена не полностью (прочерки в отдельных клетках). Некоторые сигналы не вызывают изменения состояния. Так, под действием автомат сохраняет состояние . Множество выходов подобным образом задается для каждой пары f ai ; x j g; на пересечении соответствующих строки и столбца получаем выходной сигнал автомата (см. табл. 2.5). Эта таблица также может быть не полностью определенной. Иногда обе таблицы совмещают, тогда в каждой клетке записана пара f ai ; zj g. У автомата Мура таблица выходов 2.6 вырождается в одну строку, которую можно дописать к первой строке таблицы переходов. Получим отмеченную таблицу переходов, которая полностью характеризует автомат Мура (табл. 2.7). Табличное описание служит удобным формализованным языком, на котором устанавливается взаимопонимание между заказчиком и разработчиком. Автоматы Мура и Мили можно описать направленными графами. Вершины графа соответствуют состояниям автомата, дуги - переходам. Таким образом, граф полно и однозначно отображает таблицу переходов. Табл. 2.7 Таблица состояний автомата Мура

—

—

Для автомата Мура выходы однозначно определяются его состояниями, поэтому они могут быть указаны в вершинах графа, для автомата Мили — у концов дуг, так как выходы здесь зависят как от входов, так и от состояний. Графы автоматов Мили (рис. 2.60,а) и Мура (рис. 2.60,6) соответствуют фрагментам табл. 2.5-2.7.

Рис. 2.60. Графы автоматов: а - Мили; б — Мура

Распространенное средство описания автомата — граф-схема алгоритма ГСА (рис. 2.61). На граф-схеме можно выделить четыре типа вершин: начальную, конечную, операторную и условную. Правила соединения вершин. Начальная вершина имеет единственный выход, конечная – только вход, не обязательно единственный. Для остальных вершин: каждая вершина имеет вход, не обязательно единственный, условная имеет два выхода, операторная — один выход. Каждый выход вершины любого типа связан только с одним входом (однозначность определения пути на ГСА). Любая вершина должна лежать на одном пути из начальной в конечную вершину. Один из выходов условной вершины может соединяться с се входом. Такая вершина носит характер задержки, которая заканчивается в момент выполнения условия. В каждой условной вершине можно записать одно из слов, представляющих собой минтерм, т. с. набор x~1 ; x~2 ; : : : ; x~N или, в случае если некоторые условия несущественны, группу минтермов. При этом число букв в конъюнкции уменьшается, а набор покрывает группу минтермов, т. е. клеток карты Карно. В данном примере рис 2.60 наборы покрывают половину клеток, так как условие задано единственной переменной.

89 В различных вершинах могут быть одинаковые наборы. В каждой операторной вершине записано одно из слов, представляющих собой микрокоманду, т.е. набор y~1 ; y~2 ; : : : ; y~N (в примере набор расширен до одной буквы). В различных вершинах могут быть одинаковые микрокоманды. Содержательный смысл вершин: начальная вершина характеризует исходное (пусковое) состояние автомата. Условная вершина проверяет выполнение некоторого логического условия, например . Если оно выполняется ( ), то совершается действие . Эта ситуация продолжает существовать до тех пор, пока не будет выполнено условие . Тогда выполняется действие , и проверяется условие .

Рис. 2.61. Граф алгоритма автомата

Для построения автомата Мили вход каждой вершины, следующей за операторной, отмечается символом , ( - состояние автомата). Символом отмечается вход вершины, следующей заначальной, и вход конечной вершины (рис. 2.60). Входы различных вершин отмечаются различными символами, но каждый вход отмечается единсгвеным символом. Рассмотрим два типа путей переходов от одного состояния к другому (от к ):а) путь, содержащий некоторое количество условных вершин (возможно 0) и единственную операторную вершину, б) путь, содержащий только условные вершины. Оба типа путей характеризуются функциями перехода, записанными в виде конъюнкции . Если переход безусловный, функция перехода равна единице. Граф автомата (см. рис. 2.60) имеет три состояния (рис 2.61). Дуги графа отмечены функциями перехода и функциями выхода. Для путей второго типа функция выхода не определена. При построении автомата Мура символами отмечаем сами операторные вершины ГСА. Символом отмечаются начальная и конечная вершины, все остальные различные вершины должны быть отмечены различными символами. Так как в данном примере все операторные вершины различны, будем считать, что , для остальных операторных вершин . Входные сигналы, обеспечивающие переходы автомата, определяются как функции перс-хода между операторными вершинами. Таким образом, дуги графа отмечены сигналами типа а выходы автомата Мура (микрокоманды) однозначно связаны с состоянием автомата (рис 2.62). Любой автомат Мура можно преобразовать в автомат Мили и наоборот. Пусть автомат Мура задан набором входов, выходов, внутренних состояний, функций переходов и функций выходов: .

90

Рис. 2.62. Преобразованиеграфаалгоритма в графавтомата Мили

Рис. 2.63. Преобразованиеграфа алгоритма в графавтомата Мура

Аналогично, автомат Мили: SB = f aB ; x B ; zB ; f B ; ' B g. При переходе от к полагаем: , а функция выходов фд определяется следующим образом: если в автомате Мура f A (am ; x f ) = as ' A (as ) = zk и то в автомате Мили' B (as ; x f ) = zk . При обратном переходе от автомата Мили к автомату Мура считают, что , для определения каждому состоянию ставят в соответствие пары значений , где выходные сигналы, соответствующие состоянию . Функции выходов и переходов определяют следующим образом. Каждому состоянию автомата Мура представляющему собой пару вида , ставят в соответствие выходной сигнал . Если в автомате Мили переход и при этом формировался выходной сигнал , то в будет переход пз множества состояний

в состояние

. Действием того же входного сигнала

xf

. При

переходе от автомата Мура к автомату Мили число состояний автомата не меняется, тогда как при обратном переходе число состояний, как правило, возрастает.

2.8.2.Классификация триггеров Под понятием триггер подразумевают большой класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Триггеры - это устройства или как их еще называют логические схемы, реализованные на элементах И-НЕ (ИЛИ-НЕ), с положительными обратными связями. Триггеры существенно различаются между собой по выполняемым функциям, способам управления, по электрическим и конструктивным параметрам. Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Поэтому триггеры широко используются в схемах цифровой вычислительной техники в качестве запоминающих элементов. 1918 г. М.А.Бонч-Бруевич предложил схему переключающего устройства, имеющего два устойчивых рабочих состояния. Это устройство впоследствии было названо триггером. 1918 г. У.Икклз и Ф.Джордан (США) независимо от Бонч-Бруевича изобрели электронное реле (flip-flop, флип-флоп, триггер).

Под памятью триггера подразумевают способность оставаться после прекращения действия переключающего сигналав в одном из двух состояний - единичном или нулевом, и обозначаются 1 и 0. Перевод триггера в единичное состояние путем воздействия на его входы называют установкой (Set) триггера, а устанавливающий сигнал и вход, на который он воздействует, обозначают S. Перевод триггера в нулевое состояние называют гашением или сбросом (Reset), а соответствующий сигнал и вход обозначают .

91 Входы триггеров обычно обозначают следующим образом: - (англ. Reset - сброс) - сброс, т.е. команда поступившая на этот вход вызывает появление на прямом выходе логического "0"; - (англ. Set - установить) - установка, т.е. на прямом входе появляется уровень логической "1"; - (англ. Delay - задержка) - автоматическая задержка; - (англ. Clock - время) - синхровход определяющий момент записи в запоминающую ячейку; - (англ. Toggles - переключить) - переключатель; - (англ. Jump - прыжок) - вход синхронной установки универсального JK-триггера в "1" эквивалентен входу ; - (англ. Kill - убить) - вход синхронной установки универсального JK-триггера в "0" эквивалентен входу ; или (англ. Enable - разрешить) — дополнительный асинхронный управляющий вход для разрешения приѐма информации (иногда используют букву ). Входы , , , всегда синхронные, т.е. тактируются по синхронизирующему сигналу на входе .

Из принципа действия триггера следует, что уровни сигналов на обоих выходах взаимно инверсные (лат.inversio - обратный) и посостоянию одного выхода можно судить о другом. Поэтому один из выходов триггера принято называть прямым (т.к. схема симметрична то им может быть любой) и обозначают буквой (англ. quit - покидать, оставлять), а другой - инверсным и обозначают ("не ку"). Состояние триггера часто отождествляют с сигналом на прямом выходе, т.е. говорят, что триггер находится в единичном состоянии, когда , а , и в нулевом, когда ,а . Для полного описания триггера достаточно задать закон его функционирования. Поскольку триггер является простейшим автоматом Мура, закон функционирования его задается полнойтаблицей переходов, из которой можно построить сокращенную таблицу переходов. Из полной таблицы переходов триггера получается матрица переходов. В которой, каждому столбцу соответствует свой информационный вход. На пересечении строки и столбца записывается значение сигнала, которое должно быть подано на каждый вход триггера чтобы вызвать переход его из состояния в . Таблица состояний триггера в момент может быть задана с помощью карт Карно. Табл. 2.8. Полная таблица переходов

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 1 0 0 x x

Табл. 2.9. Сокращенная таблица переходов

0 0 1 1

0 1 0 1

1 0 X

92

Рис. 2.64. Классификация триггеров

Триггеры предназначены для запоминания двоичной информации. Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится только на время вычислений). Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счѐтчики, преобразователи последовательного кода в параллельный или цифровые линии задержки. Классификация триггеров показана на рис. 2.64. Простейшая схема, позволяющая запоминать двоичную информацию, может быть построена на двух инверторах, охваченных положительной обратной связью. Эта схема приведена на рис. 2.65.

Рис. 2.65. Схема простейшего триггера, построенного на инверторах.

В этой схеме может быть только два состояния - на выходе присутствует логическая единица и на выходе присутствует логический ноль. Если логическая единица присутствует на выходе , то на инверсном выходе будет присутствовать логический ноль, который после очередного инвертирования подтверждает уровень логической единицы на выходе . И наоборот, если на выходе присутствует логический ноль, то на инверсном выходе будет присутствовать логическая единица.Такая ситуация будет сохраняться до тех пор пока включено питание.

2.8.3. RS-триггеры RS-триггер получил название по названию своих входов. Вход (Set – установить англ.) позволяет устанавливать выход триггера в единичное состояние. Вход (Reset – сбросить англ.) позволяет сбрасывать выход триггера (Quit – выход англ.) в нулевое состояние. Для реализации RS-триггера воспользуемся логическими элементами ―2И-НЕ‖. Его принципиальная схема приведена на рис. 2.56.

93

а)

б)

Рис. 2.66. СхемыRS триггеров: а) на элементах "И",входы R и S инверсные (активный уровень'0'). б) на элементах "ИЛИ", входы R и S прямые (активный уровень '1').

Рассмотрим работу изображенной на рис. 2.66, а схемы подробнее. Пусть на входы R и S подаются единичные потенциалы. Если на выходе верхнего логического элемента 2И-НЕ Q присутствует логический ноль, то на выходе нижнего логического элемента 2И-НЕ появится логическая единица. Эта единица подтвердит логический ноль на выходе Q. Если на выходе верхнего логического элемента 2И-НЕ Q первоначально присутствует логическая единица, то на выходе нижнего логического элемента 2И-НЕ появится логический ноль. Этот ноль подтвердит логическую единицу на выходе Q. То есть при единичных входных уровнях схема RS-триггера работает точно так же как и схема на инверторах. Подадим на вход S нулевой потенциал. Согласно таблице истинности логического элемента И-НЕ на выходе Q появится единичный потенциал. Это приведѐт к появлению на инверсном выходе триггера нулевого потенциала. Теперь, даже если снять нулевой потенциал с входа S, на выходе триггера останется единичный потенциал. То есть мы записали в триггер логическую единицу. Точно так же можно записать в триггер и логический ноль. Для этого следует воспользоваться входом R. Так как активный уровень на входах оказался нулевым, то эти входы - инверсные. Составим таблицу истинности RS-триггера. Входы R и S в этой таблице будем использовать прямые, то есть запись нуля, и запись единицы будут осуществляться единичными потенциалами (табл.2.10). Табл.2.10. Таблица истинности RS-триггера.

Пояснения 0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

*

1

1

1

*

Режим хранения информации Режим установки единицы Режим записи нуля запрещенная комбинация

RS-триггер можно построить и на логических элементах "ИЛИ". Схема RS-триггера, построенного на логических элементах "ИЛИ" приведена на рис.2.66, б. Единственное отличие в работе этой схемы будет заключаться в том, что сброс и установка триггера будет производиться единичными логическими уровнями. Эти особенности связаны с принципами работы инверсной логики, которые рассматривались ранее. Так как RS-триггер при построении его на логических элементах ―И‖ и ―ИЛИ‖ работает одинаково, то его изображение на принципиальных схемах тоже одинаково. Условно-графическое изображение RS-триггера на принципиальных схемах приведено на рис.2.66.

94

2.8.4.Синхронные RS-триггеры Схема RS-триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс, порождающие в цифровых схемах явление называемое гонки.Запоминать состояния логической схемы нужно только в определѐнные моменты времени, когда все переходные процессы закончены.Это означает, что большинство цифровых схем требуют сигнала синхронизации (тактового сигнала). Все переходные процессы в комбинационной логической схеме должны закончиться за время периода синхросигнала, подаваемого на входы триггеров. Триггеры, запоминающие входные сигналы только в момент времени, определяемый сигналом синхронизации, называются синхронными. Для того чтобы отличать от них рассмотренные ранее варианты (RS-триггер и триггер Шмитта) эти триггеры получили название асинхронных. Для таких цифровых схем требуются синхронные триггеры. Схема синхронного триггера приведена на рис.2.67.

Рис.2.67. Схема синхронного RS-триггера, построенного на элементах "И", и его условно-графическое обозначение

В табл. 2.11 приведена таблица истинности синхронного RS-триггера. В этой таблице символ x означает, что значения логических уровней на данном входе не важны. Они не влияют на работу триггера. Табл. 2.11. Таблица истинности синхронного RS-триггера С

R

Пояснения

S

0

x

x

0

0

0

x

x

1

1

1

0

0

0

0

1

0

0

1

1

1

0

1

0

1

1

0

1

1

1

1

1

0

0

0

1

1

0

1

0

1

1

1

0

*

1

1

1

1

*

Режим хранения информации

Режим хранения информации

Режим установки единицы S=1

Режим записи нуля R=1

R=S=1 запрещенная комбинация

Как было показано в предыдущей разделе, RS-триггеры могут быть реализованы на различных элементах. При этом логика их работы не изменяется. В то же самое время триггеры часто выпускаются в виде готовых микросхем (или реализуются внутри БИС в виде готовых модулей), поэтому на принципиальных схемах синхронные триггеры обычно изображаются в виде условнографических обозначений.

95

2.8.5.D-триггеры В RS-триггерах для записи логического нуля и логической единицы требуются разные входы, при записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рис.2.68.

Рис.2.68. Схема D-триггера (триггер защелка)и его условно графическое обозначение.

Такой триггер получил название D-триггер. Название происходит от английского слова Delay - задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Таблица истинности D-триггера достаточно проста, она приведена в табл.2.12. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации. Табл.2.12. Таблица истинности D-триггера Пояснения 0

x

0

0

0

x

1

1

1

0

x

0

1

1

x

1

Режим хранения информации

Режим записи информации

Во всех рассмотренных ранее схемах синхронных триггеров синхросигнал работает по уровню, поэтому триггеры называются триггерами, работающими по уровню. Ещѐ одно название таких триггеров, пришедшее из иностранной литературы - триггеры-защѐлки. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рис.2.69.

Рис.2.69. Временная диаграмма D-триггера (защелки)

По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера.

96 Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент, отсюда и название – триггер-защелка. Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту.

2.8.6.D-триггеры, работающие по фронту Фронт сигнала синхронизации, в отличие от высокого (или низкого) потенциала, не может длиться продолжительное время. В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять требования к длительности тактового сигнала. Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу. Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рис.2.70.

Рис. 2.70. Схема D-триггера, работающего по фронту и егоусловно-графическое обозначение

Рассмотрим работу схемы триггера, приведенной на рис. 2.70 подробнее. Для этого воспользуемся временными диаграммами, показанными на рис. 2.71. На этих временных диаграммах обозначение соответствует сигналу на выходе первого триггера. Так как на вход синхронизации второго триггера тактовый сигнал поступает через инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. И наоборот, когда первый триггер пропускает сигнал с входа схемы на свой выход, второй триггер находится в режиме хранения.

Рис. 2.71. Временные диаграммы D-триггера

97 Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе D схемы. Если первый триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться. В результате проведѐнного анализа временных диаграмм мы определили, что сигнал в схеме, приведенной на рис. 2.70 запоминается только в момент изменения сигнала на синхронизирующем входе C с единичного потенциала на нулевой. Динамические D-триггеры выпускаются в виде готовых микросхем или входят в виде готовых блоков в составе больших интегральных схем, таких как базовый матричный кристалл (БМК) или программируемых логических интегральных схем (ПЛИС). Условно-графическое обозначение D-триггера, запоминающего информацию по фронту тактового сигнала, приведено на рис.2.70. То, что триггер запоминает входной сигнал по фронту, отображается на условнографическом обозначении треугольником, изображѐнным на выводе входа синхронизации. То, что внутри этого триггера находится два триггера, отображается в среднем поле условно-графического изображения двойной буквой T. Иногда при изображении динамического входа указывают, по какому фронту триггер (или триггеры) изменяет своѐ состояние. В этом случае используется обозначение входа, как это показано на рис. 2.72.

Рис.2.72. Обозначение динамических входов

На первом рисунке 2.72 обозначен динамический вход, работающий по переднему (нарастающему) фронту сигнала. На втором рисунке 2.72 обозначен динамический вход, работающий по заднему (спадающему) фронту сигнала.

2.8.7.T-триггеры Т-триггер – это счетный триггер. У Т-триггера имеется только один вход. После поступления на этот вход импульса, состояние Т-триггера меняется на прямо противоположное. Счѐтным он называется потому, что он как бы подсчитывает количество импульсов, поступивших на его вход. При поступлении второго импульса T-триггер снова сбрасывается в исходное состояние. Т-триггеры строятся только на базе двухступенчатых триггеров, подобных рассмотренному ранее D-триггеру. Использование двух триггеров позволяет избежать самовозбуждения схемы, так как счетные триггеры строятся при помощи схем с обратной связью.

Рис.2.73. Схема T-триггера, построенная на основе D-триггера и его условно-графическое обозначение

Т-триггер можно синтезировать из любого двухступенчатого триггера. Рассмотрим пример синтеза Т-триггера из динамического D-триггера. Для того чтобы превратить D-триггер в счѐтный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рис.2.73.

98 Временная диаграмма T-триггера приведена на рис. 2.74. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.

Рис. 2.74. Временные диаграммы T-триггера

Т-триггеры используются при построении схем различных счѐтчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров. Условно-графическое обозначение T-триггера приведено на рис.2.73.

2.8.8. JK-триггеры Прежде чем начать изучение JK-триггера, вспомним принципы работы RS-триггера. В этом триггере есть запрещѐнные комбинации входных сигналов. Одновременная подача единичных сигналов на входы R и S запрещены. Таблица истинности JK-триггера практически совпадает с таблицей истинности синхронного RS-триггера. Для того чтобы исключить запрещѐнное состояние, схема триггера изменена таким образом, что при подаче двух единиц JK-триггер превращается в счѐтный триггер. Это означает, что при подаче на тактовый вход C импульсов JK-триггер изменяет своѐ состояние на противоположное. Таблица истинности JK-триггера приведена в табл. 2.13 Табл.2.13. Таблица истинности JK-триггера. С

K

J

Пояснения

0 0 1 1 1

x x 0 0 0

x x 0 0 1

0 1 0 1 0

0 1 0 1 1

1 1 1 1 1

0 1 1 1 1

1 0 0 1 1

1 0 1 0 1

1 0 0 1 1

Режим хранения информации Режим хранения информации Режим установки единицы J=1 Режим записи нуля K=1 K=J=1 счетный режим триггера

Один из вариантов внутренней схемы JK-триггера приведен на рис.2.75. Для реализации счетного режима в схеме, приведенной на рис. 2.75, введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря этой обратной связи на входах R и S никогда не может возникнуть запрещенная комбинация. Приводить временные диаграммы работы JK-триггера не имеет смысла, так как они совпадают с приведѐнными ранее диаграммами RS- и T-триггера. Условно-графическое обозначение JKтриггера приведено на рис. 2.75

99

Рис.275. Внутренняя схема JK-триггера и его условно-графическое обозначение

На этом рисунке приведено обозначение типовой цифровой микросхемы JK-триггера, выполненной по ТТЛ технологии. В промышленно выпускающихся микросхемах обычно кроме входов JK-триггера реализуются входы RS-триггера, которые позволяют устанавливать триггер в заранее определѐнное исходное состояние.В названиях отечественных микросхем для обозначения JK-триггера присутствуют буквы ТВ.            

Вопросы для самопроверки Начертить схему RS-триггера на логических элементах "ИЛИ-НЕ" и пояснить принцип его работы. Почему JK-триггер называется универсальным? Чем автомат Мура отличается от автомата Мили? Пояснить по таблице переходов работу D-триггера. С какой целью в триггеры вводиться схема синхронизации? Объясните понятие «конечный автомат». Какой характерной особенностью обладает периодическая последовательность импульсов на входе Tтриггера? Что такое динамический вход? Какой из рассмотренных триггеров называется счетным? Способы описания последовательных цифровых устройств. Объясните термин «триггер защелка». Каким преимуществом обладает двухступенчатый триггер?

100 2.9. РЕГИСТРЫ Ключевые понятия раздела Параллельные регистры. Последовательные регистры (регистр сдвига). Универсальные регистры

Регистром называется последовательное или параллельное соединение триггеров. Регистры обычно строятся на основе D триггеров. При этом для построения регистров могут использоваться как динамические D триггеры, так и статические триггеры. 2.9.1 Параллельные регистры Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность. Схема четырѐхразрядного параллельного регистра и его условно-графическое обозначение приведена на рис. 2.76. В условно-графическом обозначении возле каждого входа D указывается степень двоичного разряда, который должен быть запомнен в этом триггере регистра. Точно таким же образом обозначаются и выходы регистра. То, что микросхема является регистром, указывается в центральном поле условно-графического обозначения символами RG. На условно-графическом обозначении параллельного регистра инверсные выходы триггеров не показаны. В микросхемах регистров инверсные выходы триггеров часто не выводятся наружу для экономии количества выводов корпуса. При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто ставится инвертор. Следует помнить, что назначение разрядов является условным. Если по каким либо причинам (например, с точки зрения разводки печатной платы) удобно изменить нумерацию разрядов, то это можно свободно сделать. При перенумерации входов регистров нужно не забывать, точно таким же образом, изменить номера выходов параллельного регистра. Для реализации параллельного регистра можно Рис.2.76. Схема параллельного регииспользовать как триггеры с статическим, так и с династра и его условно-графическое обознамическим входом синхронизации. В переводной литерачение. туре при использовании для построения параллельного регистра триггеров-защелок этот регистр, в свою очередь, называют регистром-защелкой. При использовании регистров со статическим входом тактирования следует соблюдать осторожность, так как при единичном потенциале на входе синхронизации C. сигналы с входов регистра будут свободно проходить на его выходы.

101 Промышленностью выпускаются четырѐхразрядные и восьмиразрядные микросхемы параллельных регистров. Для построения восьмиразрядных микросхем обычно используются регистры со статическим входом синхронизации. При решении практических задач часто требуется разрядность параллельных регистров большая восьми. В таком случае можно увеличивать разрядность регистров параллельным соединением готовых микросхем. Принципиальная схема параллельного соединения четырѐх регистров приведена на рис. 2.77.

Рис. 2.77. Увеличение разрядности параллельного регистра.

2.9.2.Последовательные регистры Кроме параллельного соединения триггеров для построения регистров используются последовательное соединение этих элементов. Последовательный регистр (регистр сдвига) обычно служит для преобразования последовательного кода в параллельный и наоборот. Применение последовательного кода связано с необходимостью передачи большого количества двоичной информации по ограниченному количеству соединительных линий. При параллельной передаче разрядов требуется большое количество соединительных проводников. Если двоичные разряды последовательно бит за битом передавать по одному проводнику, то можно значительно сократить размеры соединительных линий на плате (и размеры корпусов микросхем). Принципиальная схема последовательного регистра, собранного на основе D-триггеров и позволяющего осуществить преобразование последовательного кода в параллельный, приведена на рис. 2.78. В этом регистре триггеры соединены последовательно, то есть выход первого соединѐн с входом второго и т.д. Условно-графическое изображение рассмотренного последовательного регистра приведено также на рис. 2.78. Входы синхронизации в последовательных регистрах, как и в параллельных, объединяются. Это обеспечивает одновременность смены состояния всех триггеров, входящих в состав последовательного регистра. Преобразование последовательного кода в паралРис. 2.78. Схема сдвигового регистра и лельный производится следующим образом. Отдельные его условное графическое обозначение

102 биты двоичной информации последовательно подаются на вход D0. Каждый бит сопровождается отдельным тактовым импульсом, который поступает на вход синхронизации C. После поступления первого тактового импульса логический уровень, присутствующий на входе D0, запоминается в первом триггере и поступает на его выход, а так как он соединѐн с входом второго триггера, то и на его вход. После поступления второго тактового импульса логический уровень, присутствующий на входе второго триггера, запоминается в нем и поступает на его выход, а так как он соединѐн с входом третьего триггера, то и на его вход. Одновременно следующий бит запоминается в первом триггере. После поступления четвертого тактового импульса в триггерах регистра будут записаны уровни бит, которые последовательно присутствовали на входе D0. Теперь этими битами можно воспользоваться, например, для отображения на индикаторах.

Рис.2.79. Временная диаграмма работы сдвигового регистра

На рис. 2.79. вместе с логическими уровнями записываются значения бит, которые передаются по соединительной линии или присутствуют на выходах сдвигового регистра.

2.9.3.Универсальные регистры Регистры сдвига выполняют обычно как универсальные последовательно-параллельные микросхемы. Это связано с необходимостью записи в регистр параллельного двоичного кода при преобразовании параллельного кода в последовательный. Переключение регистра из параллельного режима работы в последовательный и наоборот осуществляется при помощи мультиплексора (коммутатора). Использование коммутатора позволяет входы триггеров регистра либо подключать к внешним выводам микросхемы, либо подключать к выходу предыдущего триггера. Двухвходовый мультиплексор можно реализовать при помощи логических элементов 2И2ИЛИ. Элементы И при этом работают в качестве электронных ключей, а элементы ИЛИ объединяют их выходы. Схема универсального регистра с использованием коммутаторов на логических элементах 2И-2ИЛИ приведена на рис. 2.80. В этой схеме для переключения регистра из последовательного режима работы в параллельный используется вывод V. Подача на этот вход единичного потенциала превращает схему в параллельный регистр. При этом на входы ключей, подключенных к информационным входам D, подаѐтся единичный потенциал. Это приводит к тому, что сигналы с входов параллельной записи данных поступают на входы логических элементов ИЛИ, а на входы ключей, подключенных к выходам предыдущих триггеров, подаются нулевые потенциалы. То есть на выходах этих ключей будут присутствовать нулевые потенциалы, и они не будут мешать работе. Подача на вход V нулевого потенциала приводит к отключению входов параллельных данных от входов триггеров. Сигналы же с выхода предыдущего триггера свободно проходит через

103 верхние логические элементы И на вход последующего триггера, так как на его второй вход подаѐтся единичный потенциал.

Рис. 2.80. Схема универсального регистра и его условно-графическое изображение

Инверторы на входах V и C использованы для усиления входного сигнала по току. В результате входной ток микросхемы будет равен не суммарному току четырѐх логических элементов И, а входному току инвертора.    

Вопросы для самопроверки Назначение параллельных регистров. Как наращивается разрядность параллельных регистров? На основе каких триггеров строятся регистры. Какие коды может преобразовывать регистр сдвига?

104 2.10.СЧЁТЧИКИ Ключевые понятия раздела Двоичный счетчик. Асинхронный счетчик. Кольцевой, синхронный счетчик.

2.10.1.Двоичные асинхронные счѐтчики Простейший вид счѐтчика - двоичный может быть построен на основе T-триггера. T-триггер изменяет своѐ состояние на прямо противоположное при поступлении на его вход синхронизации импульсов. Для реализации T-триггера воспользуемся универсальным D-триггером с обратной связью, как это показано на рис.2.81.

Рис.2.81. Реализация счетного T-триггера на универсальном D-триггере и его временные диаграммы сигналов

Так как эта схема, как мы уже рассматривали ранее, при поступлении на вход импульсов меняет свое состояние на противоположное, то еѐ можно рассматривать как счѐтчик, считающий до двух. Обычно требуется посчитать большее количество импульсов. В этом случае можно использовать выходной сигнал первого счетного триггера как входной сигнал для следующего триггера, то есть соединить триггеры последовательно. Так можно построить любой счѐтчик, считающий до максимального числа, кратного степени два. Схема счѐтчика, позволяющего посчитать любое количество импульсов, меньшее шестнадцати, приведена на рис. 2.82. Количество поступивших на вход импульсов можно узнать, подключившись к выходам счѐтчика . Это число будет представлено в двоичном коде.

Рис.2.82. Схема четырѐхразрядного счѐтчика, построенного на универсальных D-триггерах.

Для того чтобы разобраться, как работает схема двоичного счѐтчика, воспользуемся временными диаграммами сигналов на входе и выходах этой схемы, приведѐнными на рис. 2.83.

Рис.2.83. Временная диаграмма четырѐхразрядного счѐтчика

105 Пусть первоначальное состояние всех триггеров счѐтчика будет нулевым. Это состояние мы видим на временных диаграммах. Запишем его в табл. 2.14. После поступления на вход счѐтчика тактового импульса (который воспринимается Табл.2.14. Изменение уровней на выходе суммирующепо заднему фронту) первый триггер изменяет го счѐтчика при поступлении на его вход импульсов. своѐ состояние на противоположное, то есть Номер входного единицу. импульса Запишем новое состояние выходов счѐтчика в ту же самую таблицу. Так как по 0 0 0 0 0 приходу первого импульса изменилось состо1 0 0 0 1 яние первого триггера, то этот триггер содер2 0 0 1 0 жит младший разряд двоичного числа (едини3 0 0 1 1 цы). В таблице поместим его значение на са4 0 1 0 0 мом правом месте, как это принято при записи любых многоразрядных чисел. Подадим на 5 0 1 0 1 вход счѐтчика ещѐ один тактовый импульс. 6 0 1 1 0 Значение первого триггера снова изменится 7 0 1 1 1 на прямо противоположное. На этот раз на 8 1 0 0 0 выходе первого триггера, а значит и на входе 9 1 0 0 1 второго триггера сформируется задний фронт. 10 1 0 1 0 Это означает, что второй триггер тоже изменит своѐ состояние на противоположное. Это 11 1 0 1 1 отчѐтливо видно на временных диаграммах, 12 1 1 0 0 приведѐнных на рисунке 4. Запишем новое 13 1 1 0 1 состояние выходов счѐтчика в табл. 2.14. В 14 1 1 1 0 этой строке таблицы образовалось двоичное 15 1 1 1 1 число 2. Оно совпадает с номером входного импульса. Продолжая анализировать временную диаграмму, можно определить, что на выходах приведѐнной схемы счѐтчика последовательно появляются цифры от 0 до 15. Эти цифры записаны в двоичном виде. При поступлении на счѐтный вход счѐтчика очередного импульса, содержимое его триггеров увеличивается на 1. Поэтому такие счѐтчики получили название суммирующих двоичных счѐтчиков. Условно-графическое обозначение суммирующего двоичного счетчика на принципиальных схемах приведено на рис. 2.82. В двоичных счѐтчиках обычно предусматривают вход обнуления микросхемы R, который позволяет записать во все триггеры счѐтчика нулевое значение. Это состояние иногда называют исходным состоянием счѐтчика. Счѐтчики могут не только увеличивать своѐ значение на единицу при поступлении на счѐтный вход импульсов, но и уменьшать его. Такие счѐтчики получили название вычитающих счѐтчиков. Для реализации вычитающего счѐтчика достаточно чтобы T-триггер изменял своѐ состояние по переднему фронту входного сигнала. Изменить рабочий фронт входного сигнала можно инвертированием этого сигнала. В схеме, приведенной на рис.2.84, для реализации вычитающего счѐтчика сигнал на входы последующих триггеров подаются с инверсных выходов предыдущих триггеров.

Рис. 2.84. Схема четырѐхразрядного двоичного вычитающего счѐтчика, построенного на универсальных Dтриггерах.

106 Временная диаграмма этого счѐтчика приведена на рис. 2.85. По этой диаграмме видно, что при поступлении на вход счѐтчика первого же импульса на выходах появляется максимально возможное для четырѐхразрядного счѐтчика число 1510. При поступлении следующих импульсов содержимое счѐтчика уменьшается на единицу.

Рис.2.85. Временная диаграмма четырѐхразрядного вычитающего счѐтчика. Табл. 2.15. Изменение уровней на выходе вычитающего счѐтчика при поступлении на его вход импульсов.

Номер входного импульса 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0

0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0

0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Это вызвано тем, что при поступлении переднего фронта тактового импульса первый триггер переходит в единичное состояние. В результате на его выходе тоже формируется передний фронт. Он поступает на вход второго триггера, что приводит к записи единицы и в этот триггер. Точно такая же ситуация складывается со всеми триггерами счѐтчика, то есть все триггеры перейдут в единичное состояние. Для четырѐхразрядного счѐтчика это и будет число 1510. Запишем новое состояние вычитающего счѐтчика в табл. 2.15. Следующий тактовый импульс приведѐт к изменению состояния только первого триггера, так как при этом на его выходе сформируется задний фронт сигнала. Запишем и это состояние в табл. 2.15. Обратите внимание, что при поступлении каждого последующего импульса содержимое счѐтчика, построенного по анализируемой схеме, уменьшается на единицу. Этот процесс продолжается до тех пор, пока состояние счѐтчика не станет вновь равно 0. При поступлении новых тактовых импульсов процесс повторяется снова.

2.10.2.Синхронные счѐтчики. В рассмотренных схемах делителей частоты быстродействие всей схемы определяется временем распространения сигнала от входа до выхода самого старшего разряда. При этом получается, что чем больше требуемый коэффициент деления, тем больше двоичных разрядов счѐтчика требуется для реализации этого делителя. Тем большее время требуется для распространения сигнала от входа синхронизации счѐтчика, до его выхода, и тем меньше будет предельная частота, которую можно подавать на вход этого делителя. Первая схема, которую мы рассмотрим - это схема кольцевого счѐтчика. Такой счѐтчик можно построить на основе сдвигового регистра. Схема кольцевого счѐтчика приведена на рис. 2.86.

107

Рис.2.86. Схема кольцевого счетчика

Рассмотрим работу этой схемы. Пусть первоначально в счетчике записано число 002. После первого же тактового импульса состояние счѐтчика станет равным 10 2, после второго - 112. Временные диаграммы этой схемы приведены на рис. 2.87.

Рис. 2.87. Временная диаграмма работы синхронного счетчика В результате анализа временных диаграмм можно определить, что коэффициент деления схемы кольцевого счѐтчика будет равен: . В качестве преимущества схемы кольцевого счѐтчика можно отметить то, что еѐ быстродействие зависит только от времени задержки одного триггера. Это означает, что на кольцевых счѐтчиках можно реализовывать самые быстродействующие делители частоты. Коэффициент деления пропорционален не степени количества триггеров, а только сумме что является недостатком данной схемы. Это означает, что при увеличении коэффициента деления сложность схемы неоправданно возрастает по сравнению со схемой двоичного счѐтчика. Ещѐ одним недостатком схемы кольцевого счѐтчика является то, что при количестве триггеров большем трѐх, в результате воздействия помехи на счетчик может быт записано число, содержащее несколько единиц. В результате коэффициент деления схемы изменится, а это является недопустимым. Для того чтобы избежать неправильной работы счѐтчика в этот счѐтчик можно ввести схему контроля правильной работы. В простейшем случае это может быть обычный логический элемент И-НЕ. Этот элемент будет контролировать состояние счѐтчика, соответствующее единицам во всех его разрядах. Схема 2-разрядного счѐтчика со схемой проверки правильности его работы приведена на рис.2.88.

Рис.2.88. Схема 2-разрядного счетчика с проверкой правильности его работы

В этой схеме триггеры счѐтчика при поступлении импульсов на тактовый вход последовательно заполняются единицами. Как только все триггеры будут заполнены единицами, на выходе логического элемента 2И-НЕ появится уровень логического нуля. При поступлении следующего

108 тактового импульса этот ноль будет записан в первый триггер счѐтчика. В дальнейшем работа счѐтчика повторяется.

2.10.3. Синхронные двоичные счѐтчики Как мы уже упоминали ранее, основным недостатком делителей, построенных на кольцевых счѐтчиках, является малый коэффициент деления. Двоичные счѐтчики в этом смысле более эффективны. Попробуем разработать синхронный счѐтчик, работающий по двоичному закону. Для этого обратим внимание, что переключение следующего разряда счѐтчика происходит только тогда, когда состояние всех предыдущих его разрядов равно единицам. Это состояние может быть легко определено при помощи логического элемента И. Принципиальная схема одного из вариантов реализации четырѐхразрядного синхронного двоичного счѐтчика приведена на рис. 2.89.

Рис. 2.89. Принципиальная схема четырѐхразрядного синхронного двоичного счѐтчика.

В этой схеме счѐтные триггеры реализованы на основе JK-триггера. В ней все триггеры переключаются одновременно, так как входной тактовый сигнал счѐтчика подаѐтся на вход синхронизации сразу всех триггеров. Разрешение переключения счѐтного триггера формируется схемами И, включѐнными между триггерами. При использовании нескольких микросхем для формирования переноса, предназначенного для последующих разрядов двоичного счѐтчика, в приведѐнной схеме синхронного счѐтчика формируется сигнал TC. В следующих микросхемах этот сигнал подаѐтся на входы CEP или CET. Переключение триггеров в схеме возможно только при подаче на оба этих входа логической единицы. В качестве примера условно-графического обозначения синхронного двоичного счѐтчика приведѐм обозначение микросхемы К1533ИЕ10.   

Вопросы для самопроверки Чем различаются синхронные и асинхронные счетчики? Объясните принцип работы синхронного счетчика. Недостатки асинхронного счетчика.

109 ГЛАВА 3. ЦИФРОАНАЛОГОВЫЕ И АНАЛОГОВОЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ СИГНАЛОВ При построении устройств, связывающих ЭВМ с объектами, использующими информацию в непрерывной форме, требуется преобразование информации из цифровой формы в аналоговую (непрерывную) и из аналоговой в цифровую (рис. 3.1). Цифроаналоговые преобразователи (ЦАП) широко используется там, где необходимо с помощью цифровой информации, выдаваемой ЭВМ, управлять аналоговыми устройствами, например, осуществлять перемещения клапана, пропорциональные рассчитанному значению цифрового сигнала. Кроме того, ЦАП используются в составе аналого-цифровых преобразователей (АЦП) для формирования опорного аналогового сигнала (тока или напряжения), с которым сравнивается преобразуемый сигнал.

Рис. 3.1. Система цифровой обработки данных

3.1. ЦИФРОАНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ Ключевые понятия раздела Цифроаналоговый преобразователь. Статические параметры ЦАП. Динамические параметры ЦАП. ЦАП с суммирование весовых токов. Матрица , Перемножающий ЦАП. ЦАП на источниках тока. ЦАП на переключаемых конденсаторах. Последовательные ЦАП.

Рассмотрим сначала цифро-аналоговое преобразование, поскольку оно проще с точки зрения принципа действия и способа построения, и, кроме того, ЦАП в ряде случаев используются как компоненты аналого-цифровых преобразователей (АЦП). Цифроаналоговым преобразователем (ЦАП, англ. DAC - DigitaltoAnalogConverter) называется устройство, осуществляющее автоматическое преобразование входных значений, представленных числовыми кодами в эквивалентные им значения какой-нибудь физической величины (напряжения, тока). Преобразование обеспечивает соответствие между входным числовым значением , и ее аналоговым эквивалентом . Количественная связь для любого момента времени , определяется соотношением: где

— шаг квантования по уровню (аналоговый эквивалент единицы младшего разряда кода); - погрешность преобразования. ЦАП предназначен для преобразования числа, определенного, как правило, в виде двоичного кода, в напряжение или ток, пропорциональные значению цифрового кода. Схемотехника цифро-аналоговых преобразователей весьма разнообразна. На рис. 3.2 представлена классификационная схема ЦАП по схемотехническим признакам.

110

Рисунок 3.2. Классификация ЦАП по схемотехническим признакам

   

Кроме этого, ИМС ЦАП классифицируются по следующим признакам: По виду выходного сигнала: с токовым выходом и выходом в виде напряжения По типу цифрового интерфейса: с последовательным вводом и с параллельным вводом входного кода По числу ЦАП на кристалле: одноканальные и многоканальные По быстродействию: умеренного и высокого быстродействия

3.1.1. Основные параметры ЦАП При последовательном возрастании значений входного цифрового сигнала от 0 до через единицу младшего разряда (англ. LSB–LeastSignificantBit), выходной сигнал образует ступенчатую кривую. Такую зависимость называют обычно характеристикой преобразования ЦАП. В отсутствие аппаратных погрешностей средние точки ступенек расположены на идеальной прямой 1 (рис. 3.3), которой соответствует идеальная характеристика преобразования. Реальная характеристика преобразования может существенно отличаться от идеальной размерами и формой ступенек, а также расположением на плоскости координат. Для количественного описания этих различий существует целый ряд параметров.

3.1.2. Статические параметры

Рис. 3.3. Статическая характеристика преобразования ЦАП

1. Разрешающая способность - приращение при преобразовании смежных значений , т.е. отличающихся на LSB. Это приращение является шагом квантования. Для двоичных кодов преобразования номинальное значение шага квантования , где (англ. - full scale voltage

111 range) - номинальное максимальное выходное напряжение ЦАП (напряжение полной шкалы), разрядность ЦАП. Чем больше разрядность преобразователя, тем выше его разрешающая способность. 2. Погрешность смещения нуля –значение, на которое выходной сигнал смещается относительно 0 в случае, когда входной цифровой код нулевой (см. рис. 3.3). Погрешность смещения нуляявляется аддитивной составляющей полной погрешности. Погрешность обусловлена напряжением смещения нуля и ненулевым входным током суммирующего ОУ, а также остаточными падением напряжения на ключах. Обычно указывается в милливольтах или в процентах от полной шкалы: . 3. Погрешность полной шкалы(англ. FSE - FullScaleError) — относительная разность между реальным и идеальным значениями предела шкалы преобразования при отсутствии смещения нуля:

Иногда указывается соответствующим числом LSB (в этом случае называется абсолютной погрешностью преобразования в конечной точке шкалы). Является мультипликативной составляющей. Возникает как следствие общих ошибок соотношения сопротивлений и погрешности опорного сигнала ЦАП. Иногда для характеристики погрешности шкалы используют коэффициент передачи (усиления) ЦАП – угол наклона характеристики преобразования. 4. Дифференциальная погрешность нелинейности. Два смежных цифровых кода (отличающихся лишь на единицу младшего разряда LSB) должны обеспечивать на выходе преобразователя аналоговые сигналы, разность которых равна аналоговому эквиваленту LSB– шагу квантования . Любое отклонение измеренной разности от идеала называется дифференциальной нелинейностью. Дифференциальная нелинейность измеряют в % от полной шкалы или в долях шага квантования . Точнее дифференциальная нелинейность представляет собой максимальное отклонение от опорной прямой при переходе к смежному цифровому коду на входе ЦАП. Наклон опорной прямой определяется исходя из реального коэффициента передачи ЦАП:

7. Монотонность характеристики преобразования — возрастание (уменьшение) выходного напряжения ЦАП при возрастании (уменьшении) входного кода . Если дифференциальная нелинейность в абсолютных единицах больше шага квантования , то характеристика преобразователя немонотонна. Максимального значения дифференциальная нелинейность обычно достигает при переходе к смежному коду, сопровождающемуся переключением многих разрядов (например при переходе от кода 01111 к коду 10000). При этом она даже может превысить аналоговый шаг квантования, что при соответствующей полярности (–) приведет к немонотонности передаточной характеристики ЦАП. (При возрастании числа на входе, аналоговая величина на выходе убывает). 6. Температурная нестабильность ЦАПхарактеризуется температурными коэффициентами погрешности полной шкалы и погрешности смещения нуля. Погрешности полной шкалы и смещения нуля могут быть устранены калибровкой (подстройкой). Погрешности нелинейности простыми средствами устранить нельзя.

3.1.3. Динамические параметры ЦАП Динамические параметры ЦАП измеряются по изменению выходной аналоговой величины при скачкообразном изменении значения цифрового кода на входе. Время переходного процесса при этом увеличивается с возрастанием разности последовательно преобразуемых значений . Поэтому динамические параметры ЦАП обычно определяются при максимальном значении разно-

112 сти преобразуемых кодов (смена кодов с 000…000 до 111…111 и наоборот) и при определенном значении нагрузки ЦАП. 1. Время задержки – интервал времени, за который выходная величина изменяется на 0.1 разности ( ) между последующим и предыдущим значениями (рис. 3.4). 2. Время нарастания – интервал времени за который выходная аналоговая величина изменяется от до .

Рис. 3.4. Динамические параметры ЦАП

3. Время окончательного установления – интервал времени, за который выходная аналоговая величина переходит от нарастания до установления в заданных пределах d(обычно 1/2 аналогового эквивалента LSB). 4. Время переключения – сумма времен задержки и нарастания. 5. Скорость нарастания – скорость изменения аналоговой величины на участке нарастания. Обычно указывается в технических характеристиках ЦАП с выходным сигналом в виде напряжения. У ЦАП с токовым выходом этот параметр в большой степени зависит от типа выходного ОУ. Для перемножающих ЦАП с выходом в виде напряжения часто указываются частота единичного усиления и мощьностная полоса пропускания, которые в основном определяются свойствами выходного усилителя. 6. Время преобразования – сумма времен задержки, нарастания и установления.

3.1.4. Шумы, помехи, дрейфы 1. Шум на выходе ЦАП может появляться по различным причинам, вызываемым физическими процессами, происходящими в полупроводниковых устройствах. Для оценки качества ЦАП с высокой разрешающей способностью принято использовать понятие среднеквадратического зна±p H z в заданной полосе частот. чения шума. Измеряются обычно в nB 2. Выбросы (импульсные помехи, глитчи) – крутые всплески или провалы в выходном сигнале, возникающие во время смены значения числового кода на входе ЦАП, за счет несинхронности размыкания и замыкания аналоговых ключей в разных разрядах ЦАП. Например, если при переходе от кода 011…111 к коду 100…000 ключ самого старшего разряда ЦАП откроется позже, чем закроются ключи младших разрядов, то на выходе ЦАП некоторое время будет существовать сигнал, соответствующий коду 000…000. Если же этот ключ откроется раньше, то на выходе ЦАП некоторое время будет существовать сигнал, соответствующий коду 111…111.

113 Выбросы характерны для быстродействующих ЦАП, где сведены к минимуму емкости, которые могли бы их сгладить. Радикальным способом подавления выбросов является использование устройств выборки-хранения. Выбросы оцениваются по их площади.

3.1.6. Параллельные ЦАП 3.1.6.1. ЦАП с суммированием весовых токов ЦАП с весовыми двоично-взвешенными сопротивлениями (рис. 3.5) состоит из следующих компонентов: 1) ключей, по одному на каждый разряд, управляемых преобразуемым двоичным кодом ; 2) матрицы двоично-взвешенных резисторов; источника опорного напряжения ; 3) выходного операционного усилителя, с помощью которого суммируются токи, протекающие через двоично-взвешенные сопротивления, для получения аналогового выходного сигнала пропорционального цифровому коду. Регистр, который обычно является внешним устройством по отношению к ЦАП, вырабатывает двоичный код , состоящий из двоичных разрядов:

Рис. 3.5. ЦАП с двоично- взвешенными сопротивлениями

Каждый -й разряд управляет ключом который подключается к инвертирующему входу ОУ, когда , или к общей шине, когда . Сопротивления резисторов, соединенных с ключами, таковы, что обеспечивается пропорциональность протекающего в них тока двоичному весу соответствующего разряда входного кода. Сопротивление резистора в младшем разряде имеет значение , сопротивление следующего резистора и т. д. до сопротивления резистора в старшем разряде, значение которого . ОУ включен по схеме инвертирующего суммирующего усилителя, следовательно выходное напряжение определяется как: (3.1) Максимальное выходное напряжение имеет место, когда все разряды примут значение равное 1. Номиналы сопротивлений в младшем и старшем разрядах отличаются в раз и должны быть выдержаны с высокой точностью. Например, для 12-разрядного ЦАП использование в старшем разряде сопротивления 10кОмпотребует включения в младший разряд преобразователя сопротивления порядка 20 МОм. Это создает трудности при реализации ЦАП посредством интегральной технологии. К тому же к точности резисторов старших разрядов предъявляются более жесткие требования, поскольку разброс токов в них не должен превышать половины единицы младшего разряда. Поэтому разброс сопротивления в -м разряде должен быть меньше, чем:

114

(3.2)

(3.3) Из этого условия следует, что разброс сопротивления резистора, например, в четвертом разряде ( )не должен превышать 3%, а в 10-м разряде ( ) – 0.05% и т.д. Рассмотренная схема при всей ее простоте обладает следующими недостатками:  значения сопротивлений весовых резисторов могут различаться в тысячи раз, а это делает весьма затруднительной реализацию этих резисторов в полупроводниковых ИМС;  сопротивление резисторов старших разрядов в многоразрядных ЦАП может быть соизмеримым с сопротивлением замкнутого ключа, а это приведет к погрешности преобразования. 3.1.6.2. ЦАП на основе матрицы R–2R Недостатки схемы рассмотренной в предыдущем разделе устранены в схеме приведенной на рис. 3.6. В качестве ключей здесь используются МОП-транзисторы.

Рис. 3.6. ЦАП с матрицей R-2R с суммированием токов

В этой схеме задание весовых коэффициентов ступеней преобразователя осуществляют посредством последовательного деления опорного напряжения с помощью резистивной матрицы постоянного импеданса. Основной элемент такой матрицы представляет собой делитель напряжения (рис. 3.7), который должен удовлетворять следующему условию: если он нагружен на сопротивление , то его входное сопротивление также должно принимать значение

Рис. 3.7. Элемент резистивной матрицы

Коэффициент ослабления цепи при этой нагрузке должен иметь заданное значение. При выполнении этих условий получаем следующие выражения для сопротивлений:

115

, (3.4)

(3.5) При двоичном кодировании

. Если положить

, тов соответствии с рис. 3.7: и

(3.6)

Поскольку в любом положении переключателей они соединяют нижние выводы резисторов с общей шиной схемы, источник опорного напряжения нагружен на постоянное входное сопротивление . Это гарантирует неизменность опорного напряжения при любом входном коде ЦАП. Согласно рис. 3.6, выходные токи схемы определяются соотношениями: ,

(3.7)

,

(3.8)

выходное напряжение: (3.9) а входной ток: .

(3.10)

Поскольку нижние выводы резисторов матрицы при любом состоянии переключателей соединены с общей шиной схемы через низкое сопротивление замкнутых ключей, напряжения на ключах всегда небольшие, в пределах нескольких милливольт. Это упрощает построение ключей и схем управления ими и позволяет использовать опорное напряжение из широкого диапазона, в том числе и различной полярности. Поскольку выходной ток ЦАП зависит от линейно (3.7), преобразователи такого типа можно использовать для умножения аналогового сигнала (подавая его на вход опорного напряжения) на цифровой код. Такие ЦАП называют перемножающими(MDAC). В рассмотренной схеме ЦАП используется токовый режим работы суммирующего элемента, т.е. ОУ выполняет суммирование токов. Несложно видеть, что выходной ток определяется как: (2.11) Формирование разрядных токов в рассматриваемых ЦАП осуществляется с помощью ключей, коммутирующих токи (токовых ключей). Потенциалы между контактами таких ключей близки к 0, и следовательно переходные процессы протекают быстрее. 3.1.6.3. Формирование выходного сигнала в виде напряжения* Существует несколько способов формирования выходного напряжения для ЦАП с суммированием весовых токов. Два из них показаны на рис. 3.8.

116 На рис. 3.8, а приведена схема с преобразователем тока в напряжение на операционном усилителе. Эта схема применяется для всех ЦАП с токовым выходом. Поскольку пленочные резисторы, определяющие весовые токи ЦАП имеют значительный температурный коэффициент сопротивления, резистор обратной связи следует изготавливать на кристалле ЦАП и в том же технологическом процессе, что обычно и делается. Это позволяет снизить температурную нестабильность преобразователя в 300…400 раз. Для ЦАП на МОП-ключах с учетом (3.7) выходное напряжение схемы на рис. 3.8, а.

Обычно сопротивление резистора обратной связи

,в таком случае: (3.12)

а)

б)

Рис. 3.8. Формирование напряжения по токовому выходу ЦАП

Большинство моделей ЦАП имеет значительную выходную емкость(например, у AD7520 с МОП-ключами в зависимости от входного кода составляет величину 30…120 пФ, у AD565А с источниками тока =25 пФ). Эта емкость совместно с выходным сопротивлением ЦАП и резистором создает дополнительный полюс частотной характеристики петли обратной связи ОУ, который может вызвать неустойчивость в виде самовозбуждения. Особенно это опасно для ЦАП с МОП-ключами при нулевом входном коде. При кОм частота второго полюса составит около 100 кГц при 100%-ной глубине обратной связи. В таком случае усилитель, частота единичного усиления которого превышает 500 кГц, будет иметь явно недостаточные запасы устойчивости. Для сохранения устойчивости можно включить параллельно резистору конденсатор , емкость которого в первом приближении можно взять равной . Для более точного выбора необходимо провести полный анализ устойчивости схемы с учетом свойств конкретного ОУ. Для поддержания высокого быстродействия даже недорогого ЦАП может потребоваться относительно дорогой быстродействующий (с малым временем установления) ОУ. Ранние модели ЦАП с МОП ключами допускают отрицательное напряжение на ключах не выше 0.7 В, поэтому для защиты ключей между выходами ЦАП следует включать диод Шоттки, как это показано на рис. 3.8, а. Для цифро-аналогового преобразователя на источниках тока преобразование выходного тока в напряжение может быть произведено с помощью резистора (рис. 3.8, б). В этой схеме невозможно самовозбуждение и сохранено быстродействие, однако амплитуда выходного напряжения должна быть небольшой в биполярном режиме в пределах ± 1 В). В противном случае транзисторы источников тока могут выйти из линейного режима. Такой режим обеспечивается при низких значениях сопротивления нагрузки: кОм. Для увеличения амплитуды выходного сигнала ЦАП в этой схеме к ее выходу можно подключить неинвертирующий усилитель на ОУ.

117

Рис. 3.9. Инверсное включение ЦАП с МОП-ключами

Для ЦАП с МОП-ключами, чтобы получить выходной сигнал в виде напряжения, можно использовать инверсное включение резистивной матрицы (рис. 3.9). Для расчета выходного напряжения найдем связь между напряжением на ключе и узловым напряжением . Воспользуемся принципом суперпозиции. Будем считать равными нулю все напряжения на ключах, кроме рассматриваемого напряжения . При к каждому узлу подключены справа и слева нагрузки сопротивлением . Воспользовавшись методом двух узлов, получим:

Выходное напряжение ЦАП найдем как общее напряжение на крайнем правом узле, вызванное суммарным действием всех . При этом напряжения узлов суммируются с весами, соответствующими коэффициентам деления резистивной матрицы ,получим:

Для определения выходного напряжения при произвольной нагрузке воспользуемся теоремой об эквивалентном генераторе. Из эквивалентной схемы ЦАП на рис. 3.10 видно, что: (3.13) Откуда э.д.с. эквивалентного генератора (3.14) Эквивалентное сопротивление генератора входным сопротивлением матрицы , т.е. из (3.14) получим:

Рис. 3.10. Эквивалентная схема ЦАП

совпадает со . При (3.15)

Подставив (3.15) в (3.13), для произвольной нагрузки получим:

В частности, при

:

Недостатками этой схемы являются: большое падение напряжения на ключах, изменяющаяся нагрузка источника опорного напряжения и значительное выходное сопротивление.

118 3.1.6.4. ЦАП на источниках тока Рассмотренные ЦАП с резистивными матрицами , в отличие от ЦАП с двоичновзвешенными резисторами, не требуют широкого диапазона номиналов резисторов и поэтому легко реализуются полупроводниковой интегральной технологией. Матрицы занимают меньшую плотность на поверхности кристалла и позволяют снизить до минимума паразитные емкости и индуктивности резисторов и соединительных проводников. Однако такие преобразователи также имеют недостатки. Наиболее существенный – сильное влияние на точность преобразования нестабильности сопротивления ключей в замкнутом состоянии, что снижает временную и температурную стабильность их характеристик. Указанный недостаток в значительной степени удается устранить в схемах, где разрядные токи формируются с помощью активных элементов - генераторов тока. ЦАП на источниках тока обладают более высокой точностью. В отличие от предыдущего варианта, в котором весовые токи формируются резисторами сравнительно небольшого сопротивления и, как следствие, зависят от сопротивления ключей и нагрузки, в данном случае весовые токи обеспечиваются транзисторными источниками тока, имеющими высокое динамическое сопротивление. Упрощенная схема ЦАП на источниках тока приведена на рис. 3.11.

Рис. 3.11. Схема ЦАП на источниках тока Весовые токи формируются с помощью резистивной матрицы. Потенциалы баз транзисторов одинаковы, а чтобы были равны и потенциалы эмиттеров всех транзисторов, площади их эмиттеров делают различными в соответствии с весовыми коэффициентами. Входное напряжение для резистивной матрицы создается с помощью опорного транзистора и операционного усилителя ОУ1, выходное напряжение которого устанавливается таким, что коллекторный ток транзистора принимает значение . Выходной ток для -разрядного ЦАП. В качестве переключателей тока часто используются биполярные дифференциальныекаскады, в которых транзисторы работают в активном режиме. Это позволяет сократить время установления до единиц наносекунд. В микросхемах ЦАП на биполярных источниках тока также существуют различные варианты схем включения резистивной матрицы. Кроме того, в нескольких старших разрядах часто используется формирование разрядных токов не с помощью матрицы , а с помощью двоично взвешенных резисторов. На источниках тока взвешенных по двоичному закону строятся БИС ЦАП совместимых с ЭСЛ интегральными схемами. В некоторых ИС ЦАП двоично взвешенные разрядные токи получаются двояким образом: для младших разрядов они получаются путем подключения одинаковых источников тока к матрице , для старших разрядов используются двоично взвешенные токи сформированные резисторами в эмиттерной цепи с двоично взвешенными номиналами.

119 3.1.6.5. Параллельный ЦАП на переключаемых конденсаторах Основой ЦАП этого типа является матрица конденсаторов, емкости которых соотносятся как целые степени двух. Схема простого варианта такого преобразователя приведена на рис. 3.12. Емкость k-го конденсатора матрицы определяется соотношением: (3.16)

Рис. 3.12. Параллельный ЦАП на коммутируемых конденсаторах

Цикл преобразования состоит из двух фаз. В первой фазе ключи находятся в правой позиции. Ключ сброса замкнут. При этом все конденсаторы разряжены. Во второй фазе ключ сброса размыкается. Если -й бит входного -разрядного слова , то соответствующий ключ переключается в левую позицию, подключая нижнюю обкладку конденсатора к источнику опорного напряжения, или остается в правой позиции, если . Суммарный заряд конденсаторов матрицы с учетом (3.16) составит: (3.17) Равный заряд получает и конденсатор ние ОУ составит:

в обратной связи ОУ. При этом выходное напряже(3.18)

Подставив (3.17) в (3.18), найдем окончательно:

Для хранения результата преобразования (постоянного напряжения) в течении сколь-нибудь продолжительного времени к выходу ЦАП этого типа следует подключить устройство выборкихранения. Хранить выходное напряжение неограниченное время, как это могут делать ЦАП с суммированием весовых токов, снабженные регистром-защелкой, преобразователи на коммутируемых конденсаторах не могут из-за утечки заряда. Поэтому они применяются, в основном, в составе аналого-цифровых преобразователей. Другим недостатком является большая площадь кристалла ИМС, занимаемая подобной схемой.

3.1.7. Последовательные ЦАП 3.1.7.1. ЦАП с широтно-импульсной модуляцией Очень часто ЦАП входит в состав микропроцессорных систем. В этом случае, если не требуется высокое быстродействие, цифро-аналоговое преобразование может быть очень просто осу-

120 ществлено с помощью широтно-импульсной модуляции (ШИМ). Схема ЦАП с ШИМ приведена на рис. 3.13, а.

а)

б)

Рис. 3.13. ЦАП с широтно-импульсной модуляцией

Наиболее просто организуется цифро-аналоговое преобразование в том случае, если микроконтроллер имеет встроенную функцию широтно-импульсного преобразования. Выход ШИМ управляет ключом . В зависимости от заданной разрядности преобразования контроллер с помощью своего таймера/счетчика формирует последовательность импульсов, относительная длительность которых определяется соотношением: , где – разрядность преобразования, а – преобразуемый код. Фильтр нижних частот сглаживает импульсы, выделяя среднее значение напряжения. В результате выходное напряжение преобразователя:

Рассмотренная схема обеспечивает почти идеальную линейность преобразования, не содержит прецизионных элементов (за исключением источника опорного напряжения). Основной ее недостаток – низкое быстродействие. 3.1.7.2. Последовательный ЦАП на переключаемых конденсаторах Рассмотренная выше схема ЦАП с ШИМ вначале преобразует цифровой код во временной интервал, который формируется с помощью двоичного счетчика квант за квантом, поэтому для получения n-разрядного преобразования необходимы временных квантов (тактов). Схема последовательного ЦАП, приведенная на рис. 3.14, позволяет выполнить цифро-аналоговое преобразование за значительно меньшее число тактов.

Рис. 3.14. Схема последовательного ЦАП на переключаемых конденсаторах

В этой схеме емкости конденсаторов и равны. Перед началом цикла преобразования конденсатор разряжается ключом . Входное двоичное слово задается в виде последовательного кода. Его преобразование осуществляется последовательно, начиная с младшего разряда . Каждый такт преобразования состоит из двух полутактов. В первом полутакте конденсатор заряжается до опорного напряжения при посредством замыкания ключа или разряжается до нуля при путем замыкания ключа . Во втором полутакте при разомкнутых

121 ключах , и замыкается ключ результате получаем:

, что вызывает деление заряда пополам между

и

.В

. Пока на конденсаторе сохраняется заряд, процедура заряда конденсатора должна быть повторена для следующего разряда входного слова. После нового цикла перезарядки напряжение на конденсаторах будет: . Точно также выполняется преобразование для остальных разрядов слова. В результате для n-разрядного ЦАП выходное напряжение будет равно: . Если требуется сохранять результат преобразования сколь-нибудь продолжительное время, к выходу схемы следует подключить УВХ. После окончания цикла преобразования следует провести цикл выборки, перевести УВХ в режим хранения и вновь начать преобразование. Таким образом, представленная схема выполняет преобразование входного кода за квантов, что значительно меньше, чем у ЦАП с ШИМ. Здесь требуется только два согласованных конденсатора небольшой емкости. Конфигурация аналоговой части схемы не зависит от разрядности преобразуемого кода. Однако по быстродействию последовательный ЦАП значительно уступает параллельным цифро-аналоговым преобразователям, что ограничивает область его применения.      

Вопросы для самопроверки Как работает ЦАП с весовыми резисторами? Что понимают под разрешающей способностью ЦАП? Каким преимуществом обладает ЦАП с матрицей ? Перечислите основные статические параметры ЦАП. Принцип действия ЦАП на переключаемых конденсаторах. Принцип работы ШИМ АЦП.

122 3.2. АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ Ключевые понятия раздела Статические параметры АЦП, эффективная разрешающая способность. Апертурная погрешность, джиттер. Устройство выборки хранения. Последовательные АЦП: единичное приближение; двоично-взвешанное приближение; промежуточное преобразование; двухтактное интегрирование. Сигма-дельта АЦП. Преддескритезация. Параллельные АЦП: считывание; последовательнопараллельные; конвеерные.

Устройство, осуществляющее автоматическое преобразование (измерение и кодирование) непрерывно изменяющихся во времени аналоговых значений в эквивалентные значения числовых кодов, называется аналого-цифровымпреобразователем (АЦП). Преобразование обеспечивает соответствие дискретного отсчета значению кода . Количественная связь для любого момента времени , определяется соотношением: , где ния), а

— погрешность преобразования на данном шаге (ошибка квантования или шум квантова– шаг квантования (или аналоговый эквивалент LSB). АЦП являются устройствами, принимающими входные непрерывные сигналы от аналоговых устройств и выдающими на выходе соответствующие им цифровые сигналы, пригодные для работы с микроконтроллером и другими цифровыми устройствами. АЦП, так же как и ЦАП, широко применяются в различных областях, являясь неотъемлемой составной частью цифровых измерительных приборов, систем и устройств обработки и отображения информации, автоматических систем контроля и управления, устройств ввода–вывода информации микрокнтроллера и т. д. Основные параметры АЦП (диапазон изменения, временные параметры, статические погрешности) имеют тот же смысл, что и соответствующие параметрыЦАП, рассмотренные во второй части лекций. Поэтому рассмотрим только некоторые характерные особенности параметров АЦП.

3.2.1. Статические параметры АЦП Физически процесс аналого-цифрового преобразования состоит из квантования и кодирования.Процесс квантования аналогового значения приводит к возникновению ошибки квантования (шума квантования), максимальное значение которой единицы младшего разряда ( LSB) преобразователя. На рис. 3.15, а, приведена характеристика преобразования, а на рис. 3.15, б — график ошибки квантования трехразрядного АЦП для нормированного входного сигнала.

Рис. 3.15. Характеристика квантования АЦП (а) и график ошибки квантования (б)

123 Если считать входной сигнал случайной величиной, то при идеальной характеристике преобразования АЦП разность между непрерывно изменяющимся входным сигналом и его цифровым представлением имеет равномерное распределение. Она может принимать значения в диапазоне LSB или , где — ширина одного шага кантования (кванта). Абсолютная погрешность на -м шаге квантования: , где

- эквивалентное выходное напряжение.

Среднеквадратическая ошибка на -м шаге равна дисперсии шума квантования и определяется как: . Мощность синусоидального входного сигнала сопротивлением 1 Ом (так же определяемая как дисперсия):

1 D f u(t)g = 2ј

, рассеиваемаяна резисторе

h/ 2 Z Um 2 " 2j d" = 2

Ў2

Для полной шкалы АЦП:

Тогда отношение сигнал/шум (англ. SNR–Signal-to-Noise Ratio), выраженноевдецибелах: дБ. Полученное выражение дает идеальное теоретическое значение для -разрядного АЦП. Она показывает, что увеличение разрядности АЦП на единицу увеличивает соотношение сигнал/шум примерно на 6 дБ. Практически же погрешности линейности характеристики преобразования и шумы элементов схемы понижают эту величину. Реально достижимое разрешение описывается эффективной разрядностью (англ. ENOB – Effective Number Of Bits), которая меньше, чем реальная разрядность АЦП. Эффективная разрешающая способность АЦП определяется следующим уравнением: , где

- входное напряжение полной шкалы АЦП;

-среднеквадратическое отклонение шума.

3.2.2. Динамические параметры АЦП Время преобразования – это время, отсчитываемое от начала импульса дискретизации или начала преобразования до появления на выходе устойчивого кода, соответствующего данной выборке. Для одних типов АЦП эта величина является переменной, зависящей от значения входного сигнала, для других – примерно постоянной. При работе без устройства выборки хранения является апертурным временем. Определяет достижимую частоту дискретизации (преобразования). При цифровой обработке через равные промежутки времени берутся выборки изменяющегося напряжения с помощью устройства выборки-хранения. Эти данные переводятся в цифровую форму АЦП. Как было показано в главе 1 соответствующая числовая последовательность, только тогда достаточно однозначно представляет непрерывный входной сигнал, когда выполняется теорема Котельникова. Частота выборки должна по меньшей мере вдвое превышать наибольшую частоту сигнала . Поэтому время преобразования АЦП должно удовлетворять условию:

124

(3.18) Таким образом при обработке сигналов частота дискретизации (а следовательно и максимальная частота спектра сигнала) определяет требуемое быстродействие АЦП. Для достаточно узкополосных сигналов, операцию дискретизации можно выполнять с помощью самих АЦП и совмещать таким образом с операцией квантования. Основной закономерностью такой дискретизации является то, что за счет конечного времени одного преобразования и неопределенности момента его окончания не удается получить однозначного соответствия между значениями отсчетов и моментами времени, к которым их следует отнести. В частности, если меняется сигнал на входе АЦП последовательных приближений, то выходной цифровой сигнал может принимать значение, соответствующее любому входному сигналу в пределах диапазона его изменения на интервале времени tпр. В результате при работе с изменяющимися во времени сигналами возникают специфические погрешности, динамические по своей природе, для оценки которых вводят понятие апертурной неопределенности, характеризующейся обычно апертурным временем (рис. 3.16).

Рис. 3.16. Образование апертурой погрешности

Апертурным временем называется время между моментом фиксации мгновенного значения входного сигнала (моментом отсчета) и моментом получения его цифрового эквивалента. Погрешность, возникающая из-за несоответствия входного сигнала преобразованному цифровому значению называетсяапертурной погрешностью АЦП (см. рис. 3.16). Несоответствие возникает, если входной сигнал в течение времени преобразования изменяется более чем на аналоговый эквивалент единицы младшего разряда LSB. Таким образом, при изменяющемся во времени входном сигнале создается неопределенность в том, каким в действительности было мгновенное значение сигнала в момент выборки. Эффект апертурной неопределенности проявляется либо как погрешность мгновенного значения сигнала при заданных моментах измерения, либо как погрешность момента времени, в который производится измерение при заданном мгновенном значении сигнала. При равномерной дискретизации следствием апертурной неопределенности является возникновение амплитудных погрешностей, которые называются апертурными и численно равны приращению сигнала в течение апертурного времени. Если использовать другую интерпретацию эффекта апертурной неопределенности, то ее наличие приводит к «дрожанию» истинных моментов времени, в которые берутся отсчеты сигнала, по отношению к равноотстоящим на оси времени моментам. В результате вместо равномерной дискретизации со строго постоянным периодом осуществляется дискретизация с флюктуирующим периодом повторения, что приводит к нарушению условий теоремы отсчетов (равномерной дискретизации) и появлению погрешностей в системах цифровой обработки информации (небольшие случайные изменения скорости передачи цифровых данных). В системах цифровой звукопередачи такая апертурная дрожь (или цифровой джиттер) ведет к искажениям звука при воспроизведении подобным детонации в аналоговом магнитофоне (явление, вызванное неравномерностью движения магнитной ленты, вследствие несовершенства лентопротяжного механизма). Значение апертурной погрешности можно определить, разложив выражение для исходного сигнала в ряд Тейлора в окрестностях точек отсчета, которое для i-ой точки имеет вид:

125

(3.19) В первом приближении апертурная погрешность может быть представлена в виде: (3.20) где

— апертурное время, которое для рассматриваемого случая равно времени преобразования АЦП. Для того чтобы апертурная погрешность не вносила искажения в преобразуемый сигнал она не должна превышать по абсолютной величине аналоговый эквивалент LSB, т.е.: ,

(3.21)

где

– максимальное преобразуемое напряжение на входе АЦП, – разрядность АЦП. Определим максимальную частоту гармонического сигнала , который может быть преобразован АЦП без внесения апертурных искажений при заданном апертурном времени (при использовании АЦП без УВХ апертурное время равно времени преобразования ). Очевидно, что наибольшего значения апертурная погрешность достигает при максимальной скорости изменения входного напряжения (см. соотношение (3.19)). Максимальная скорость изменения входного сигнала имеет место когда на входе синусоида размахом (с удвоенной амплитудой) в полную шкалу , т.е.: (3.22) Дифференцируя (3.22), и учитывая, что максимального значения производная сигнала достигает в моменты кратные периоду из (3.20) получаем: (3.23) Подставляя (3.23) в неравенство (3.21) окончательно получаем: (3.24) Частота, рассчитанная согласно (3.24) недопустимо низка. Она в раз ниже максимальной частоты, рассчитанной из (3.18), т.е. из условия удовлетворения быстродействия АЦП теореме отсчетов. Для обеспечения дискретизации синусоидального сигнала частотой 50 кГц с погрешностью 0.5% (т.е. ) время преобразования АЦП согласно (3.24) должно быть равно 25 нс. В то же время с помощью такого быстродействующего АЦП принципиально можно дискретизировать сигналы, имеющие ширину спектра порядка 20 МГц. Таким образом, дискретизация с помощью самого АЦП приводит к существенному расхождению требований между быстродействием АЦП и периодом дискретизации. Это расхождение достигает 2...3 порядков и сильно усложняет и удорожает процесс дискретизации, так как даже для сравнительно узкополосных сигналов требует быстродействующих АЦП. Для достаточно широкого класса быстроизменяющихся сигналов эту проблему решают с помощью устройств выборки и хранения (УВХ), включаемых между входом АЦП и выходом источника аналогового сигнала. Их работа основана на принципе фиксации мгновенного значения изменяющегося во времени входного сигнала на время, необходимое для последующего преобразования в АЦП.

3.2.3. Устройства выборки-хранения (УВХ) Схема УВХ состоит из:  аналогового запоминающего элемента (конденсатора);  ключей, обеспечивающих переход схемы из режима хранения в режим выборки, и наоборот;  схем управления ключами;

126  входного и выходного буферных устройств (ОУ между входом АЦП и аналоговым запоминающим элементом, ОУ на входе запоминающего элемента). На рис. 3.17, а, приведена обобщенная эквивалентная схема УВХ для иллюстрации принципа действия и анализа работы. На рис. 3.17, б и в, представлены УВХ на основе повторителя и интегратора соответственно. Рассмотрим работу УВХ (см. рис. 3.17, а). УВХ имеет два устойчивых режима работы: выборки и хранения.

Рис. 3.17. Устройство выборки хранения: а) эквивалентная схема; б) УВХ на основе повторителя; В) УВХ на основе интегратора.

В режиме выборки (слежения) (ключ замкнут) выходной сигнал УВХ с максимально возможной скоростью достигает значения преобразуемого сигнала и затем отслеживает его до тех пор, пока не придет команда на хранение. С этого момента УВХ запоминает и хранит на выходе мгновенное значение преобразуемого входного сигнала за счет того, что при разомкнутом ключе заряд на конденсаторе сохраняется. Медленное его уменьшение может происходить лишь за счет утечки. Так как УВХ запоминает входной сигнал АЦП в момент времени, определяемый командой хранения, апертурное время (и погрешность) АЦП существенно снижается и определяется в основном переменной составляющей апертурного времени УВХ. Апертурное время УВХ – это максимальное время от момента подачи команды на хранение до момента фактического перехода схемы в данный режим. Апертурное время обусловлено задержкой распространения сигнала и конечным временем переключения ключа, входящего в состав УВХ, при переходе схемы от выборки к хранению. Критическими динамическими параметрами УВХ являются время выборки , когда ключ замыкается, и апертурное время , когда он размыкается. Время выборки — это время, требуемое для изменения напряжения на конденсаторе от значения, которое было запомнено в предыдущем цикле, до самого последнего значения сигнала. Рассмотрим составляющую погрешности УВХ, обусловленную этим интервалом. Коэффициент передачи УВХ в режиме выборки имеет вид:

127 где Зависимость от частоты приводит к возникновению погрешности коэффициента передачи, равной:

Данная погрешность является одной из составляющих динамической погрешности и называется обычно либо погрешностью коэффициента передачи, либо погрешностью недозаряда (слежения). Легко показать, что для рассмотренной эквивалентной схемы между относительной погрешностью коэффициента передачи и частотой синусоидального сигнала f существует примерная зависимость . Для идеальных аналоговых ключей эта составляющая динамической погрешности будет единственной. Однако реальные аналоговые ключи вносят в процесс образования выборочных значений сигнала дополнительные погрешности. Это в первую очередь апертурная погрешность, обусловленная апертурным временем , имеющая принципиальное значение для процесса дискретизации как преобразования непрерывной функции в непрерывную последовательность. Апертурное время — это интервал между подачей команды запоминания и фактическим размыканием ключа. Оно складывается из постоянного времени задержки (или апертурного сдвига)

tз

(завися-

щего от логической схемы, устройства аналогового ключа) и времени неопределенности (апертурной дрожи) : . Случайная составляющая обусловлена зависимостью фактического времени перехода ключа в разомкнутое состояние от формы входного напряжения . Апертурный сдвиг приводит, как правило к частотным искажениям, аналогичным тем, которые возникают в эквивалентной цепи, характеризующей схему в режиме выборки, причем величина играет такую же роль как и . Вредное влияние апертурного сдвига, поскольку он постоянен, можно всегда скомпенсировать опережением команды хранения. Апертурная дрожь во всех приложениях, основанных на применении теоремы отсчетов, является источником апертурной погрешности, о которой говорилось ранее. Поэтому апертурный сдвиг и апертурную дрожь задают как правило раздельно.

3.2.4. Основные принципы построения АЦП. Классификация АЦП. Все АЦП можно разделить на последовательные, параллельные и последовательнопараллельные. К последовательным АЦП относятся: а) последовательные с единичным приближением, основанные на уравновешивании входного аналогового значения суммой минимальных (для данного преобразователя) по весу эталонов (квантов); б) с двоично-взвешенным приближением, в которых уравновешивание входного аналогового значения осуществляется суммой n эталонов (n – число разрядов АЦП), взвешенных по двоичному закону; в) с промежуточным преобразованием входного аналогового значения в интервал времени или частоту, с последующим преобразованием в цифровой код; г) без промежуточного преобразования, к которым можно отнести преобразователи напряжение — частота, т. е. частота повторения выходных импульсов таких АЦП пропорциональна входному аналоговому значению; д) интегрирующие АЦП, использующие в процессе преобразования операцию интегрирования входного аналогового сигнала за фиксированный интервал времени.

128 Параллельные АЦП основаны на использовании эталонов с весами, отличающимися на один квант. Сравнение входного аналогового значения с каждым эталоном производится одновременно с помощью схем сравнения (компараторов). Последовательно-параллельные АЦП подразделяют на: а) многоступенчатые, в которых применяют несколько параллельных АЦП, работающих последовательно во времени; б) многотактные, в которых один и тот же параллельный АЦП работает последовательно несколько раз с соответствующим управлением пороговыми напряжениями.

Рис. 3.18. Классификация АЦП.

В основу классификации АЦП положен признак, указывающий на то, как во времени разворачивается процесс преобразования аналоговой величины в цифровую.

3.2.5. Последовательные АЦП 3.2.5.1. Последовательные АЦП с единичным приближением. Типичная схема последовательного АЦП с единичным приближением (АЦП со ступенчатым пилообразным напряжением) дана на рис. 3.19, а. Импульс начала цикла преобразования, который в дальнейшем будем называть импульсом запуска, устанавливает триггер и при этом подключает счетчик к выходу генератора импульсов . Так как разряды счетчика соединены с разрядами ЦАП, то напряжение на выходе последнего увеличивается по ступенчатому пилообразному закону (рис. 3.19, б), причем значение ступени соответствует LSB АЦП. Процесс преобразования заканчивается, когда напряжение сравняется с входным напряжением (станет превосходить его). При этом компаратор сбрасывает RS-триггер , прекращая тем самым поступление счетных импульсов на счетчик и фиксируя на его выходах код , представляющий цифровой эквивалент входного напряжения в момент окончания преобразования.

129

Рис. 3.19. Схема последовательного АЦП с единичным приближением (а) и временная диаграмма работы (б).

Статическая погрешность преобразования рассмотренного АЦП определяется в основном суммарной статической погрешностью используемых ЦАП и компаратора. Быстродействие рассматриваемого АЦП, характеризуемое временем преобразования, определяется числом разрядов и частотой счетных импульсов . Время преобразования АЦП данного типа является переменным и определяется уровнем входного напряжения. Максимальное время преобразования, соответствующее максимальному входному напряжению: где

- период следования счетных импульсов. Так как число разрядов АЦП задается, время преобразования определяется частотой (периодом) счетных импульсов. Минимальный период импульсов необходимо выбирать из условия установления за это время всех переходных процессов с заданной погрешностью. Для схемы рис. 3.19: где — максимальное время установления (для самого неблагоприятного случая) переходного процесса в счетчике; — время установления ЦАП; – время включения управляющего триггера; , — времена включения компаратора и логической схемы И. При работе без УВХ динамическая погрешность, как уже отмечалось ранее, определяется временем преобразования АЦП, которое в данном случае заранее неизвестно и зависит от поведения аналоговой величины на входе. Поэтому в данном случае время преобразования играет роль апертурного времени. Учитывая невысокое быстродействие, АЦП данного типа без УВХ пригодны для работы только с медленно меняющимися сигналами, которые за цикл преобразования изменяются не более чем на значение шага квантования.

Рис. 3.20. Схема следящего АЦП

Рассмотренный АЦП легко превратить в АЦП следящего типа. Для этого в схеме рис. 3.19, а необходимо заменить суммирующий счетчик на реверсивный и использовать прямой и инверсный выходы компаратора для управления им (рис. 3.20). В этом случае при выходной код АЦП колеблется вокруг среднего положения с точностью до LSB, как это имеет место в любой

130 дискретной следящей системе. Если в состоянии динамического равновесия начинает изменяться, то выходной код АЦП отслеживает его с погрешностью, равной LSB, при условии, что за период счетных импульсов входной сигнал изменится не более чем на значение шага квантования. 3.2.5.2. Последовательные АЦП с двоично-взвешенным приближением Схема АЦП с двоично-взвешенным приближением представлена на рис 3.21. Рассмотри ее работу.

Рис. 3.21. Схема трехразрядного АЦП с двоично-взвешанным приближением.

Входное напряжение поступает на один из входов компаратора, на другой вход которого подается . При сравнении этих напряжений компаратор вырабатывает команды, которые подаются на управляющее устройство (состоящее из -разрядного сдвигового регистра и триггеров со схемами И), выходные сигналы которого управляют работой ЦАП. При поступлении импульса запуска триггер старшего разряда устанавливается в состояРис. 3.22. Временная диаграмма работы АЦП с ние 1, а все остальные — в состояние 0. Однодвоично-взвешанным приближением временно в сдвиговый регистр записывается код 100…000 (все нули, «1» в самом старшем разряде). Вслед за импульсом запуска (в первом такте работы АЦП) компаратор сравнивает с эталонным напряжением, подаваемым с ЦАП и соответствующим единице его старшего разряда. В следующем такте работы (по фронту тактового импульса, следующего за импульсом запуска) логическая «1» появится в разряде c номером n сдвигового регистра . Одновременно по этому же тактовому импульсу происходит фиксация триггера старшего разряда в верном состоянии c помощью схемы И и установка в единичное состояние следующего по старшинству триггера . Происходит это следующим образом.Если , то на выходе компаратора отсутствует импульс и в старшем разряде ЦАП (в триггере Tг(n-1)) сохранится 1; если же

то

компаратор выдает импульс, который, пройдя через схему И(n-1), устанавливает триггер Т (n-1) в состояние 0. Одновременно происходит установка в «1» триггера Тг(n-2), что обеспечит подачу эталонного напряжения с ЦАП на компаратор. Аналогично выполняются и все остальные такты работы АЦП. На

такте логическая единица сдвигается в самый младший (0-ой) разряд

131 регистра , прекращая тем самым поступление тактовых импульсов на его синхровход, и фиксируя таким образом состояние триггеров до поступления следующего импульса запуска. По сути дела, 0-ой разряд сдвигового регистра является выводом для сигнала «Конец преобразования». Таким образом, за n тактов осуществляется уравновешивание преобразуемого напряжения суммой эталонных напряжений, снимаемых с ЦАП:

Следует отметить, что рассмотренный АЦП, легко позволяет получить последовательный цифровой код преобразуемого аналогового значения со скоростью, соответствующей тактовой частоте работы микросхемы. Так, например, в схеме рис. 3.21 проинвертированный последовательный код присутствует на выходе компаратора . По сравнению с АЦП единичного приближения рассматриваемый преобразователь осуществляет преобразование за n шагов вместо и, таким образом, позволяет получить существенный выигрыш в быстродействии, который, например, при достигает двух порядков. Очевидно, статическая погрешность и быстродействие такого преобразователя определяются в основном параметрами ЦАП и компаратора (порогом чувствительности, быстродействием). При преобразовании быстроменяющихся сигналов данные АЦП работают совместно с УВХ. Данные схемы АЦП широко распространены благодаря возможности построения многоразрядных (до 12 разрядов и выше) преобразователей сравнительно высокого быстродействия (время преобразования порядка нескольких сотен наносекунд). 3.2.5.3. АЦП с промежуточным преобразованием в интервал времени На рис. 3.10, а представлена схема АЦП с промежуточным преобразованием входного сигнала (напряжения) в пропорциональный ему временной интервал который затем заполняется счетными импульсами эталонной частоты . Число импульсов, попавших в измерительный интервал , фиксируется счетчиком и выдается как цифровой эквивалент преобразуемого сигнала (рис. 3.23). При этом соотношение между кодом и входным сигналом имеет следующий вид:

где

- скорость изменения напряжения генератора линейно изменяющегося напряжения (ГЛИН) ( ).

Рис. 3.23. Схема АЦП с промежуточным преобразованием

132

Рис. 3.24. Временная диаграмма работы АЦП с промежуточным преобразованием

Статическая погрешность данного АЦП определяется нестабильностью частоты , отклонением характеристики ГЛИН от идеальной, погрешностью компараторов. С точки зрения динамической погрешности рассматриваемый АЦП аналогичен АЦП со ступенчатым пилообразным напряжением (с единичным приближением) (рис. 3.24). Для уменьшения динамической (апертурной) погрешности необходимо совместно с данным АЦП использовать УВХ. 3.2.5.4. АЦП двухтактного интегрирования Недостатком всех АЦП является их относительно низкая помехоустойчивость, что ограничивает их разрешающую способность, как правило, на уровне 8…10 разрядов. От этого недостатка свободны АЦП интегрирующего типа, использующие в процессе преобразования операцию интегрирования входного сигнала за фиксированный интервал времени.

Рис. 3.25. АЦП с двухтактным интегрированием

Одним из наиболее распространенных вариантов такого преобразователя является АЦП двухтактного интегрирования (рис. 3.25). Полный цикл его работы состоит из двух тактов (рис. 3.26). В первом импульс запуска, воздействуя на триггер Т1, замыкается ключ , после чего преобразуемый сигнал подается на вход интегратора. На один вход компаратора подается выходное напряжение интегратора , на другой – нулевое напряжение. Так как в начальный момент

133 времени t1 (рис. 3.26, б) напряжение интегратора равно нулю, компаратор срабатывает и перебрасывает триггер Т3 в состояние «1», в результате чего открывается элемент И и импульсы генератора G начинают поступать на счетчик Сч. Интегрирование напряжения производится за фиксированный интервал времени: Выходное напряжение интегратора на интервале времени [t1, t2] изменяется по закону:

Конец интервала Т фиксируется счетчиком, который в момент времени t2 выдает импульс переполнения, поступающий на триггеры T1 и Т2. При этом ключ закрывается, ключ открывается и начинается второй такт работы преобразователя. На вход интегратора теперь поступает опорное напряжение имеющее обратную полярность по отношению к . Начиная с момента времени t2 счетчик вновь заполняется импульсами с генератора импульсов G, а напряжение на выходе интегратора (см. рис. 3.26, б) уменьшается по закону:

причем в момент времени t3 становится равным нулю. Компаратор возвращается в исходное положение и по инверсному выходу перебрасывает триггеры Т2 и T3 в нулевое состояние. При этом напряжение отключается от входа интегратора, а сигнал с выхода Т3 запрещает подачу импульсов генератора G на счетчик. В результате в счетчике фиксируется числовой код:

где

.

Рис. 3.26.Временная диаграмма работы АЦП с двухтактным интегрированием

Несложно записать:

т. е. выходной код АЦП пропорционален входному напряжению (его среднему значению). Интегрирование входного сигнала в рассмотренном АЦП приводит к его усреднению и сглаживанию (ослаблению) всех быстрых по сравнению с временем интегрирования Т помех, наводок и шумов. Использование двухтактного интегрирования позволяет компенсировать ряд составляющих статической погрешности, вызванных нестабильностью порога срабатывания компаратора, постоянной времени интегратора, тактовой частоты. В АЦП двойного интегрирования высокую стабильность должен иметь только разрядный ток (или источник опорного напряжения при формировании разрядного тока с помощью резистора как показано на рис. 3.25). В самых точных преобразователях циклу преобразования предшествует цикл «автокоррекции нуля», во время которого на вход преобразователя подается нулевой сигнал. Т. к. в циклах из-

134 мерения и автокоррекции используются одни и те же интегратор и компаратор, то вычитая результат, полученный в цикле «автокоррекции», из последующего результата измерения, получают эффективное снижение погрешностей на начальном участке шкалы преобразования. Быстродействие данного АЦП невелико, при заданном числе разрядов оно определяется частотой счетных импульсов fсч = 1/tсч. Выбор последней ограничивается в основном временем включения компаратора.

3.2.6. Сигма-дельта преобразователи Перед тем, как рассматривать непосредственно сигма-дельта АЦП, следует изучить, как работает передискретизация (oversampling), поскольку это базовое понятие сигма-дельта архитектуры. Рассмотрим зашумленный сигнал уровня 3 В с шумом, имеющим размах 0.2 В. Возьмем 4 отсчета этот сигнал на равных по времени промежутках. Усреднением дискретных величин в промежутках мы можем уменьшить шумы (например):

Приведенный пример, конечно, идеализирует ситуацию, но иллюстрирует суть. Если система способна дискретизировать данные в 4 раза быстрее, чем действительно необходимо, мы можем усреднять по 4 дискрета для лучшей фильтрации. Если система способна дискретизировать в 10 раз быстрее, мы можем усреднить 10 выборок с еще лучшим результатом. Чем больше выборок мы можем усреднить, тем ближе наш цифровой результат будет к входной аналоговой величине. Препятствием в данном методе является необходимость повышения скорости работы АЦП и наличия специального программного обеспечения для усреднения данных.Рассмотрим предисретизацию более подробно.

3.2.6.1. Передискретизация При классическом подходе к процессу дискретизации (рис. 3.27) эффективное значение шума квантования, попадающего в полосу от 0 до , составляет ( –вес младшего разряда, – частота следования выходных отсчетов). Здесь значительная часть шума квантования попадает в рабочую полосу частот. При соблюдении условия теоремы Котельникова (полоса частот полезного сигнала меньше либо равна ) аналоговый фильтр на входе преобразователя должен обладать высокой крутизной спада АЧХ за полосой пропускания, для эффективного ослабления высокочастотных шумов и помех, которые могут проникать в рабочую полосу в результате интерференции с гармониками частоты дискретизации. В подавляющем большинстве случаев это активный ФНЧ. Но добиться удовлетворительного коэффициента гармоник у таких фильтров — весьма непростая задача, так, же как и малых фазовых искажений. Тут можно столкнуться с глубоким противоречием. Передискретизация, ресемплинг, ресамплинг, оверсамплинг (англ. resampling) — изменение частоты дискретизации цифрового сигнала

Другой способ улучшения разрешения преобразователя – передискретизация (рис. 3.27). При том входной сигнал квантуется с частотой (K – отношение передискретизации), а выходной цифровой поток следует уже с темпом . Мы можем видеть два новых элемента схемы: цифровой фильтр и дециматор (устройство снижения темпа следования отсчетов). Шум квантования в полосе частот от до подавляется цифровым фильтром в выходном потоке. Это приводит к улучшению отношения сигнал-шум на величину, равную .

135

Рис. 3.27. Влияние предискритезации на уровень шумов квантования

Кроме того, можно добиться малой неравномерности АЧХ и ФЧХ цифрового фильтра и высокой линейности. Сам же аналоговый фильтр вырождается в простое RC-звено. К сожалению, цена за сверхразрешение высока, потому что для улучшения отношения сигнал-шум на 6 дБ (1 бит) требуется соответственно увеличить коэффициент передискретизации в 4 раза. Для сохранения значения этого коэффициента в разумных пределах необходимоформировать спектр шума квантования так, чтобы основной шум был между и и только малая часть в области между 0 и . Эту функцию и выполняет сигма-дельта модулятор. После такого формирования цифровой фильтр легко подавит значительную часть энергии шума квантования, и общее отношение сигнал/шум, определяющее динамический диапазон, ощутимо возрастет. 3.2.6.2. Сигма-дельта преобразователи и формирование шума квантования Блок-схема сигма-дельта АЦП первого порядка представлена на рис. 3.28. Входная (аналоговая) часть такого класса приборов — сигма-дельта модулятор, который преобразует входной сигнал в последовательный непрерывный поток нулей и единиц, следующих с темпом .

136

Рис. 3.28. Сигма-дельта АЦП первого порядка

Мы видим замкнутую цепь обратной связи: вычитающее устройство, интегратор, компаратор (1-битовый АЦП), 1-битовый ЦАП. Этот ЦАП принимает последовательный поток данных, а выходное воздействие ЦАП вычитается из входного сигнала. Из теории обратной связи следует, что средняя величина напряжения на выходе ЦАП может достигать того же значения, что и на входе модулятора, при достаточном петлевом усилении. Интегратор может быть представлен в рабочем диапазоне частот как фильтр, амплитуда отклика которого пропорциональна , где f – частота входного воздействия. Компаратор синхронизируется тактовыми импульсами, следующими с частотой , преобразуя медленный входной сигнал в сигнал переменного тока высокой частоты, которая меняется в зависимости от среднего значения напряжения на входе. Таким образом, эффективное значение шума квантования на низких частотах пренебрежимо мало, а интегратор выступает в роли «фильтра высоких частот» для шума квантования. Распределение спектра результирующего шума сильно зависит от скорости квантования, постоянной времени интегратора и точности балансировки обратной связи по напряжению. Для различных входных величин в одном интервале квантования данные от 1-битового АЦП мало что значат. Только когда накоплено большое число отсчетов, мы получим результирующее значение. Если входной сигнал близок к положительному краю полной шкалы, ясно, что в битовом потоке на выходе будет больше единиц, чем нулей, и наоборот, если сигнал ближе к отрицательному краю полной шкалы, то в выходном потоке будет больше нулей, чем единиц. Для сигнала, близкого к середине шкалы, количество нулей и единиц примерно одинаково. Сигма-дельта АЦП можно также рассматривать как синхронный преобразователь напряжения в частоту и следующий за ним счетчик. Число единиц, подсчитанное в заданном количестве отсчетов выходного потока данных, счетчик выдаст как цифровое значение входного воздействия. Однако прямой метод накопления будет работать очень медленно, так как только за тактов цикла можно достичь -битового эффективного разрешения. Для повышения скорости преобразования применяют специальные способы распараллеливания процессов. Дальнейший анализ сигма-дельта АЦП лучше всего производить в частотной области, используя линейную операторную модель замкнутой системы автоматического регулирования — сигма-дельта модулятора (рис. 3.29). Отметим, что здесь интегратор представлен как аналоговый фильтр с заданной передаточной характеристикой . Эта характеристика имеет амплитудную зависимость, которая обратно пропорциональна частоте. Квантователь показан как каскад усиления (пропорциональное звено), предшествующий сумматору шума квантования.

Рис. 3.29. Линейная модель сигма-дельта модулятора

137 Одним из преимуществ частотного подхода является то, что для описания поведения сигналов можно пользоваться просто алгеброй. Выходная величина Y может быть представлена как разность , умноженная на передаточную функцию аналогового фильтра, умноженная на коэффициент передачи усиливающего звена и затем сложенная с шумом квантования . Если положить коэффициент передачи, равным G, а передаточную функцию представить как , то в результате математических преобразований получим:

Отсюда следует, что на частоте, равной 0, Y будет равен только X. При увеличении частоты величина Х уменьшается, а величина шумовой компоненты увеличивается. Таким образом, рассматриваемый модулятор действует как ФНЧ на сигнал и как ФВЧ на шум квантования. Поэтому такие модуляторы с фильтрами часто называют шумообразующими. Данное соотношение показывает, что отношение сигнал-шум всигма-дельта модуляторах улучшается на 9 дБ при увеличении коэффициента передискретизации в 2 раза, т.е. характеристика имеет наклон +9 дБ/октава. Отметим, что для простого аналого-цифрового преобразования подобная характеристика имеет наклон +3дБ/октава.

Рис. 3.30. Сигма-дельта АЦП второго порядка

Длясигма-дельта АЦП второго порядка, модель которого приведена на рис. 2.30, выражение для выходного сигнала будет иметь вид:

Из теории аналоговых фильтров известно: чем выше порядок фильтра, тем лучше его основные свойства. С некоторыми оговорками это справедливо и для сигма-дельта модуляторов. На рис. 3.31 даны характеристики шумовых распределений.

Рис. 3.31. Функции распределений спектров шума для модуляторов первого и второго порядков

На рис. 3.32 можно видеть графики зависимостей отношения сигнал-шум от коэффициентов передискретизации для модуляторов первого, второго и третьего порядков. Отметим, что характеристика имеет наклон 9 дБ на октаву для первого порядка и 15 дБ на октаву для второго порядка. Модуляторы высшего порядка (>2) могут реально проявлять лучшие показатели, но линейная модель должна быть более точной, а для достижения стабильности требуются более тонкие техноло-

138 гии производства. Линия для реальных схем третьего порядка (рис. 3.32) будет иметь наклон на 2-3 дБ меньше, здесь для наглядности приведена характеристика идеального устройства.

Рис. 3.32. Зависимость отношения сигнал-шум от коэффициента передискретизации для одно-, двух- и трехкаскадных преобразователей

Эти кривые могут быть использованы для приблизительного определения достижимого разрешения в зависимости от порядка модулятора и значения коэффициента передискретизации. Для наглядности, если величина передискретизации составляет 32 (т.е. ), идеальная система второго порядка способна показать отношение сигнал-шум около 80 дБ (точно 155=75 дБ). Это соответствует разрешению АЦП, равному примерно 13 битам (613=78 дБ). К тому же фильтрация, производимая цифровым фильтром, может дать уточнение выходного слова более 13 бит. Дополнительные биты могут быть скрыты под шумовым порогом. 3.2.6.3. Цифровая фильтрация и децимация После того как шум квантования был сформирован квантователем в полосе частот выше рабочего диапазона, необходимо подавить продукты этого шума с помощью цифровой фильтрации (рис. 3.27). Цифровой фильтр преследует двойную цель. Во-первых, он должен ослаблять переотражения от выходной частоты преобразования, F0. Во-вторых, этот фильтр подавляет продукты высокочастотных компонент шумообразующего процесса сигма-дельта модулятора. Снижение частоты вывода данных выполняется, используя процесс, называемый децимацией. Децимация может также рассматриваться как метод избавления от избыточной информации, привнесенной процессом передискретизации. В сигма-дельта АЦП широко используется совмещение функций цифрового фильтра и дециматора, в результате вычислительная эффективность повышается. Вспомним, что фильтр конечных последовательностей (Finite Impulse Response) просто пересчитывает движущуюся весовую последовательность входного сигнала (веса определяются коэффициентами индивидуального фильтра). Обычно на каждый входной отсчет приходится один выходной. Однако, если мы хотим децимировать выходной сигнал фильтра на более низкую частоту, то нет больше необходимости вычислять выходные отсчеты фильтра для каждого входного. Наоборот, мы можем вычислять выходной сигнал фильтра на более низкой частоте, достигая при этом ощутимой эффективности самого процесса вычисления.

139

Рис. 3.33. Децимация дискретного во времени сигнала

Когда используется фильтр бесконечной последовательности (Infinite Impulse Responce), то необходимо, чтобы каждый выходной отсчет соответствовал каждому входному, и децимация не имеет отношения к процессу фильтрации. В некоторых разработках сигма-дельта АЦП фильтрация выполняется двумя каскадами. При совместном использовании FIR и IIR фильтров децимация происходит в первом FIR каскаде, а окончательная фильтрация производится уже в IIR каскаде. При использовании FIR фильтров в обоих каскадах, для большей эффективности децимацию распределяют между двумя каскадами. Из предыдущего обсуждения ясно, что разработка цифровых фильтров для сигма-дельта АЦП содержит много компромиссов. FIR фильтры являются сами по себе дециматорами, всегда стабильны и обладают линейными фазовыми характеристиками (что особенно важно в аудио- и некоторых телеметрических измерениях), позволяют повысить эффективность процесса вычисления. Хотя они проще при проектировании, зато требуют больше звеньев для реализации заданной передаточной характеристики, чем соответствующий IIR фильтр. Обратная связь, используемая в IIR фильтрах, может потенциально приводить к нестабильности работы фильтра. Также IIR фильтры (которые функционально близки к аналоговым фильтрам) проявляют нелинейность фазовой характеристики. Благодаря своей стабильности и эффектам квантования, FIR фильтры более предпочтительны для проектирования. 3.2.6.4. Сигма-дельта ЦАП Сигма-дельта цифро-аналоговое преобразование можно рассматривать как аналоговоцифровое, только в обратном порядке, где все основные функции цифровых фильтров и сигмадельта модуляторов остаются неизменными. Сигма-дельта ЦАП проявляют те же превосходные свойства, что и сигма-дельта АЦП. Благодаря высокому коэффициенту передискретизации фильтрация высокочастотных компонент шума квантования на выходе однобитового ЦАП может быть достигнута простыми средствами. В традиционных архитектурах ЦАП на основе матрицы сопротивлений цифровая природа внутренних ключей порождает переходные процессы (глитчи), зависящие от кода. В результате в выходном спектре появляются паразитные гармонические составляющие. Для достижении чистоты спектра основную энергию глитчей можно уменьшить с помощью схемы выборкихранения, которая фиксирует напряжение на выходе ЦАП в области, свободной от переходных процессов. При такой технике, конечно, остаются глитчи, энергия которых сконцентрирована около гармоник частоты дискретизации (но это уже не нелинейные искажения). Для подавления помех вне полосы полезного сигнала на выходе схемы выборки-хранения нужен низкочастотный (сглаживающий) фильтр. Все основные принципы, используемые для расчета противопомеховых фильтров перед АЦП, применимы и к сглаживающим фильтрам после ЦАП. Исходя из этих соображений, имеет смысл применение передискретизации, чтобы смягчить требования к сглаживающему

140 фильтру. Реально же 2-, 4- и 8-кратная передискретизация давно используется в проигрывателях компакт-дисков с конвейерными R/2R в 16-, 18- и 20-битовых ЦАП. На рис. 3.34 даны основные элементы сигма-дельта ЦАП. В качестве примера здесь приведен 16-битовый ЦАП, который при частоте ввода данных 8 кГц способен воспроизводить сигналы в звуковом диапазоне от 0 Гц до 4 кГц. 16-битовое цифровое слово вводится в цифровой интерполирующий фильтр, где частота следования отсчетов достигает 1,024 МГц в зависимости от коэффициента передискретизации. Этот процесс можно рассматривать как реконструкцию нового, высокоскоростного цифрового сигнала из старого, низкоскоростного.

Рис. 3.34. Сигма-дельта ЦАП

На рис. 3.35 показан процесс интерполяции с коэффициентом 4. Входной сигнал как бы растягивается введением трех нулевых отсчетов между отсчетами данных. Результирующий сигнал фильтруется низкочастотным фильтром Частота следования отсчетов Y(m) увеличена в 4 раза по отношению к . Цифровой сигма-дельта шумообразующий модулятор сжимает 16-битовый 1,024 МГц поток данных до размера 1 бита. В противоположность модулятору сигмадельта АЦП данный модулятор полностью цифровой. Передаточная функция цифровой части определяется фильтром. Этот цифровой фильтр выполняет те же функции, что и в АЦП, где подавляются компоненты на частотах за полосой пропускания. Аналоговый фильтр, выполняющий эту функцию, обычно многокаскадный. При разработке такого фильтра важно то, что характеристики его определяются требованиями всей системы. Например, аудиосистема требует, чтобы амплитудные и фазовые характеристики имели малую неравномерность (в рабочей полосе частот), и в то же время фильтр должен обеспечивать хорошее подавление на высоких частотах. Естественно, что это будет активный фильтр, для которого надо выбрать операционные усилители, не вносящие побочных компонент из-за ограничения скорости нарастания и шума, а также имеющие низкие нелинейные искажения, в том числе и при разомкнутой обратной связи.

Рис. 3.35. Восстановление дискретного во времени сигнала

141 3.2.6.5. Применение сигма-дельта преобразователей Область применения этих устройств очень широка. Во-первых, это цифровые средства связи (телефонии), положившие, как принято считать, начало развитию этой технологии. Далее — средства измерения качества звуковых сигналов. Аппаратура высококачественного воспроизведения звука (проигрыватели компакт дисков класса "Hi-End", многоканальные рекордеры, акустические системы объемного звучания), «компьютерный звук» и «компьютерная музыка» сейчас без подобных преобразователей просто немыслимы. Не следует забывать и о промышленных приложениях. Дельта-сигма АЦП/ЦАП начинают свой путь к широкому применению в технике виброанализа, тензометрических системах, гидроакустических системах и др. При измерении параметров медленных сигналов также требуется высокое качество динамических параметров, ведь часто возникает потребность выделения слабого полезного сигнала на фоне широкополосной помехи большой интенсивности. Кроме этого, применение сигма-дельта преобразователей оправдано и в медицинском оборудовании (ультразвуковая диагностика, кардио-диагностика). Надо отметить вниманием цифровые средства радиоприема. Например, использование сигма-дельта ЦАП на выходе цифрового демодулятора радиосигнала дает существенный аппаратный выигрыш: это устройство уже включает в себя высокодобротный фильтр и цифро-аналоговый преобразователь с высоким разрешением, и все это в одном корпусе при минимальных требованиях к фильтрации шума квантования. То же касается и цифрового модулятора радиосигнала, на входе низкочастотной части которого великолепно смотрится сигма-дельта АЦП. В этом случае полоса информативного сигнала будет очень четко ограничена, а сам сигнал будет обладать весьма широким динамическим диапазоном. Понятно, что непосредственная обработка радиосигнала на несущей частоте с использованием сигма-дельта преобразователей не возможна, их внутренний цифровой фильтр полностью подавит высокочастотные колебания выше частоты среза этого фильтра. Также сигма-дельта АЦП применяются в составе ИМС систем сбора данных общего назначения. В заключение необходимо отметить, что выше изложены только базовые понятия. Для успешного завершения разработок с применением сигма-дельта преобразователей необходимо внимательным образом изучать документацию и рекомендации по применению, поставляемые производителями этих устройств.

3.2.7. Параллельные АЦП 3.2.7.1. Параллельные АЦП (АЦП считывания) Принцип работы АЦП параллельного действия (или как их еще называют АЦП считывания) основан на одновременном сравнении входного сигнала с эталонами, соответствующими nразрядному двоичному коду, и кодировании результатов этого сравнения. Пример такого преобразователя (для ) показан на рис. 3.36. В этом преобразователе опорных напряжений формируются с помощью резистивного делителя. Каждое из опорных напряжений подается вместе с на соответствующий компаратор. Срабатывают лишь те компараторы, у которых . При этом на выходах компараторов получится унитарный код. Так, например (см. рис. 3.28) если входное напряжение не выходит за пределы диапазона от 2.5 до 3.5 ( – шаг квантования), то компараторы с 1-го по 3-ий устанавливаются в единичное состояние, а компараторы с 4-го по 7-ой – в нулевое. Унитарный код с выходов компараторов подается на фиксирующие триггеры Т1 … Т7 с тем, чтобы избежать появления ошибки неоднозначности считывания. С выходов триггеров Т1 … Т7 унитарный код подается на преобразователь кода(приоритетный шифратор), преобразующий его в параллельный двоичный код.

142

Рис. 3.36. Параллельный АЦП

При быстро изменяющемся входном аналоговом сигнале, параллельному АЦП присуща неоднозначность считывания (апертурная погрешность). Решить эту проблему можно, например, предотвратив с помощью схемы выборки-хранения изменение входного напряжения в течение времени измерения. Однако при этом способе ограничивается допустимая частота входного напряжения, так как для установки схемы выборки-хранения необходимо время. Кроме того, вероятность изменения выходных состояний компараторов полностью не исключается, поскольку быстрые схемы выборки-хранения обладают заметным дрейфом. Этот недостаток можно устранить, если, как показано на рис. 3.36, после каждого компаратора в качестве промежуточной памяти ввести схему запоминания унитарного кода с линейки компараторов – срабатывающие по фронту D-триггеры. В этом случае в цикле преобразования обеспечивается сохранение стационарного состояния на выходе приоритетного шифратора после действия фронта импульса, запускающего триггер. Как следует из нижеприведенной таблицы, при возрастании компараторы устанавливаются в состояние «1» по очереди – снизу вверх. Аналогично, при убывании компараторы устанавливаются в состояние «0» в последовательности сверху вниз (см. рис. 3.36). Такая очередность не гарантируется при крутых фронтах входного напряжения, так как в этом случае преобладающим фактором становятся времена задержки компараторов, из-за различия в которых они могут переключаться в другом порядке. Это переходное состояние при определенных обстоятельствах может быть записано в триггерах, а именно тогда, когда фронт импульса, запускающего триггеры, и фронт сигнала совпадают. Приоритетное кодирование, однако, позволяет уменьшить вредное влияние этого фактора благодаря тому, что значения младших разрядов, не принимаются во внимание (принимается во внимание лишь номер самого старшего сработавшего компаратора см. таблицу состояний приоритетного шифратора). Время выборки должно быть меньше времени задержки компаратора, а ее начало определяется фронтом запускающего импульса. Различие во временах задержки обусловливает временную неопределенность (апертуру) результата при оцифровке быстро меняющихся сигналов. Чтобы сни-

143 зить ее величину, целесообразно применить компараторы с возможно меньшим временем задержки. Кроме того остается в силе ранее сформулированное условие для минимизации апертурной погрешности: необходимо, чтобы за время защелкивания унитарного кода компараторов в триггерах tt входной сигнал изменился не более чем на значение шага квантования U. Благодаря параллельной работе каскадов описанный способ АЦ-преобразования самый быстрый. При использовании ЭСЛ-схем можно обрабатывать сигналы с частотой до 50 МГц. Параллельные АЦП нашли широкое распространение из-за того, что они в принципе обладают самым высоким быстродействием из всех видов АЦП. Оно определяется быстродействием компараторов и задержками в кодирующем устройстве. При каждом преобразовании последовательно выполняются три операции: срабатывание схем сравнения, срабатывание триггеров и преобразование унитарного кода в параллельный двоичный код. Существенным недостатком параллельных АЦП является необходимость в большом количестве компараторов. Так, для 8-разрядного АЦП требуется 255 компараторов. Это затрудняет реализацию многоразрядных (свыше 6…8) АЦП в интегральном исполнении. Кроме того, точность преобразования ограничивается точностью и стабильностью компараторов и резистивного делителя. На основе этого способа строят наиболее быстродействующие АЦП с временем преобразования в пределах десятков и даже единиц наносекунд, но ограниченной разрядности (не более 6 разрядов).

3.2.7.2. Последовательно-параллельные АЦП Недостаток параллельного метода состоит в том, что число компараторов экспоненциально возрастает с возрастанием длины кодового слова (разрядности двоичного числа). Для 8-разрядного преобразователя требуется, например, уже компараторов. Можно значительно уменьшить аппаратурные затраты, снизив скорость преобразования. Для этого комбинируют параллельный метод и метод двоично-взвешенного приближения. При построении 8-разрядного преобразователя по последовательно-параллельному принципу в первом шаге параллельно преобразуется четыре старших разряда кода (рис. 3.37). Результат представляет собой грубо квантованное значение входного напряжения. Из него с помощью ЦАП образуется соответствующее аналоговое напряжение, которое вычитается из входного напряжения. Остаток представляется в цифровой форме вторым 4-разрядным АЦП.

Рис. 3.37. Структурная схема последовательно-параллельного АЦП

Если разность между грубо приближенным значением и входным напряжением усилить в 16 раз, можно использовать два АЦП с одним и тем же диапазоном входного напряжения. Различие между обоими преобразователями заключается, конечно, в требовании к точности: у первого АЦП она должна быть почти такой же, как у 8-разрядного преобразователя, так как иначе полученную разность не будет иметь смысла квантовать с меньшим (в данном случае в 16 раз) шагом квантования. Грубо приближенная и точная выходные величины должны, естественно, соответствовать одному и тому же входному напряжению . Из-за наличия задержки сигнала в первой ступени возникает, однако, временное запаздывание. Поэтому при использовании этого способа входное

144 напряжение с помощью устройства выборки-хранения поддерживается постоянным до тех пор, пока не будет получено все число. При разработке последовательно-параллельных АЦП кроме задач, возникающих при проектировании любого типа АЦП, возникают задачи выбора структуры и согласования шкал отдельных ступеней АЦП. Рассмотрим некоторые особенности этих задач. Для 7-разрядного последовательно-параллельного АЦП, осуществляющего преобразование сигнала , необходимо выбрать разрядность АЦП1 и АЦП2 и осуществить согласование их шкал. В связи с тем что сложность схемы формирования разностного сигнала для второй ступени (АЦП2) (см. рис. 3.37) возрастает с увеличением числа разрядов первой (АЦП1), что ухудшает быстродействие всего АЦП, целесообразно в первой ступени использовать меньшее число разрядов. Компромиссом для данного АЦП будет использование в АЦП1 трех, а в АЦП2 – четырех разрядов. Кроме рассмотренного многоступенчатого последовательно-параллельного АЦП применяются многотактные последовательно-параллельные АЦП. В них один и тот же параллельный АЦП работает последовательно несколько раз с соответствующим управлением пороговыми напряжениями путем изменения Uоп, приложенного к резистивному делителю параллельного АЦП. Это позволяет снизить аппаратурные затраты, однако при прочих равных условиях преобразователи такого типа оказываются в несколько раз более медленными по сравнению с рассмотренными многоступенчатыми. Рассмотрим пример 8-разрядного последовательно-параллельного АЦП, относящегося к типу многотактных (рис. 3.38). Здесь процесс преобразования разделен во времени.

Рис. 3.38. Многотактный АЦП

Преобразователь состоит из 4-разрядного параллельного АЦП, квант которого определяется величиной опорного напряжения, 4-разрядного ЦАП и устройства управления. Если максимальный входной сигнал равен 2.56 В, то в первом такте преобразователь работает с шагом квантования В. В это время входной код ЦАП равен нулю. Устройство управления пересылает полученное от АЦП в первом такте слово в четыре старших разряда выходного регистра, подает это слово на вход ЦАП и уменьшает в 16 раз опорное напряжение АЦП. Таким образом, во втором такте шаг квантования В и остаток, образовавшийся при вычитании из входного напряжения схемы выходного напряжения ЦАП, будет преобразован в младший полубайт выходного слова.

145 Очевидно, что используемые в этой схеме 4-разрядные АЦП и ЦАП должны обладать 8разрядной точностью, в противном случае возможен пропуск кодов, т.е. при монотонном нарастании входного напряжения выходной код АЦП не будет принимать некоторые значения из своей шкалы. Так же, как и в предыдущем преобразователе, входное напряжение многотактного АЦП во время преобразования должно быть неизменным, для чего между его входом и источником входного сигнала следует включить устройство выборки-хранения. Быстродействие рассмотренного многотактного АЦП определяется полным временем преобразования 4-разрядного АЦП, временем срабатывания цифровых схем управления, временем установления ЦАП с погрешностью, не превышающей 0.2...0.3 кванта 8-разрядного АЦП, причем время преобразования АЦП входит в общее время преобразования дважды. В результате при прочих равных условиях преобразователь такого типа оказывается медленнее двухступенчатого преобразователя, рассмотренного выше. Однако он проще и дешевле. По быстродействию многотактные АЦП занимают промежуточное положение между многоступенчатыми АЦП и АЦП последовательного приближения. 3.2.7.3. Конвейерные АЦП Быстродействие многоступенчатого АЦП можно повысить, применив конвейерный принцип многоступенчатой обработки входного сигнала. В обыкновенном многоступенчатом АЦП (рис. 3.38) вначале происходит формирование старших разрядов выходного слова преобразователем АЦП1, а затем идет период установления выходного сигнала ЦАП. На этом интервале АЦП2 простаивает. На втором этапе во время преобразования остатка преобразователем АЦП2 простаивает АЦП1. Введя элементы задержки аналогового и цифрового сигналов между ступенями преобразователя, получим конвейерный АЦП, схема 8-разрядного варианта которого приведена на рис. 3.39.

Рис. 3.39. Конвейерный АЦП

Роль аналогового элемента задержки выполняет устройство выборки-хранения УВХ2, а цифрового - четыре D-триггера. Триггеры задерживают передачу старшего полубайта в выходной регистр на один период тактового сигнала . Сигналы выборки, формируемые из тактового сигнала, поступают на УВХ1 и УВХ2 в разные моменты времени (рис. 3.40). УВХ2 переводится в режим хранения позже, чем УВХ1 на время, равное суммарной задержке распространения сигнала по АЦП1 и ЦАП. Задний фронт тактового сигнала управляет записью кодов в D-триггеры и выходной регистр. Полная обработка входного сигнала занимает около двух периодов , но частота появления новых значений выходного кода равна частоте тактового сигнала.

146

Рис. 3.40. Временная диаграмма работы конвейерного АЦП

Таким образом, конвейерная архитектура позволяет существенно (в несколько раз) повысить максимальную частоту выборок многоступенчатого АЦП. То, что при этом сохраняется суммарная задержка прохождения сигнала, соответствующая обычному многоступенчатому АЦП с равным числом ступеней, не имеет существенного значения, так как время последующей цифровой обработки этих сигналов все равно многократно превосходит эту задержку. За счет этого можно без проигрыша в быстродействии увеличить число ступеней АЦП, понизив разрядность каждой ступени. В свою очередь, увеличение числа ступеней преобразования уменьшает сложность АЦП. Действительно, например, для построения 12-разрядного АЦП из четырех 3-разрядных необходимо 28 компараторов, тогда как его реализация из двух 6-разрядных потребует 126 компараторов.             

Вопросы для самопроверки Поясните, за счет чего включение УВХ между источником преобразуемого сигнала и АЦП позволяет существенно повысить частоту выборок без увеличения погрешности. АЦП какого типа обладают наибольшим быстродействием? Сравните число компараторов в схемах 8-разрядных АЦП: параллельного и двухступенчатого. Сколько АЦП и сколько ЦАП должен содержать 4-ступенчатый АЦП? Поясните, почему 4-разрядные АЦП и ЦАП в схеме двухтактного АЦП должны обладать 8-разрядной точностью. За счет чего конвейерный АЦП имеет большее быстродействие, чем соответствующий ему многоступенчатый? У каких последовательных АЦП время преобразования зависит от амплитуды входного сигнала? В каких пределах (в процентах от полной шкалы) может меняться входной сигнал 16-разрядного АЦП последовательного приближения во время преобразования без потери точности преобразования? К чему приведет уменьшение опорного напряжения по сравнению с номинальным значением для АЦП любого типа? Чем определяется статическая точность АЦП двухтактного интегрирования? Почему в состав АЦП двухтактного интегрирования не включают УВХ? Перечислите преимущества сигма-дельта АЦП по сравнению с АЦП многотактного интегрирования. Чем определяется статическая точность сигма-дельта АЦП?

147

ЗАКЛЮЧЕНИЕ Электронные промышленные устройства служат для преобразования информации, используемой при контроле, измерении и управлении. Не снижается ли актуальность создания этих устройств в век всеобщей, компьютеризации, широкого применения различных ЭВМ в целях автоматизации технологических процессов? Тенденции развития средств автоматизации и микропроцессорной техники на протяжении нескольких поколений ЭВМ позволяют ответить на этот вопрос отрицательно. Существует большой класс сравнительно простых устройств, являющихся локальными средствами обработки информации и управления. Их нерентабельно выполнять на основе дорогостоящих универсальных ЭВМ. К таким устройствам относятся преобразователи сигналов датчиков, внешних командных воздействий, устройства управления звуковыми и световыми индикаторами, исполнительными узлами и др. Область их применения включает не только промышленные объекты, но и бытовую технику, средства «малой механизации». Часто такие устройства должны отвечать разнообразным и жестким конструктивным и эксплуатационным требованиям, что также служит основанием для специализированных разработок. Применение микроконтроллеров и одноплатных ЭВМ для автоматизации управления и научных исследований требует создания специализированных средств сопряжения. Для унификации этих средств и способов обращения к ним созданы стандартизованные магистрали и системы сигналов. Они подобны внутренним магистралям микропроцессора и предусматривают возможность выбора одного из узлов (его адресацию), проверки его готовности к общению с ЭВМ, задания режима и направления потока информации, передачи данных. Две противоположные тенденции — универсализация и специализация средств – совершенствуются и в каждом новом поколении дают новые качественные характеристики, одной из перспективных тенденций является децентрализация обработки информации. Ее развитие стало возможным с появлением сравнительно дешевых микроконтроллеров. Встроенные в локальные средства, они обеспечивают более глубокую «интеллектуальную» обработку информации, передавая только обобщенные данные в центральную ЭВМ, тем самым разгружая ее и линии связи, повышая надежность и живучесть системы. Вопрос о рациональном выборе средств и степени централизации решается на основе компромисса и оптимизации, где целевой функцией являются стоимость разработки, время проектирования и технические характеристики полученного результата.

148 СПИСОК ЛИТЕРАТУРЫ 1.

2. 3. 4.

5.

Электронные промышленные устройства: Учеб. для студ. вузов спец. «Пром. электрон» / В. И. Васильев, Ю. М. Гусев, В. Н. Миронов и др.- М.: Высш. шк., 1988,- 303 с: ил. ISBN 5-06-001287-5 Пухальский Г. И. Цифровые устройства: Учебное пособие для втузов / Г. И. Пухальский, Т. Я. Новосельцева. – СПб.: Политехника, 1996. — 885 с: ил.ISBN5-7325-0359-5 Бойт К. Цифровая электроника/ К. Бойт – М.: Техносфера, 2007. - 472 с. ISBN 978-594836-124-6 Программируемые логические ИМС на КМОП-структурах и их применение / П. П. Мальцев, Н.И. Гарбузов, А.П. Шарапов, Д.А. Кнышев – М.: Энергоатомиздат, 1998. - 160 с: ил. - (Зарубежные интегральные микросхемы). ISBN 5-283-01678-1 Аналого-цифровое преобразование / Под ред. Уолта Кестера – М.: Техносфера, 2007. 1016 с. ISBN 978-5-94836-146-8

149

ГЛОССАРИЙ

A ADPCM, 29 AND Array, 79

S SNR, 29, 119

C CMOS, 55 CPLD, 79

D DAC, 106 DC -Decoder, 65 DTL, 52

E EAROM, 75 ECL, 55 EEPLD, 78 EEROM, 75 ENOB, 119 EPLD, 78 EPROM, 73

T TTL, 53 TTLS, 54

А автокорреляционная функция, 20 Автомат Мили, 83 Автомат Мура, 83 АКФ, 20 алфавит, 31 Аналоговый сигнал, 8 АЦП, 118

Б БМК, 77

В вырожденная функция, 42

F FPGA, 80 FPLA, 79 FSE, 108

Г гармонический анализ, 12

G GAL, 79

H HTTL, 54

Д Демультиплексор, 69 джиттер, 121 Дизъюнктивная нормальная форма, 45 дизъюнкция, 43 Дискретный сигнал, 8 ДНФ, 45 ДТЛ, 52

L LTTL, 53 LVTTL, 54

З Закон Мура, 5

И

O OR Array, 79

P PAL, 79 PROM, 73

К R

ROM, 73

импликация, 43 Информация, 7 ИС, 51 исключающее ИЛИ, 43

Квазидетерминированные сигналы, 10 КМОП, 55 ковариационная функция, 20 код Хемминга, 38 кодер, 67

150 конъюнкция, 42

Л

сумматор, 70 Сумматор, 70 схема равнозначности кодов, 72 сэмплирование, 25

ЛБ, 80 логическое сложение, 43 логическое умножение, 42

М макстерм, 45 масочные ПЗУ, 74 математическое ожидание, 19 минтерм, 42, 45 Мультиплексор, 68 МЯ, 79

О

Т Таблица поиска, 81 терм, 45 триггер, 86 Триггер Шмитта, 57 ТТЛ, 53 ТТЛШ, 54

Ф функция И, 42 функция ИЛИ, 43

Ц

Обратный код, 35

П Периодический сигнал, 10 ПЗУ, 73 ПЛИС, 77 полусумматор, 70 ППЗУ, 73 приоритетный шифратор, 67 прямое преобразование Фурье, 12

Цифроаналоговый преобразователь, 106 цифровой автомат, 83 цифровой компаратор, 72 Цифровые сигналы, 9

Ч Частота дискретизации, 25 четвертьсумматор, 70

Р РПЗУ, 73

С система счисления, 34 Случайными сигналы, 10 соотношени неопределенности, 16 Стационарный процесс, 20 стохастический процесс, 19 стрелка Пирса, 43 сумма по модулю 2, 43

Ш Шифратор, 67 штрих Шеффера, 43 шум квантования, 28

Э Электронное промышленное устройство, 5 энтропия сигнала, 32 Эргодический процесс, 20 ЭСЛ, 55

151

Учебное издание

Борис Федорович Кузнецов Электронные промышленные устройства Учебное пособие Оригинал макет подготовлен в OpenOffice.org 3.0.1 РедакторформулOOoLatexЕquations совместно с MiKTeX 2.7 Издательстово Ангарской государственной технической академии 665835 г. Ангарск Иркутской обл. ул. Чайковского 60 Подписано в печать 01.03.2010 г. Печать трафаретная. ГарнитураTimesNewRoman. Формат70x100/16 (170x240) Тираж 100 экз. Заказ № 1254

Библиографическое описание: