Организация ЭВМ и систем: Рабочая программа, задание на контрольную работу, методические указания к выполнению контрольной работы

Министерство образования Российской Федерации Государственное образовательное учреждение высшего профессионального образования СЕВЕРО-ЗАПАДНЫЙ ГОСУДАРСТВЕННЫЙ ЗАОЧНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

Кафедра компьютерных технологий и программного обеспечения

ОРГАНИЗАЦИЯ ЭВМ И СИСТЕМ Рабочая программа Задание на контрольную работу Методические указания к выполнению контрольной работы

Ф а к у л ь т е т информатики и систем управления Направление подготовки дипломированного специалиста 654600 – информатика и вычислительная техника Специальность 220100 – вычислительные машины, комплексы, системы и сети Направление подготовки бакалавров 552800 – информатика и вычислительная техника

САНКТ-ПЕТЕРБУРГ

2003

1

Утверждено редакционно-издательским советом университета

УДК 681.3 Организация ЭВМ и систем: Рабочая программа, задание на контрольную работу, методические указания к выполнению контрольной работы − СПб.: СЗТУ, 2003. − 28с.

В курсе рассматриваются вопросы организации ЭВМ и систем. В основных его разделах изучаются принципы построения, функционирования и оценки характеристик ЭВМ и систем, отдельных их устройств и блоков. Приведены рабочая программа, варианты заданий на контрольную работу и методические указания по ее выполнению. Рабочая программа курса разработана на основании Государственных образовательных стандартов высшего профессионального образования по направлению подготовки дипломированных специалистов 654600 (специальность 220100 – вычислительные машины, комплексы, системы и сети) и направлению подготовки бакалавров 552800. Рассмотрено на заседании кафедры компьютерных технологий и программного обеспечения 13 февраля 2003 г., одобрено методической комиссией факультета информатики и систем управления 6 марта 2003 г. Р е ц е н з е н т ы: Г. И. Анкудинов, д-р техн. наук, проф. кафедры компьютерных технологий и программного обеспечения СЗТУ, М. С. Куприянов, д-р техн. наук проф. кафедры вычислительной техники Санкт-Петербургского государственного электротехнического университета “ЛЭТИ”.

С о с т а в и т е л и: М.В.Копейкин, канд. техн. наук, доц. В.В.Спиридонов, канд. техн. наук, доц. Е.О.Шумова, доц.

© Северо-Западный государственный заочный технический университет, 2003

2

ПРЕДИСЛОВИЕ

Цель изучения дисциплины Целью курса "Организация ЭВМ и систем" является усвоение базовой совокупности знаний о принципах организации современных ЭВМ и систем, на

основе

которой

студенты

могли

бы

самостоятельно

оценивать

возможности различных вычислительных машин и систем, принимать решения о выборе конкретной модификации машины, осуществлять техническое обслуживание ЭВМ и, в случае необходимости, разрабатывать отдельные блоки или устройства систем переработки информации. Задачи изучения дисциплины В результате усвоения материала настоящего курса студенты должны знать основные принципы организации технических средств ЭВМ и систем; функциональную и структурную организацию ЭВМ; принципы построения основных устройств ЭВМ; важнейшие этапы и тенденции в развитии цифровой, аналоговой и гибридной вычислительной техники; методы оценки параметров ЭВМ и отдельных их устройств. Кроме того, студенты должны уметь самостоятельно разбираться в назначении и устройстве различных блоков ЭВМ; применять на практике инженерные

методы

расчета

параметров

ЭВМ

и

соответствующие

математические модели; определять основные технические противоречия в системе (устройстве), мешающие ее совершенствованию, и находить пути их разрешения в процессе модификации и проектирования систем; настраивать отдельные

блоки

документацией);

ЭВМ

(при

использовать

ознакомлении средства

проектирования.

3

ВТ

с для

соответствующей решения

задач

Место дисциплины в учебном процессе Дисциплина

охватывает

широкий

круг

вопросов,

освещающих

устройство, функционирование, структуру, проектирование и эксплуатацию ЭВМ. При изучении ряда его разделов используется материал следующих дисциплин: "Математическая логика и теория алгоритмов", "Дискретная математика",

"Теория

автоматов",

"Электротехника

и

электроника",

"Схемотехника ЭВМ". В свою очередь, ряд положений дисциплины "Организация ЭВМ и систем" служит основой для дисциплин: "Интерфейсы периферийных

устройств",

"Микропроцессорные

"Сети

системы",

ЭВМ

и

"Эксплуатация

телекоммуникации", средств

"Конструкторско-технологическое обеспечение производства ЭВМ".

4

ВТ",

1. СОДЕРЖАНИЕ ДИСЦИПЛИНЫ 1.1. Блок-схема связи разделов дисциплины

5

1.2. Рабочая программа (Объем 154 часа) Введение (1 час) [1], c.6...8, 23 Цель и задачи курса, его роль в подготовке специалистов по вычислительной

технике

и

взаимосвязь

с

другими

дисциплинами

специальности. Основные исторические сведения, роль отечественных ученых в разработке теории и проектирования ЭВМ. Цифровая, аналоговая и гибридная формы представления информации. Классификация

вычислительных

средств

по

формам

представления

информации и принципу организации вычислений. Перспективы и тенденции развития технических средств ЭВМ, методов их проектирования и применения. Раздел 1. ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ ВЫЧИСЛИТЕЛЬНЫЕ МАШИНЫ

1. Общие сведения о цифровых ЭВМ (10 часов) [1], c.18...20, 24...36; [4], c.10...12 Обобщенные

структуры

ЭВМ

общего

назначения,

микроЭВМ,

специализированных ЭВМ. Основные характеристики ЭВМ. Принцип

программного

управления.

Классификация

ЭВМ.

Особенности и области применения ЭВМ различных классов. Режимы работы ЭВМ. Иерархический принцип организации технических средств ЭВМ. Цели, стадии и принципы проектирования ЭВМ. Функционально-структурный подход, основные функции систем переработки информации. Взаимосвязь

6

функциональных возможностей базовых операционных узлов, структуры, функций и основных технических характеристик устройств ЭВМ. Общие сведения о методах оценки производительности и надежности ЭВМ. 2. Основные характеристики и типы запоминающих устройств ЭВМ (5 часов) [9], c.3...9, 12...16, 21...27 Основные понятия и определения. Классификация запоминающих устройств. Основные характеристики ЗУ. Иерархическая организация многоуровневой памяти ЭВМ. ЗУ с последовательной и произвольной выборкой, адресные и безадресные ЗУ. 3. Организация ЗУ различных типов (22 часа) [1], c.91...127; [3], с.224...242, 273...284; [4] с.93...123 Назначение, структура и организация работы оперативных ЗУ (ОЗУ). Многоканальный доступ и расслоение обращений. Полупроводниковые ОЗУ. Элементы памяти, структурная организация, диаграммы работы полупроводниковых ОЗУ. Организация и основные разновидности модулей ЗУ на БИС. Сверхоперативные ЗУ, организация их работы. Кэш память Стек, его аппаратная и программная организация. Постоянные ЗУ (ПЗУ), их разновидности и организация. Флэш-память. Ассоциативные и многофункциональные ЗУ. Новые технологии и перспективы развития ЗУ.

7

4. Процессоры ЭВМ и их арифметико-логические устройства (20 часов) [1], с.125...153, 219...242; [3] c.345...365, 370...391 Назначение процессора. Обобщенная структурная схема процессоров с непосредственными и магистральными связями. Проблемно- и функционально-ориентированные процессоры. Арифметико-логические устройства (АЛУ). Назначение, принципы организации и основные характеристики АЛУ, их классификация. Средства описания функционирования АЛУ. Основные этапы проектирования АЛУ. Базовые преобразования структур АЛУ. Обобщенные структурные схемы операционных устройств. Общий порядок перехода от функционального описания к структурному. Структура АЛУ и алгоритмы выполнения основных арифметических операций. Особенности

построения

АЛУ

и

алгоритмы

выполнения

арифметических операций над двоично-десятичными числами. Выполнение логических операций в АЛУ. АЛУ табличного типа. АЛУ с конвейерной обработкой операндов. Выбор основных параметров АЛУ. Оценка эффективности структур АЛУ. 5. Устройства управления (24 часа) [1], с.157...214, [7], с.4...36, 40, 53...63, 75...83 Основные понятия, назначение и классификация устройств управления (УУ), их функции. Средства для описания функционирования УУ. Системы адресации ЭВМ. Обобщенная структурная схема УУ. Организация управления выполнением последовательности команд и 8

операций. Взаимодействие узлов УУ при реализации переходов, циклов, обращений к процедурам и др. Аппаратные УУ. УУ на основе распределителей управляющих сигналов. УУ с жесткой логикой на основе микропрограммных автоматов. Микропрограммные УУ. Форматы микрокоманд, методы кодирования микроопераций. Адресация микрокоманд и механизм условных переходов в микропрограммах.

6. Системы прерывания программ и системы памяти ЭВМ (23 часа) [1], с.226...240, 311...327, 420...434; [4], с.75...83; [9], с.7...21, 46 Системы прерывания программ ЭВМ, виды прерываний. Принципы организации прерывания программ, основные структурные схемы и характеристики

систем

прерываний.

Приоритетное

обслуживание

прерываний. Организация прерываний в персональных ЭВМ. Системы памяти ЭВМ, их классификация. Организация работы оперативных ЗУ в многопрограммных ЭВМ. Секционированные ЗУ. Динамическое распределение информации в ЗУ. Страничная

и

сегментная

организация

памяти.

Многоканальные

и

многоблочные ЗУ. Способы защиты памяти. Управление обменом с внешней памятью, дисциплины обслуживания обращений к внешним ЗУ. 7. Организация ввода-вывода информации в ЭВМ (12 часов) [1], с. 420...434, 451...460

9

Организация управления вводом-выводом в многопрограммных ЭВМ. Алгоритмы и структура интерфейсов ввода-вывода при различных видах обмена: программно-управляемом, по прерыванию, с прямым доступом к памяти. Организация шин интерфейса. Типовые интерфейсы ЭВМ. Каналы ввода-вывода. 8. Архитектура вычислительных систем (12 часов) [1], с. 440...487 Архитектурные особенности организации ЭВМ различных классов Многомашинные

вычислительные

(ВК)

комплексы

и

многопроцессорные вычислительные системы (ВС). Параллельные системы. Классификация и основные типы вычислительных систем. Матричные, конвейерные, потоковые ВС.

Раздел 2. АНАЛОГОВЫЕ И ГИБРИДНЫЕ ЭВМ

9. Теоретические основы аналоговой и гибридной вычислительной техники (6 часов) [8], с.5...28 Сущность

моделирования.

Физическое

и

математическое

моделирование. Системы аналогий и основные понятия теории подобия. Методы построения электрических моделей. Основные характеристики аналоговых и гибридных вычислительных машин. Обобщенная структурная схема гибридной вычислительной системы. Задачи, решаемые аналоговым и цифровым процессорами, и устройства их сопряжения.

10

10. Принципы построения аналоговых и гибридных вычислительных блоков (6 часов) [8], с.30...40, 44...54 Принципы

построения

вычислительных

устройств

на

основе

операционного усилителя. Построение схемы суммирования и вычитания на дифференциальном операционном усилителе. Интегрирующие и дифференцирующие устройства. Множительные и делительные устройства. Устройства и методы воспроизведения нелинейных функций. Заключение (1 час) [1], с.7...8; [2], c.28 Перспективные направления развития архитектуры и технических средств ЭВМ. 1.3. Тематический план лекций для студентов очно-заочной формы обучения (40 часов) 1. Введение. Взаимосвязь курса с дисциплинами специальности. Историческая справка. Формы представления информации и организации вычислений. Структура цифровых ЭВМ. (2 часа). 2. Классификация ЭВМ. Этапы проектирования ЭВМ. Функциональноструктурный подход. Общие сведения о методах оценки производительности ЭВМ. (2 часа). 3. Классификация запоминающих устройств. Основные характеристики ЗУ. Доступ к информации в ЗУ. (2 часа). 4. Оперативные ЗУ. Элементы памяти и организация полупроводниковых ОЗУ (4 часа). 5. Организация сверхоперативных ЗУ. Кэш-память. Буферные ЗУ. Перспективы развития ЗУ (2 часа).

11

6. Обобщенная структура процессора. Проблемно- и функционально ориентированные процессоры. АЛУ, принципы организации, основные характеристики, классификация, средства описания. (2 часа). 7. Структура АЛУ и выполнение операций в них. (2 часа). 8. Устройства управления, их функции, классификация и средства описания. Системы адресации ЭВМ. Управление выполнением последовательности команд и операций. (4 часа). 9. Микропрограммные УУ. Форматы микрокоманд: кодирование микроопераций, адресация микрокоманд. (4 часа). 10. Системы прерывания. Принципы организации, характеристики, структура. Прерывания в ПЭВМ. (4 часа). 11. Системы памяти, их классификации. Динамическое распределение памяти, сегментная и страничная организация. Способы защиты памяти. Управление обменом с внешней памятью. (4 часа). 12. Организация управлением вводом-выводом. Виды обмена. Каналы ввода-вывода. (2 часа). 13. Архитектура вычислительных систем различных классов. (2 часа). 14. Организация аналоговых и гибридных ЭВМ. Функциональные блоки для выполнения операций. Линейные блоки на основе операционных усилителей. (2 часа) 15. Множительные и делительные устройства. Устройства и методы для воспроизведения нелинейных функций. (2 часа). 1.4. Перечень лабораторных работ (12 часов) 1. Исследование устройства микропрограммного управления. (2 часа). 2 Исследование работы двоичного арифметического устройства. (2 часа). 3 Изучение принципов работы процессора на действующей ЭВМ. (2 часа). 4

Определение

конфигурации

и

оценка

производительности

персональной ЭВМ. (2 часа). 5 Изучение интерфейса ввода-вывода микропроцессорной системы. (2 часа). 6. Исследование линейных операционных блоков. (2 часа).

12

1.5.Тематика курсового проектирования Разработка специализированного процессора с несложной структурой. 2. ЛИТЕРАТУРА Основная 1. Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов.- М.: Энергоатомиздат, 1991. - 552 с. Дополнительная 2. Гук М. Аппаратные средства IBM PC: Энциклопедия. - 2-е изд. – СПб.: Питер, 2001. - 928 с. 3. Спиридонов В.В. Проектирование структур АЛУ: Учеб. пособие. СПб.: СЗПИ, 1992. - 84 с. 4. Балашов Е.П. Григорьев В.Л., Петров Г.А. Микро- и мини-ЭВМ: Учеб. пособие для вузов. - Л.: Энергоатомиздат, 1984. - 376 с. 5.

Майоров

С.А.,

Новиков

Г.И.

Структура

электронных

вычислительных машин. - Л.: Машиностроение, 1979. - 384 с. 6. Хамахер К., Вранешиг Э., Заки С. Организация ЭВМ. 5-е изд. – СПб.: Питер, 2003. - 848 с. 7. Копейкин М.В., Пашкин В.Я., Спиридонов В.В. Управление ЭВМ: Учеб. пособие. - Л.: СЗПИ, 1988. - 84 с. 8. Любич В.А., Пашкин В.Я., Победнов В.А. Аналоговые и комбинированные вычислительные машины: Учеб. пособие. - Л.:СЗПИ, 1987. - 84 с. 9. Спиридонов В.В. Организация и проектирование подсистем хранения информации в автоматизированных системах переработки данных: Учеб. пособие. - Л.: СЗПИ, 1984. - 84 с.

13

3. ЗАДАНИЕ НА КОНТРОЛЬНУЮ РАБОТУ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ЕЁ ВЫПОЛНЕНИЮ По дисциплине предусмотрено выполнение одной контрольной работы. Контрольная работа состоит из четырех задач. Варианты задач выбираются в соответствии с цифрами шифра студента, причем вариант микропрограммы для второй задачи контрольной работы выбирается по предпоследней цифре шифра. Вместо типового контрольного задания по согласованию с кафедрой предпочтительнее решить какую-либо производственную задачу или вопрос соответствующей направленности. Контрольная работа должна выполняться в отдельной тетради с указанием названия дисциплины, фамилии, инициалов и шифра студента, группы, факультета, специальности и номера контрольной работы. 3.1. Задание на контрольную работу Задача 1 Построить в заданном элементном базисе функциональную схему одного разряда операционной части устройства с магистральной структурой или с непосредственными связями, состоящего из четырех регистров Р1, Р2, Р3 и Р4 на синхронных D-триггерах (можно использовать также и DVтриггеры) и допускающего заданные в табл.1 передачи информации между регистрами. Таблица 1 Предпоследняя цифра шифра 0 1 2 3

Перечень передач

Последняя Тип Элементцифра связей ный шифра устройства базис

A1, A2, A5, A6, A7, A9 A1, A4, A7, A9, A11, A12 A2, A5, A8, A9, A10, A12 A2, A6, A7, A9, A10, A11

0 1 2 3

14

М Н М Н

ИЛИ-НЕ " " "

4 5 6 7 8 9

A2, A3, A4, A7, A8, A11 A3, A4, A5, A7, A10, A12 A3, A5, A6, A8, A9, A12 A1, A2, A3, A5, A7, A10 A1, A4, A5, A7, A8, A11 A2, A5, A6, A9, A10, A11

Окончание табл. 1 М " Н И-НЕ М " Н " М " Н "

4 5 6 7 8 9

Примечание. A1: (P2) := (P1)

A7: (P1) := (P3)

A2: (P3) := ( P1 )

A8: (P2) := ( P3 )

A3: (P4) := (P1)

A9: (P4) := (P3)

A4: (P1) := (P2)

A10: (P1) := (P4)

A5: (P3) := (P2)

A11: (P2) := ( P 4 )

A6: (P4) := ( P 2 )

A12: (P3) := (P4)

М - устройство с магистральной структурой; Н - устройство с непосредственными связями. Задача 2 Представить граф-схему микропрограммы, заданной в виде логической схемы,

и

определить

среднее

время

выполнения

микропрограммы,

предполагая, что проверка логических условий не требует времени. Время выполнения операторных вершин и вероятности выполнения логических условий xi (т.е. вероятности того, что xi = 1) микропрограмм представлены в табл.2. Вычислить также значение вероятности выполнения условия xi, определяющего циклический участок микропрограммы (если таких условий несколько, то для одного из них), при котором цикл будет выполнен в среднем m+n+5 раз, где m - последняя, а n - предпоследняя цифры шифра.

15

Посл. цифра шифра 0

Таблица 2 Время выполнения оператора Вероятность выполнения в тактах условия A1 A2 A3 A4 A5 A6 x1 x2 x3 x4 2

5

7

4

3

2

0,5

0,5

0,6

0,2

1

3

8

6

6

1

5

0,2

0,4

0,9

0,8

2

1

4

3

7

3

2

0,1

0,9

0,5

0,4

3

4

2

4

3

2

6

0,7

0,6

0,2

0,8

4

2

3

7

8

6

5

0,4

0,2

0,4

0,9

5

3

6

4

2

3

1

0,5

0,1

0,1

0,6

6

2

8

9

1 10

6

0,9

0,3

0,2

0,7

7

1

1

5

7

9

8

0,9

0,4

0,6

0,5

8

4

2

9

3

2

4

0,6

0,6

0,7

0,9

9

3

1

7

6

8

5

0,5

0,3

0,2

0,9

Варианты микропрограммы Вариант 0 Aн A1 x1 ↑1A4 ↓6 x4 ↑2A6 ω ↑3↓1 x2 ↑4↓5A3x3 ↑5↓4A2 ω↑6↓2A5 ↓3Aк Вариант 1 Aн A1 x1↑1A3x3↑2 x4 ↑3A6ω ↑4↓3A5ω↑5↓2↓8 x2↑6A4ω↑7 ↓6↓1A2ω↑8↓4↓5↓7Aк Вариант 2 Aн A1 ↓1A2x1 ↑1 x2 ↑2 x4↑3A6 ω ↑4↓3↓6A5 ω↑5↓2A3x3 ↑6 A4 ↓4↓5Aк Вариант 3 Aн ↓3A1 ↓2A2 ↓1A3x1 ↑1 x2 ↑2 A4 x3 ↑3x4↑4A6 ω ↑5 ↓4A5 ↓5Aк

16

Вариант 4 Aн A1 ↓2x1 ↑1A2 ↓1 x2 ↑2A5 x4↑3A6 ω ↑4↓3 x3↑5A4 ω↑6↓5A3 ↓4↓6Aк Вариант 5 Aн A1 x1 ↑1↓4A2↓3 ↓1A3 ↓2A4x2 ↑2 x3↑3A5 x4↑4A6Aк Вариант 6 Aн A1 ↓4A2 ↓3A3 ↓2A4 ↓1A5 x1 ↑1x2 ↑2 x3↑3 A6 x4↑4Aк Вариант 7 Aн A1 x1 ↑1↓4A3 x3 ↑2A6 ω↑3↓2↓6 x4 ↑4 A5 ω↑5↓1A2 x2 ↑6A4 ↓3 ↓5Aк Вариант 8 Aн A1 x1 ↑1A2 ↓5A3 ↓3A4 ↓4x4 ↑2A5↓6 x3 ↑3 ω↑4↓1 x2 ↑5 ω ↑6 ↓2Aк Вариант 9 Aн A1 x1↑1↓3A4 x4↑2A6ω↑3 ↓2 ↓6A5ω↑4 ↓1 ↓7↓8 x2↑5A3x3↑6ω↑7↓5A2 ω↑8↓4Aк Задача 3 Построить модуль оперативного запоминающего устройства, имеющий заданную информационную емкость, на микросхемах памяти заданной серии. Емкость модуля и серия микросхем выбираются из табл.3. Предпоследняя цифра шифра 0 1 2 3 4 5

Емкость модуля (К байт) 64 64 64 128 128 128

17

Таблица 3 Серия микросхем К581 К537 К1500 К537 К541 К1500

Окончание табл. 3 6 7 8 9

256 256 256 512

К132 К537 К541 К132

Задача 4 На множестве микроопераций Y = {y1, y2, ... , y12}, состоящем из 12 микроопераций, определено множество микрокоманд W = {w1, w2, ... , w8}, состоящее

из

8

микрокоманд,

выполняемых

некоторой

ЭВМ

с

микропрограммным управлением. Построить для заданных множеств Y и W матрицу S совместимости микроопераций и найти подмножества Yi несовместимых операций методом прямого включения. Закодировать двоичными кодами микрооперации, входящие

в

построенные

подмножества,

и

определить

разрядность

операционной части микрокоманд (суммарное количество разрядов полей микроопераций)

при

выбранном

распределении

микроопераций

по

подмножествам. Привести кодированное представление операционной части двух (на выбор) микрокоманд из исходного множества W. Исходное множество микрокоманд W определяется из табл.4. Таблица 4 а) б) Третья от конца цифра шифра 0 1 2 3 4 5 6 7 8 9 5 8 2 8 4 1 8 3

A 4 1 4 8 8 4 3

9 2 4 2 8 4 2 5

9 4 2 4 1 4 4 A

C 1 2 1 8 0 1 6

3 4 8 4 2 2 4 9

9 4 2 4 8 1 4 3

5 8 2 2 1 8 8 6

C 2 1 8 8 2 2 5

Вторая от конца цифра шифра 0 1 2 3 4 5 6 7 8 9

9 2 4 2 1 1 2 C

4 1 8 2 4 9 1 2

18

1 2 4 8 1 6 2 4

2 1 8 4 2 9 1 1

1 4 8 2 1 C 4 2

8 2 1 4 8 3 2 8

4 2 8 1 4 A 2 4

1 8 2 4 1 A 8 8

1 2 8 4 1 A 2 1

4 2 1 8 4 3 2 4

8 4 1 2 8 5 4 1

Окончание табл. 4 в) Последняя цифра шифра 0 1 2 3 4 5 6 7 8 9 2 5 9 2 6 1 3 1

8 2 7 8 8 3 A 2

4 1 9 6 4 1 7 1

2 4 C 2 3 4 6 5

C 2 3 C 4 2 6 2

1 6 A 1 5 2 3 2

4 8 B 4 4 9 C 8

4 2 A 5 4 2 7 2

8 6 3 8 C 2 A 2

2 4 D 2 2 C 6 4

3.2. Методические указания к выполнению контрольной работы

При решении задачи 1 следует изобразить триггеры регистров, не раскрывая их схемы в заданном элементном базисе. В устройстве с магистральной структурой имеется шина данных (для одного разряда - это одна линия связи), на которую могут выдавать информацию

все

регистры,

являющиеся

для

заданного

набора

микроопераций источниками информации. С шины данных информация может

быть

передана

в

регистр,

любой

являющийся

приемником

информации. Передача осуществляется при подаче одновременно двух сигналов управления: выдача информации из регистра-источника на шину данных и прием информации с шины на регистр-приемник. При непосредственных связях на входе каждого регистра должна иметься схема, управляющая занесением в него информации из любого регистра, с которым в заданном наборе микроопераций есть связь, при подаче соответствующего управляющего сигнала. Решая

эту

задачу,

следует

записать

логические

функции,

соответствующие сигналам на управляющих и информационных входах 19

триггеров всех регистров (в варианте с непосредственными связями) или на управляющих входах триггеров и на шине данных (в вариантах с магистральными связями). Например, D1 = A1(P2) + A2( P3 ), где D1 - вход Dтриггера регистра P1, (Р2) и ( P3 ) - соответственно содержимое регистра Р2 и инверсия содержимого регистра Р3. По записанным функциям далее строятся схемы связи регистров. Наиболее распространенными ошибками при решении этой задачи являются "закорачивание" нескольких выходов логических элементов на одну шину и использование общего сигнала синхронизации для всех регистров на D-триггерах. Первое допустимо только для элементов со специальными выходами (какими ?), второе - приводит к сбросу триггеров, не участвующих в выполняемой передаче, так как на их информационных входах в момент подачи синхросигнала будет нулевой сигнал. При решении задачи 2 необходимо вначале составить граф-схему микропрограммы по ее логической схеме. Логическая схема читается слева направо от начального оператора Aн к конечному - Aк. Операторы в этой схеме обозначены через Ai , а логические условия - через xj . Стоящая сразу за логическим условием xj

направленная вверх стрелка с номером k

указывает, куда осуществляется переход при нулевом значении этого условия. Оператор или условие, к которому осуществляется такой переход, расположен непосредственно справа от стрелки, имеющей тот же номер k и направленной вниз. При выполнении логического условия xj (при xj = 1) переход осуществляется к следующему в строке оператору или условию, записанному справа от xj , а все стрелки игнорируются. Наконец, ω означает тождественно ложное условие, всегда вызывающее переход по стрелке, расположенной справа от символа ω. Среднее время выполнения микропрограммы определяется с учетом вероятностей выполнения условий переходов и времен выполнения 20

операторных вершин. Основными расчетными формулами при этом являются

формулы

для

подсчета

времени

выполнения

участка

с

разветвлениями и циклического участка микропрограммы. Пусть, например, задана микропрограмма вида Aн x1 ↑1A2 ↓3 ↑4A3x2 ↑2ω↑3 ↓1A1ω↑4 ↓2A4Aк , граф-схема которой представлена на рисунке, где точками выделены

линейный

участок

cd

микропрограммы,

a, b, c и d

участок

ab

с

разветвлениями и циклический участок bc. Для среднего времени T

выполнения микропрограммы можно записать:

T = t ab + tbc + t cd = t ab + tbc + t 4 , где t4 - время выполнения оператора A4, t kl - среднее время выполнения (реализации) участка граф-схемы, начало и конец которого отмечены точками k и l соответственно. Участок ab может быть выполнен различным образом. С вероятностью p1 выполнения условия x1 на этом участке будет выполнен оператор A2, на что будет затрачено время t2 . С вероятностью (1 - p1), т.е., с вероятностью того, что x1 = 0, будет выполнен оператор A1. Следовательно, среднее время реализации участка ab микропрограммы составит tbc = p1 t2 + (1 - p1) t1, что и является расчетным соотношением для участков с разветвлениями.

21

Рис. Граф-схема заданной микропрограммы Время реализации циклического участка bc определяется следующим образом. После выполнения оператора A3 (время t3) с вероятностью p2 микропрограмма вернется в точку b. Следовательно, с этой вероятностью оператор A3 будет выполнен еще раз. Далее опять проводится анализ условия x2 и ситуация повторится. Таким образом, можно записать:

t bc = t3 + p2 (t3 + p2 (t3 + . . . = t3 + p2 t3 + p22 t3+ . . . = i=∞

= t3 Σ p2i = t3 / (1 - p2) . i=0

22

Это выражение и есть основное расчетное соотношение для времени выполнения циклических участков микропрограмм. Тогда среднее время выполнения приведенной микропрограммы

T = t ab + tbc + t 4 = p1 t2 + (1 - p 1) t1 + t3 / (1 - p2) + t 4 . При наличии в микропрограммах более сложных разветвлений, вложенных циклов и циклов с несколькими выходами целесообразно производить замену различных участков эквивалентными операторами, рассчитывая время их выполнения и последовательно упрощая граф-схему, а также проводить аналогичные рассуждения. При наличии двух различных точек входа в один и тот же цикл бывает целесообразно изобразить на граф-схеме два этих цикла раздельно. Схема при этом становится более удобной и наглядной для анализа и расчета. Типичной ошибкой при решении данной задачи является то, что при наличии в микропрограмме нескольких разветвлений подряд (в том числе, с операторными вершинами между условными), не учитываются вероятности выполнения условий первого разветвления. Кроме того, при разбиении микропрограммы на участки непосредственное суммирование времен их выполнения допустимо лишь в том случае, если участки расположены последовательно друг за другом. Игнорирование этого правила приводит к ошибкам в записи в общем виде выражения для среднего времени выполнения микропрограммы. В вариантах микропрограммы с двумя выходами из цикла (по двум условиям) при подсчете среднего времени выполнения такого цикла необходимо составить общее выражение, аналогичное рассмотренному выше, но с учетом обоих условий. При решении задачи 3 требуется изобразить функциональную схему модуля памяти на микросхемах заданной серии. Выбор микросхем в рамках 23

серии не ограничен. Поэтому для упрощения решения целесообразно выбирать микросхемы, имеющие наибольшую информационную емкость. Параметры микросхем и назначение их выводов можно найти в справочной литературе

(например,

Большие

интегральные

схемы

запоминающих

устройств: Справочник / А.Ю.Гордонов, Н.В.Бекин и др.; Под ред. А.Ю.Гордонова и Ю.Н.Дьякова. - М.: Радио и связь, 1990. - 288 с. или Лебедев О.Н. Микросхемы памяти и их применение. - М.: Радио и связь, 1990. - 160 с.). При построении модуля рекомендуется не вводить в него буферные схемы (шинные формирователи, регистры и пр.), а ограничиться только микросхемами памяти и дешифраторами. Наиболее важно понять и показать способ соединения адресных, информационных и управляющих выводов микросхем при объединении их в модуль памяти (поскольку задача носит учебный характер для упрощения в ней использованы только микросхемы статических ЗУ). При изображении схемы, если количество микросхем, используемых для построения модуля, велико, следует показать начальную и конечную части схемы, а общее число используемых микросхем указать отдельно. При решении задачи 4 исходной является матрица микрокоманд W, которая определяется по цифрам шифра следующим образом. Из табл. 4 в соответствии с тремя последними цифрами шифра выбираются три столбца по восемь шестнадцатиричных цифр. Составленные вместе, эти столбцы образуют закодированную матрицу W. Чтобы получить окончательный вид матрицы, являющейся одной из форм задания множества W микрокоманд, следует

представить

все

шестнадцатиричные

цифры

их

двоичными

эквивалентами. Тогда будет получена булева матрица размерностью 12х8, столбцы которой соответствуют 12 микрооперациям: y1 . . . y12, а строки - 8 микрокомандам: w1. . .w8. Причем если в микрокоманду wi входит микрооперация yi, то элемент, стоящий на пересечении j-го столбца и i-й 24

строки (т.е. элемент wi j матрицы W) равен единице. В противном случае этот элемент равен нулю. Так, шифру, оканчивающемуся цифрами 978, соответствует матрица W: 918 226 483 248 W= 11C = 0A2 22A C92

100100011000 001000100110 010010000011 001001001000 000100011100 000010100010 001000101010 110000000010

В этой матрице строки описывают микрокоманды, например, третья строка задает микрокоманду w3, включающую в себя микрооперации y2, y5, y11, y12, т.е. w3 = {y2, y5, y11, y12}. Далее необходимо построить матрицу размерностью 12 х 12, симметричную относительно главной диагонали. Элементы sij матрицы S отражают совместимость микроопераций yi и yj. Причем sij = 1, если микрооперации yi и yj совместимы, т.е. встречаются вместе, хотя бы в одной из микрокоманд. В противном случае sij = 0, а микрооперации yi и yj считаются несовместимыми. Построить матрицу S можно, анализируя матрицу микрокоманд W с использованием формального соотношения k=8

sij = V (wki & wkj), k=1

т.е., просматривая попарно элементы wki и

wkj

всех строк матрицы W,

указывающие на то, входят ли микрооперации yi и yj в микрокоманду wk. Главную диагональ матрицы S можно заполнить нулями (что не является существенным для дальнейших построений). После этого следует определить подмножества несовместимых операций методом прямого включения, изложенным в [5], а затем произвести кодирование полученных 25

подмножеств (микроопераций в них) и сопоставить их с полями операционной

части

микрокоманды.

Затем

произвести

кодирование

операционных частей двух микрокоманд (на выбор) из заданного исходного множества микрокоманд. Следует также указать, что термин “совместимые” в [5], а также в данном тексте трактуется в смысле “совмещаемые”, используемые вместе хотя бы в одной микрокоманде, тогда как в ряде работ имеет место обратное понимание совместимости.

26

Содержание Предисловие……………………………………………………..стр. 3 1. Содержание дисциплины 1.1 Блок-схема связи разделов дисциплины…………………..стр. 5 1.2 Рабочая программа………………………………………….стр. 6 1.3 Тематический план лекций для студентов очно-заочной формы обучения…………………………………………………….стр. 11 1.4 Перечень лабораторных работ…………………………….стр. 12 1.5 Тематика курсового проектирования……………………..стр. 13 2. Литература… …………………………………………….…стр. 13 3. Задание на контрольную работу и методические указания к её выполнению……………………………………………стр. 14 3.1 Задание на контрольную работу…………………………..стр. 14 3.2 Методические указания к выполнению контрольной работы………………………………………...стр. 19

27

Редактор И.Н.Садчикова Сводный темплан 2003 г. Лицензия ЛР № 020308 от 14.02.97 _____________________________________________________________ Формат 60×84 1/16.

Подписано в печать Б. кн.-журн.

П.л. 1,75

Б.л. 0,875 РТП РИО СЗТУ

Тираж 150 Заказ _____________________________________________________________ Редакционно-издательский отдел Северо-Западный государственный заочный технический университет 191065, Санкт-Петербург, ул. Миллионная, 5

28