Схемотехника интегральных схем. Часть. 1. Цифровые структуры: Методические материалы для выполнения контрольных заданий по курсу ''Микросхемотехника''

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РФ ВОРОНЕЖСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ Физический факультет Кафедра физики полупроводников и микроэлектроники

СХЕМОТЕХНИКА ИНТЕГРАЛЬНЫХ СХЕМ Часть 1 ЦИФРОВЫЕ СТРУКТУРЫ Методические материалы для выполнения контрольных заданий по курсу “Микросхемотехника” для студентов 5 курса дневного отделения специальности 200.200 Составители: В.И.Клюкин, Е.В.Невежин

Воронеж 1999

2

УДК 621.393 С 92 Печатается по решению Научно-методического совета физического факультета ВГУ С 92 Схемотехника интегральных схем. Ч.1: Цифровые структуры: Методические материалы для выполнения контрольных заданий по курсу “Микросхемотехника” для студентов 5 курса д/о спец. 200.200 / Сост.: В.И.Клюкин, Е.В.Невежин; Воронеж. гос. унт, физ. фак., каф. физики полупроводников и микроэлектроники. - Воронеж, 1999. – 30 с. Методическая разработка содержит теоретический и справочный материал для выполнения самостоятельных практических заданий по проектированию цифровых автоматов в элементной базе логических интегральных схем (ИС). Дано краткое изложение основ булевой алгебры и применения карт минтермов для синтеза цифровых субсистем. Приведены методические указания по выполнению контрольных заданий и оформлению отчета. Методические материалы предназначены для практических занятий и самостоятельной работы студентов 5 курса специальности 200.200, а также могут быть использованы при выполнении курсовых и дипломных работ.

3

ОГЛАВЛЕНИЕ ВВЕДЕНИЕ

4

1. ОСНОВЫ БУЛЕВОЙ АЛГЕБРЫ 1.1. Логические функции 1.2. Формы представления булевых функций 1.3. Минимизация логических выражений 1.3.1. Использование избыточных комбинаций 1.3.2. Упрощение нескольких булевых функций одновременно

5 5 5 9 10 12

2.

КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 2.1. Преобразование числовой информации 2.2. Задания для самостоятельного проектирования цифровых устройств К-типа

12 12

ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ 3.1. Синтез цифровых устройств П-типа 3.2. Метод словарных преобразований разностных карт минтермов 3.3. Многоразрядные субсистемы на основе регистров сдвига 3.4. Задания для самостоятельного проектирования логических устройств П-типа

18 18 22 22

3.

4.

ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ АВТОМАТОВ С ОГРАНИЧЕНИЯМИ НА ВЫХОДНЫЕ ПАРАМЕТРЫ 4.1. Сравнительный анализ транзисторных логик 4.2. Контрольные задания и методические указания по их выполнению

РЕКОМЕНДУЕМАЯ ЛИТЕРАТУРА...

17

25 26 26 27 30

4

ВВЕДЕНИЕ К настоящему времени микроэлектроника занимает ключевые позиции в производстве электронных устройств, постоянно укрупняющихся и расширяющих функциональные возможности. Основную массу микроэлектронных изделий составляют интегральные схемы (ИС), разделяющиеся по характеру функционирования и способу представления информации на два основных класса - цифровые (логические) ИС и аналоговые ИС. При этом наиболее интенсивно развивается элементная база “крупноблочного” построения электронной аппаратуры - ИС субсистемы (счетчики, регистры, дешифраторы, блоки памяти, АЦП и ЦАП, микропроцессоры), удовлетворяющие следующим требованиям: • выполнение типовых, широко используемых функций; • наращиваемость, т.е. возможность изменения в широких пределах числа разрядов; • ограниченное число внешних связей; • логическая, электрическая и конструктивная совместимость между собой и с сопутствующими изделиями. Около 80% выпускаемых микросхем составляют цифровые ИС, характеризующиеся высокой помехоустойчивостью и стабильностью выходных параметров. Научной и методической основой микросхемотехники цифровых структур выступает теория логического проектирования, использующая понятия и методы булевой алгебры (алгебры логики), вкратце (в рамках необходимого для дальнейшей работы) изложенные в следующем разделе.

5

1. ОСНОВЫ БУЛЕВОЙ АЛГЕБРЫ

Состояние входов и выходов логических элементов (ЛЭ) могут принимать только два различных значения, характеризующих не столько количественную, сколько качественную сторону происходящих изменений. Переменные, описывающие эти состояния, также принимают 2 значения (в цифровой технике “0” и “1”), причем любое изменение состояния ЛЭ соответствует переходу “0”→”1” или “1”→”0”. Возможную двойственность устраняют понятия положительной (позитивной) и отрицательной (негативной) логик, а именно: в положительной логике более высокому потенциалу соответствует логическая “1”, в отрицательной - логический “0”. Математика двузначных чисел есть алгебра логики, доказательная база (постулаты 1÷5 и основные теоремы 6÷14) которой представлена в табл. 1.1. Приведенные в табл. 1.1 соотношения имеют двойственный характер, т.е. могут быть получены одно из другого взаимной заменой “0”↔”1”, (+)↔(•). Отметим также, что в булевой алгебре справедливы переместительный и сочетательный законы. 1.1. Логические функции В булевой алгебре как аргументы, так и функции могут принимать только 2 значения, т.е. область определения булевых функций всегда конечна. Совокупность значений аргументов Z связана с числом переменных n соотношением Z =2n, а число соответствующих булевых функций, обозначающих логические операции над n переменными, равно Nz = 2z. Логические функции одной и двух переменных вместе с графическими обозначениями базисных ЛЭ приведены в табл. 1.2. Из приведенных логических операций (функций) основной базис составляют конъюнкция и, дизъюнкция или и инверсия и, образующие функционально полную систему, достаточную для реализации любой произвольно заданной функции двоичного аргумента. Примеры других функционально полных наборов ЛЭ приведены в табл. 1.3. Нетрудно заметить, что базисные логические функции и, или, и-не, или-не легко обобщаются на случай n переменных: f1(xn) = x1•x2•...xn;; f7(xn) = x1+x2+...+xn; f8(xn) = =x1+ +x2+...+xn; f14(xn) = x1•x2•...•xn. Соответствующие логические устройства (аппаратурные аналоги) будут иметь n входов. 1.2.Формы представления булевых функций Как следует из теоремы разложения (табл. 1.1, №14), любую логическую функцию n переменных можно представить в двух стандартных формах: совершенной дизъюнктивной нормальной форме (СДНФ) (1.1), представляющей сумму минтермов mi (произведений всех переменных, в которые каждая переменная в прямой или инверсной форме входит только один раз), f =

N

∑ f i mi ,

i =0

(1.1)

6

N=2n-1;

fi=0,1 – коэффициенты разложения Таблица 1.1

NN п/п 1 2 3 4 5 6 7 8 9 10 11 12

Аналитическое выражение

Примечания

X = 0, если X ≠ 1; X = 1, если X ≠ 0 0 • 0 = 0; 1+1=1 1 • 1 = 1; 0+0=0 1 • 0 = 0 • 1 = 0; 0+1=1+0=1

Определение двоичной (булевой) переменной Второму соотношению нет аналога в обычной арифметике

0 =1

Определение операции «инверсия», «отрицание» (НЕ)

1 =0 X + 0 = X; X•1=X 1 + X = 1; 0•X=0 X + X = X; X•X=X (X )= X (X )= X = X

1 + X + Y + ... = 1 nX = X; Xn = X Двойная инверсия оставляет логическое выражение неизменным

X +X =1 X•X =0 XY + XZ = X(Y+Z) (X + Y)(X + Z) = X + YZ X + Y + Z + ... = X • Y • Z

Распределительный закон Закон поглощения Теорема де Моргана

X • Y • Z • ... = X + Y + Z + ... 13

f [ x 1 , x 2 ,..., x n , ( + ), ( • )] = = f [ x 1 , x 2 ,..., x n , ( • ), ( + )]

Теорема Шеннона

7

f ( x 1 , x 2 ,..., x n ) =

14

= x 1 f ( 1 , x 2 ,..., x n ) + + x 1 • f ( 0 , x 2 ,..., x n ); f ( x 1 , x 2 ,..., x n ) =

Теорема разложения

= [ x 1 + f ( 0 , x 2 ,..., x n )] • • [ x 1 + f ( 1 , x 2 ,..., x n )]

З н а ч е н и я

ф у н к

Значения аргументов X0011 Y0101 0000

Аналитическое выражение

Наименование

ƒ0 = 0

0001

ƒ1 = X•Y

0010

f 2 = X •Y

Константа 0 Логическое умножение, конъюнкция (И) Запрет по Y

0011 0100

ƒ3 = X f 4 = X •Y

Тождественность Запрет по X

0101

ƒ5 = Y

0110

f6 = X •Y + X •Y

0111

ƒ7 = X + Y

1000

f8 = X +Y

1001

f9 = X • Y + X • Y

1010

f 10 = Y

Тождественность Исключительное ИЛИ (неравнозначность) Логическое сложение, дизъюнкция (ИЛИ) Стрелка Пирса (ИЛИ - НЕ) Эквивалентность, равнозначность Инверсия Y (НЕ)

1011

f 11 = X + Y

1100

f 12 = X

1101

f 13 = X + Y

1110

f 14 = X • Y

1111

ƒ15 = 1

Импликация от YкX Инверсия X (НЕ) Импликация от XкY Штрих Шеффера (И - НЕ) Константа 1

Таблица 1.2 Графическое изображение аппаратурного аналога

8

Таблица 1.3 Исходный набор ЛЭ И, НЕ ИЛИ, НЕ

Реализация базисных логических операций И ИЛИ — X + Y = X •Y — X •Y = X + Y

НЕ — —

И - НЕ

X •Y = ( X •Y )• ( X •Y )

X + Y = ( X • X ) • (Y •Y )

X•X

ИЛИ - НЕ

X •Y = ( X + X ) + (Y + Y )

X +Y = ( X +Y )+ ( X +Y )

X+X

8

и совершенной конъюнктивной нормальной форме (СКНФ) (1.2), представляющей произведение макстермов Mi (сумм всех переменных, в которых каждая переменная входит только раз) N

∏ ( f i + M N − i ),

f =

(1.2)

fi = 0,1.

i =0

Совокупность минтермов и макстермов для трех аргументов приведена в табл. 1.4. Таблица 1.4 Значения переменных XYZ

000 001 010 011 100 101 110 111

Макстермы Mi

Минтермы mi

m0 m1 m2 m3 m4 m5 m6

= X •Y = X •Y = X •Y = X •Y = X •Y = X •Y = X •Y

•Z •Z •Z •Z •Z •Z •Z

M0 M1 M2 M3 M4 M5 M6

m7 = X• Y• Z

=X =X =X =X =X =X =X

+Y +Y +Y +Y +Y +Y +Y

+Z +Z +Z +Z +Z +Z +Z

M7 = X+Y+Z

ƒi

0 1 0 0 1 0 1 0

Очевидно, что число минтермов (макстермов) n переменных равно 2n. Свойства минтермов и макстермов определяются соотношениями (1.3) ... (1.7). mi = M N − i ;

M i = m N −i

N

N

i =0

i =0

∑ mi = 1 ; ∏ M i = 0

mi m j = 0

при

(1.3)-(1.7)

i≠ j

M i + M j = 1 при

i ≠ j.

Для получения СДНФ по заданной таблице истинности необходимо сложить минтермы тех наборов аргументов, для которых значения fi булевой функции равны 1, а для получения СКНФ - перемножить макстермы наборов с fi = 0. Действительно, для значений fi из табл. 1.4 X •Y • Z + X •Y • Z + X •Y • Z ; ( СДНФ ) f = ( X + Y + Z ) • ( X + Y + Z ) • ( X + Y + Z ) • ( X + Y + Z ) • ( X + Y + Z ) ( СКНФ ).

(1.8)

На практике удобнее пользоваться СДНФ, графически представленной коэффициентами разложения fi на специальной карте минтермов Вейча (рис. 1.1а - для двух переменных) или Карно (рис. 1.1б - для трех переменных). Графическое изображение булевой функ-

9

ции из табл. 1.4 приведено на рис. 1.1в., где пустые клетки карты минтермов Карно соответствуют fi = 0.

а)

б)

в)

Рис. 1.1. 1.3.Минимизация логических выражений Представление булевых функций в виде стандартных СДНФ или СКНФ, удобное при преобразовании логических выражений, не всегда обеспечивает оптимальную для аппаратурной реализации форму с минимальным числом букв. Легко убедиться, что СДНФ булевой функции (1.8) допускает дальнейшее упрощение

f = X •Y • Z + X •Y • Z + X •Y • Z = X •Y • Z + X • Z , (9 букв) (5 букв) в результате которого при реализации требуется меньше базисных ЛЭ (6 вместо 7) и межсоединений (10 вместо 14) (рис. 1.2 а,б).

а)

б)

Рис. 1.2. Наиболее удобен метод упрощения, основанный на “склеивании” (объединении) минтермов СДНФ булевой функции, графически представленной в виде карты Вейча или Карно (типа рис. 1.1в). Правила “склеивания” минтермов (для карты Карно) следующие: 1) Допускают объединение 2m минтермов, расположенных в соседних строках (столбцах) карты минтермов; 2) соседними строками (столбцами) считаются такие, при переходах между которыми изменяет свое значение только одна переменная; 3) полученное в результате объединения минтермов выражение содержит на m букв меньше, чем любой из исходных минтермов; 4) в конечном выражении пропадают те переменные, которые при переходах между объединяемыми минтермами изменяют свое значение;

10

5) один и тот же минтерм может быть использован для «склеивания» неограниченное число раз. Примеры упрощения булевых функций 3-х и 4-х аргументов с помощью “склеивания” минтермов приведены на рис. 1.3.

а)

б)

X •Y • Z + X •Y • Z + X •Y • Z + X •Y • Z  f = ( 12 букв до упрощения )  X • Z + Y • Z ( 4 буквы после упрощения )  X •Y • Z + X •Y • Z + X •Y • Z + X •Y • Z +  + X • Y • Z + X • Y • Z f = ( 18 букв до упрощения ) Y + X • Z + X • Z ( 5 букв после упрощения ) 

в) A • B • C • D + A • B •C • D + A • B • C • D +  + A • B • C • D + A • B • C • D + A • B • C • D +  f = + A • B • C • D + A • B • C • D ( 32 буквы до упрощения )   B • D + B • C + C • D ( 6 букв после упрощения )

г) A • B •C • D + A • B •C • D + A • B •C • D +  + A • B • C • D + A • B • C • D + A • B • C • D +  f = + A • B • C • D + A • B • C • D + A • B • C • D +  + A • B • C • D ( 40 букв до упрощения )   A + B • D ( 3 буквы после упрощения )

Рис. 1.3. 1.3.1. Использование избыточных комбинаций В логическом проектировании цифровых ИС часто случается так, что при работе схемы некоторые комбинации значений переменных (минтермы) никогда не должны появляться. Такие комбинации (минтермы) называют избыточными (нештатными), в картах минтермов их обозначают крестиком, при упрощении булевых функций их используют для «склеивания» минтермов путем доопределения, т. е. превращения (по желанию) крестика в 0 или 1. Пример упрощения логической функции F = A BC D + ABC D + ABCD + A BC D , когда избыточными комбинациями выступают A B и AD , приведен на рис. 1.4.

11 Изб. комб.

f AB 00 01 11 10

CD

1.

00

1

1.

01 11 10

1.

f = ABCD +

CD

×

00

+

f AB 00 01 11 10

CD

1. 1

01 11 10

AB

× ×

× ×

00

× × ×

=

01 11 10

A D = A ( B + B )( C + C )D

+ AB CD ( 16 букв )

×

1 × ×

× ×

× 1 × ×

f = B C + CD 4 ( буквы )

AB = AB ( C + C )( D + D )

+ A BC D + ABCD +

00 01 11 10

Рис. 1.4 f1 AB

f2 AB 00 01 11 10

CD

1. 1 1 1

00 01 11 10

1.

1.

1

CD 00 01 11 10

00 01 11 10 1.

1. 1 1 1.

1.

Рис. 1.5 а)

H = B D  ( общая часть , 2 буквы )   f 1 = H + A C ( еще две буквы )  f = H + AB ( еще две буквы )  2 всего − 6 букв

в) Слагаемое А 0

Слагаемое В 0

S 0

0

0

1

1

0

1

0

1

0

1

1

0

&

P

1

& &

1 A

P

B

б) A HS B

S P

 S = A B + AB = A ⊕ B ;   P = AB .

Рис. 2.1. Построение структурной схемы одноразрядного комбинационного полусумматора

S

12 1.3.2. Упрощение нескольких булевых функций одновременно Обычно функционирование цифрового устройства описывается большим количеством логических функций, в которых встречаются повторяющиеся комбинации минтермов. Это может быть использовано для совместного упрощения системы булевых выражений путем выделения общей для всех функций части с помощью карт минтермов. Пример минимизации системы логических функций

 f 1 = AC + A BC D + BC D ;   f 2 = B D + A BD

 всего    14 букв  

приведен на рис 1.5, где в картах минтермов (Карно) точками отмечены одинаковые для обеих функций минтермы, образующие общую часть H = B D . Видно, что указанной процедурой удалось значительно снизить цену рассматриваемой системы (с 14 до 6 букв). 2. КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ Комбинационной логической схемой (К-типа) называется однотактная схемаавтомат без памяти, состояния выходов которой зависят только от состояния входов в данный момент времени. Схемы К-типа характеризуются отсутствием обратных связей. К ним относятся базовые ЛЭ - схемы И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ, а также различного рода сумматоры, шифраторы, дешифраторы и преобразователи кодов. Проектирование логических К-схем обычно проводят в 3 этапа: 1) по логическому (словесному) описанию решаемой задачи строится таблица истинности со всеми возможными комбинациями входных и соответствующими значениями выходных переменных; 2) с помощью карт минтермов проводится минимизация выходных логических функций; 3) на основе выбранной (функционально полной) элементной базы реализуется структурная, а затем и принципиальная схема проектируемого устройства. Пример построения одноразрядного комбинационного полусумматора, осуществляющего сложение двух двоичных цифр A и B с образованием суммы S и переноса P в следующий разряд, отражен на рис. 2.1, где приведены таблица истинности (а), схемное обозначение полусумматора (б) и его структурная схема (в) в элементной базе И, ИЛИ, НЕ. 2.1. Преобразование числовой информации Поскольку ЛЭ реализуют только два устойчивых состояния, любая обрабатываемая ими информация должна быть представлена в бинарной форме. Схемы, преобразующие информацию к двоичному виду, называют шифраторами (кодерами), для обратных преобразований служат дешифраторы (декодеры), переходы между различными двоичными представлениями осуществляют преобразователи кодов. Простейшими кодами для записи цифровой информации являются четырехэлементные коды, каждое слово которых содержит четыре двоичных цифры. Общее число всех возможных четырехэлементных кодов велико (~ 3•1010), однако чаще всего используют весовые, циклические и самодополняющиеся коды. Некоторые из наиболее употребительных кодов для представления десятичных цифр приведены в табл. 2.1, где

13 Таблица 2.1. Десятичные цифры

Код Грея

Код +3

Код Айкена

Код 2 из 5

Код Джонсона

A1B1C1D1

A2B2C2D2

A3B3C3D3

A4B4C4D4E4

A5B5C5D5E5

0

0000

0000

0011

0000

01100

00000

1

0001

0001

0100

0001

11000

10000

2

0010

0011

0101

0010

10100

11000

3

0011

0010

0110

0011

10010

11100

4

0100

0110

0111

0100

01010

11110

5

0101

0111

1000

1011

00110

11111

6

0110

0101

1001

1100

10001

01111

7

0111

0100

1010

1101

01001

00111

8

1000

1100

1011

1110

00101

00011

9

1001

1101

1100

1111

00011

00001

1010

1000

0000

0101

избыточные

1011

1001

0001

0110

Остальные

Остальные

(нештатные)

1100

1010

0010

0111

22

22

комбинации

1101

1011

1101

1000

комбинации

комбинации

1110

1110

1110

1001

1111

1111

1111

1010

13

БК (бинарный код) A0B0C0D0

14 БК (бинарный код) - весовой двоичный код прямого замещения, код Грея равнодистантный циклический код, код+3 (код с избытком 3) - самодополняющийся код, образующийся из БК прибавлением двоичного эквивалента 3 (0011), код Айкена самодополняющийся весовой код, код 2 из 5 - позволяет обнаруживать все единичные ошибки, код Джонсона - «регистровый» код. Поскольку шифраторы и дешифраторы являются, вообще говоря, частными случаями преобразователей кодов, общее правило построения этих цифровых устройств звучит так: синтез преобразователей кодов осуществляется согласно таблице истинности, в которой разряды исходного кода являются независимыми переменными, а разряды конечного кода - логическими функциями этих переменных. Очевидно, что таблицы истинности для взаимного преобразования рассмотренных числовых кодов (десятичного, БК, Грея, +3, Айкена, 2 из 5, Джонсона) нетрудно получить из табл. 2.1. Пример построения структурной схемы шифратора десятичных цифр в БК приведен на рис. 2.2, а синтез преобразователя БК в код Грея - на рис. 2.3. Передача и обработка информации сопровождаются ошибками, возникающими из-за действия помех. Одним из простейших способов обнаружения ошибок является использование избыточных комбинаций. Например, формируя функцию ошибок ƒ0 БК как сумму избыточных минтермов ƒ0 = A0B0 + A0C0 = A0(B0 + C0), можно с помощью простой дополнительной структуры обнаружителя (рис. 2.4) частично фиксировать ошибки в работе старших разрядов. Обнаружение всех единичных сбоев при обработке числовой информации возможно только при использовании 5-разрядных кодов (код 2 из 5), исправление единичных ошибок, как и обнаружение двойных ошибок, требуют дальнейшего увеличения степеней свободы, т. е. разрядности кодов. Например, обнаружение и исправление всех двойных ошибок возможно только при использовании восьмиразрядного кода [8]. Наконец, несколько слов о дешифраторах. Полным n-разрядным дешифратором называется логическая структура k-типа, реализующая все минтермы ƒi n входных переменных, т. е. устройство с системой выходных функций

 f0 = X n −1 X n − 2 . . . X 1 X 0 ;   f1 = X n −1 X n − 2 . . . X 1 X 0 ;  . . . . . . . . . . . . . . . . . . . . f n = X n−1 X n− 2 . . . X 1 X 0 ,  2 −1

(2.1)

реализуемых на основе операции логического умножения. Обычно полный дешифратор имеет 2n входов (переменные + их инверсии) и 2n (минтермы) выходов (рис. 2.5а). В соответствии с методом построения различают дешифраторы (ДШ) прямоугольной, пирамидальной и ступенчатой структуры. Прямоугольный ДШ реализует систему (2.1) напрямую с помощью 2n n-входовых базовых ЛЭ «И», т. е. требует для своего построения как минимум n•2n активных компонентов, например, 8 диодов для ДШ с n = 2 (рис. 2.5б). Меньшего числа активных компонентов требуют структуры пирамидального (рис. 2.5в) и ступенчатого (рис. 2.5г) ДШ (2n+2 и 2n+1 соответственно), использующие для своего построения ЛЭ «И» только с двумя входами.

15

б)

а)

0 1

0123 4 56789

A0 =8+9

Шифратор ДК в БК

B0 = 4+5+6+7 С0 = 2+3+6+7 D0 = 1+3+5+7+9

9

A0

1 1

B0

1

С0

1

D0

Рис. 2.2 Получение структурной схемы шифратора десятичных цифр в БК б) A1 A0B0

а) A0 B0

A1 = A1(A0 ,B0 ,C0 ,D0)

Преобразо ватель БК в код Грея

C0 D0

A0B0

B1 C0D0

00

01

11

B1 = B1(A0 ,B0 ,C0 ,D0) С1 = C1(A0 ,B0 ,C0 ,D0) D1 = D1(A0 ,B0 ,C0 ,D0)

10

00

1

×

1

01

1

×

1

11

1

×

×

10

1

×

×

B1=A0B0+A0B0=A⊗B

в) A0

B0

С0

D0

C1

A0B0

C0D0

00

00

11

10

00

×

1

01

×

1

11

×

×

10

×

×

C0D0

D1 A0B0 01

11

00

1

×

01

1

×

10

C0D0

00

01

A1=A0 01

11

1

×

×

11

10

1

×

×

10

С1=B0C0+B0C0=B0⊗C0

10

×

00 01

11

1

1

1

1

×

1

×

×

×

×

D1=C0D0+C0D0=C0⊗D0

A1 HS

HS

HS

S

B1

P S

С1

P S P

D1

Рис. 2.3. Синтез структурной схемы преобразователя БК в код Грея

16 а) A0 B0 D0

б) f0 A0B0 00 01 11 10 C0D0 0 00 × f0 × 01 × × 11 × × 10

Обнаружитель ошибок БК

в)

A0

&

B0 С0

f0

1

D0

f 0 = A0 B 0 + A0 C 0 = A0 ( B0 + C 0 ) Рис. 2.4. Определение структурной схемы обнаружителя ошибок БК а) x0-1

xn-1 x0

Полный

x1 x0

(ДШ)

x0

f1

R

f0

R

x1x0 x2 ный ДШ (n=2)

x1

x1 f3

R

дешифратор

Прямоуголь

x0

R

fN-1

x0 в) x1

x0

б)+Eп

x2

f2 f1 f0

x2 x1 x0

x3

x1x0

x3

x3x2x1x0

x1x0 x1x0 x2x1x0

x3x2x1x0

x3x2x1x0 x1 x0

Прямоуголь ный ДШ (n=2)

x3x2x1x0 x2

Прямоуголь ный ДШ

x3

(n=2)

Рис. 2.5. Определение одного ДШ (а) и построение его прямоугольной (б) и ступенчатой структур

17 2.2. Задания для самостоятельного проектирования цифровых устройств К-типа Используя теорему де Моргана, реализовать в указанной элементной базе минимальную комбинационную структуру с законом функционирования f(A,B,C,D) (номера вариантов приведены в табл. 2.2). Таблица 2.2 Элементная база Логическая функция f(A,B,C,D) И-НЕ ИЛИ-НЕ 1 13 BD + B CD + ACD + ABC D

B C + BC D + B CD + AB CD C D + A BD + A CD + AB CD

2

14

3

15

C D + B C D + ABD + A BCD

4

16

A B + A BD + AC D + AB D + ACD

5

17

A D + A B D + B C D + ABD + B CD

6 7 8

18 19 20

9

21

C D + A B C + A BC + A BC D + ABCD

10

22

B D + BC + A BD + ACD + ABC D

11

23

AB + BC + CD + A D

12

24

AB + A BC + B CD + A BC D AB + ABC + ABD + A B CD A B + BD + AB C + AB C + A BCD

Элементная база

2.2.2. Построить простейшую структуру обнаружителя ошибок кода N, использующую нештатные (избыточные) комбинации (варианты заданий представлены табл. 2.3). Таблица 2.3 АйкеКод Грея +2 +3 +4 +6 +7 +8 +10 +12 +14 +15 на N И-НЕ

1

2

3

4

5

6

7

8

9

10

11

12

ИЛИНЕ

13

14

15

16

17

18

19

20

21

22

23

24

Примечание. Коды +2, +4, +6,… образуются из БК по тому же принципу, что и код +3, т.е. сдвигом начальной кодовой комбинации на указанное число. 2.2.3. Синтезировать оптимальную структурную схему преобразователя кода N1 в код N2, используя для минимизации логических выражений избыточные комбинации (номера вариантов указаны в табл. 2.4).

18 Таблица 2.4 Код N2

БК

Грея

Айкена

+3

2 из 5

Джонсона

Код N1 БК

-

1

2

3

4

5

Грея

6

-

7

8

9

10

Айкена

11

12

-

13

14

15

+3

16

17

18

-

19

20

+5

21

22

23

24

25

26

+9

27

28

29

30

31

32

3. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ СХЕМЫ Последовательностной логической структурой П-типа (логическим автоматом с памятью) называется схема, состояния выходов которой зависят не только от состояний независимых (управляющих) входов в данный момент времени, но и определяются состоянием выходов на предыдущем временном интервале (такте). Принципиальные и структурные схемы этого класса характеризуются наличием обратных связей. При включении в число независимых булевых переменных времени (номера такта) анализ и синтез структур П-типа проводится аналогично комбинационным схемам. Элементную базу для построения структур П-типа, наряду с базовыми ЛЭ К-типа, составляют бистабильные ячейки (БЯ) и триггеры (БЯ с управлением) с различными законами функционирования, к наиболее распространенным П-субсистемам относятся счетчики, делители частоты, регистры сдвига и блоки памяти (ОЗУ и ПЗУ). 3.1. Синтез цифровых устройств П-типа Чаще всего для построения схем П-типа используют D-, Т-, RS-, JK-, DVтриггеры (табл. 3.1) с потенциальным или импульсно-потенциальным характером управления. Общая схема одиночного разряда П-устройства приведена на рис. 3.1, согласно которой алгоритм синтеза логического автомата с памятью состоит из следующих этапов: 1) логическое описание решаемой проблемы представляют в виде таблицы состояний (переходов), из которой образуют прикладные уравнения Qin+1=fi(A1,…,Am,Qin), описывающие работу всего устройства; 2) выбирают подходящий тип триггера (критерии выбора - быстродействие, помехоустойчивость, потребляемая мощность, наличие, цена, т.е. любые) с характеристическим уравнением Qin+1=φi(Xi,Yi,Qin); 3) совместным решением прикладного и характеристического уравнений (исключением Qin+1) получают уравнения входов (3.1) как закон функционирования схем управления (СУ), позволяющим определить структурную схему всего устройства.

19 Таблица 3.1 Тип триггера

Схемное обозначение

Таблица истинности

Q

Dn

Такт n+1 Qn+1

Такт n

D-

D Сp

T

Q

0 1

0 1

T Q

Tn

Qn+1

T-

T Сp

0 1

Qn Qn Qn+1 Qn 1 0 × Qn+1 Qn 0 1 Qn Qn+1 Qn Qn 0 1

R Сp

RS-

Q T Q Q

S J Сp

JK-

T

Q

K D Сp

DV-

V

Q

T

Q Q

Rn 0 0 1 1 Jn 0 0 1 1 V 0 0 1 1

Sn 0 1 0 1 Kn 0 1 0 1 D 0 1 0 1

Характеристическое уравнение Qn+1=

Примечания

Dn

Триггер задержки Cp – синхронизирующий (тактовый) вход

[TQ+TQ]n

n, n+1 – номер такта

[S+RQ]n

Комбинация управляющего сигнала R=S=1 запрещена

RnSn=0

[JQ+KQ]n

Наиболее универсальный двухвходовый триггер

[DV+VQ]n

Удобен при построении регистров сдвига

Прикладное уравнение

Am A1

Схема управления Уравнение входов

Xi

T

Qi

Cp Yi Характеристическое уравнение

Qi

20 Рис. 3.1. Блок-схема реализации одиночного разряда логического автомата с памятью

 X i = Ψ1i ( A1 ,..., Am , Q in ),  Y i = Ψ2i ( A1 ,..., Am , Q in ),

(3.1)

Заметим, что СУ являются схемами К-типа. Для примера рассмотрим реализацию трехразрядного кольцевого счетчика (устройство, регистрирующее количество импульсов, поступивших на его вход), вырабатывающего последовательность двоичных эквивалентов чисел 1,2,3,5,6,7. Согласно приведенной на рис. 3.2 таблице состояний (а) и соответствующих карт минтермов (б) система прикладных уравнений будет иметь вид

A n +1 = [ AB + AC + A BC ] n = [ g1 A A + g 2 A A ] n ; g1 A = BC ; g 2 A = BC ; B n +1 = [ B + C ] n = [ g1B B + g 2 B B ] n ;

g 1 B = C ; g 2 B = 1;

C n +1 = [ B ] n = [ g1C C + g 2C C ] n ;

g1C = B ; g 2C = B .

Или в обобщенной форме Qn+1=[g1Q+g2Q]n, т.е. для построения каждого разряда рассматриваемого счетчика запоминающий ЛЭ. Выбирая в качестве такого ЛЭ, например, Т-триггер с Qn+1=[TQ+TQ]n;

(3.2) необходим (3.3)

в результате совместного решения прикладного (3.2) и характеристического (3.3) уравнений (рис. 3.2,в) получаем обобщенное уравнение входов Т-триггеров T=g1Q+g2Q,

(3.4)

из которого поразрядные уравнения входов TA=BC;

TB=B+BC;

TC=BC+BC=B⊗C.

(3.4)

Соответствующая структурная схема проектируемого счетчика представлена на рис. 3.2,г. Из рассмотренной процедуры видно, что для перехода к другому типу триггера все операции необходимо повторить сначала, т.е. традиционный метод громоздок, плохо поддается автоматизации и затрудняет параллельный обзор вариантов. Указанные недостатки в значительной степени устраняются, если для проектирования использовать разностные карты минтермов, в клетки которых заносятся символы переходов fq выходных переменных, обозначаемых α при переходе 0→1, β - при переходе 1→0, а также 0 или 1, если при смене такта значения выходной функции остаются неизменными.

21

а)

б)

An 0 0 0 1 1 1 0 1

Такт n Bn Cn 1 0 0 1 1 1 1 0 0 1 1 1 0 0 0 0

Такт (n+1) n+1 A Bn+1 Сn+1 0 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 Избыточные комбинации

An+1

An Bn 00 Сn 0 × 1

01

11 1

10 × 1

01 1

11 1

10 × 1

01 1 1

11 1 1

10 ×

1

Bn+1

An Bn 00 Сn 0 × 1 1

Сn+1

An Bn 00 Сn 0 × 1

Tn

в) g`1

g`2

Qn

Qn+1

[TQ+TQ]n=Qn+1

Tn

0

0

0

0

Tn•1+Tn•0=0

0

0

0

1

0

Tn•0+Tn•1=0

1

0

1

0

1

Tn•1+Tn•0=1

1

0

1

1

0

Tn•0+Tn•1=0

1

1

0

0

0

Tn•1+Tn•0=0

0

1

0

1

1

Tn•0+Tn•1=1

0

1

1

0

1

Tn•1+Tn•0=1

1

1

1

1

1

Tn•0+Tn•1=1

0

g1g2 00 Qn 0 1 1

01 1 1

11 1

10

T=g1Q+g2Q

B

г)

& &

TA T

A

1

1

TA T &

Сp

Сp

TA T

C

Сp

A

C B

Рис. 3.2. Синтез структурной схемы кольцевого счетчика 1,2,3,5,6,7

22 в характеристическом Т-базисе

22 3.2. Метод словарных преобразований разностных карт минтермов Суть метода заключается в упрощении трудоемкой процедуры решения системы логических уравнений (прикладного и характеристического) для получения уравнения входов. Для этого прикладные уравнения записываются в виде разностных карт минтермов, где разностные символы fq играют роль промежуточной переменной, устранение которой с помощью словаря характеристических базисов (табл. 3.2, рис. 3.3) позволяет сразу получать уравнения входов. J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Qn 0 1 0 1 0 1 0 1

Qn+1 0 1 0 0 1 1 1 0

fq 0 1 0 β α 1 α β

J 0 × 1 ×

fq 0 1 α β

⇒

K × 0 × 1

Рис. 3.3. Образование словаря переходов JK-триггера Например, использование метода словарных преобразований для проектирования рассмотренного ранее (рис. 3.2) кольцевого счетчика 1, 2, 3, 5, 6, 7 позволяет получить гораздо более оптимальную его структуру (рис. 3.4, а - граф последовательности смены состояний; б - прикладные уравнения в виде разностных карт мимнтермов; в - обзор ваТаблица 3.2 fq

Характеристический базис RS JK R S J K

D

T

0

0

0

×

0

0

×

1

1

0

0

×

×

0

α

1

1

0

1

1

β

0

1

1

0

×

DV

×

D × 0 × 1 1

V 0 × 0 × 1

1

0

1

риантов уравнений входов для различных триггеров; г - структурная схема). Заметим, что при проектировании П-устройств в произвольной элементной базе вначале проверяют целесообразность применения одновходовых триггеров, а затем двухвходовых (обычно JK-триггера, как наиболее универсального). 3.3. Многоразрядные субсистемы на основе регистров сдвига Весьма эффективным при построении логических устройств П-типа является использование ИС регистров сдвига (РС) ввиду простоты их внутренней структуры и

23 а)

б)

0αβ 001

An+1

01α 010

ββ1 111

Bn+1

An Bn 00 01 Сn 0 0 × 1 α 0

11 1 β

10 × 1

αβ1

11α 110

An Bn 00 01 Сn 0 × 1 1 β α

11 1 β

10 × α

Сn+1

011

An Bn 00 01 Сn 0 × α 1 1 β

101 1αβ

11 α 1

10 × β

в) DA

AB 00 С 0 × 1

01

11 10 1 × 1 1

DB

AB 00 С 0 × 1 1

DA=AC+AB+ABC

01 1

11 1

01

11

DB=B+C=BC

1

1

AB 00 С 0 × 1 1

10 ×

TA=BC JA

01

11

1

1

10 × 1

СP

11 1 1

AB 00 С 0 × 1 1

01 1

11 10 1 × 1

KA

AB 00 С 0 × 1 ×

01

11 10 × × 1 × ×

T

A A

01 × ×

11 10 × 1 KA=BC

TB СP

T

10 ×

TС

DB=B+C=BC

JA=BC

TA

01 1 1 DC=B

TB=C

AB 00 С 0 × 1

&

AB 00 С 0 × 1

10 × 1

TB

TA

AB 00 С 0 × 1

DС

B B

TC

C

T

СP

С

Вход Рис. 3.4. Синтез кольцевого счетчика 1,2,3,4,5,6,7 методом словарных преобразований разностных карт минтермов

24 единственности схемы управления. Регистром сдвига или последовательной памятью называется запоминающее устройство, в котором при поступлении каждого тактового сигнала осуществляется сдвиг поступающей на вход информации на один разряд в одну сторону, т. е. A → B → C → ... → M → N. Анализ многоразрядного РС показывает, что в некоторых характеристических базисах законы управления входами триггерных ЛЭ оказываются такими (3.5), (3.6), (3.7), что обеспечивают максимальную простоту их внутреннего строения (рис. 3.5). D-базис:

D A = X ; D B = A ; D C = B ;... D N = M ;

(3.5)

RS-базис:

 S A = X ; S B = A ; S C = B ;... S N = M ;   R A = X ; R B = A ; R C = B ;... R N = M ;

(3.6)

JK-базис:

 J A = X ; J B = A ; J C = B ;... J N = M ;   K A = X ; K B = A ; K C = B ;... K N = M ;

(3.7)

Использование простого РС в качестве базисного ЛЭ продемонстрировано на примере реализации счетчика - делителя частоты на 4 (рис. 3.6). Видно, что при любом числе разрядов устройства (в данном случае n=2) необходима одна схема управления (СУ), только граф последовательности смены состояний должен удовлетворять условиям функционирования РС.

а)

СP б) СP в) СP

A

T

DA

A

СP

SA СP RA

T

JA СP KA

T

A A

A A

B

T

DB

B

СP

SB СP RB

T

JB СP KB

T

B B

B B

N

T

DN

N

СP

SN СP RN

T

JN СP KN

T

N N

N N

Рис. 3.5. Структурные схемы РС на основе D-, RS- и JK-триггеров

25

а)

б)

А Cp

СУ А

α0

N

А

в) Аn+1 An 0 1α Bn 0 α 10

00

РC

01 0β

N

11 β1

n

B

Cp

г) DA=B

1

1 0

β

An 0

1

0 0

α

1 β

1

д) JA=B; KA=B A

Вход

Bn+1

1

DA

B РC

Вход

Cp A

B

A B JA KA РC Cp A

B

Рис. 3.6. Реализация счетчика-делителя частоты на 4 на основе структуры простого РС 3.4. Задания для самостоятельного проектирования логических устройств П-типа 3.4.1. На основе триггера Т1 в произвольной элементной базе определить структурную схему триггера Т2 (номера вариантов приведены в табл. 3.3): Таблица 3.3 T1 \ T2 JK DV D T RS RS T 1 2 3 4 5 RS 6 7 8 9 10 11 12 13 14 15 RS JK 16 17 18 19 20 DV 21 22 23 24 25 3.4.2. Методом словарных преобразований разностных карт минтермов в произвольном характеристическом базисе получить оптимальную структурную схему трехразрядного кольцевого счетчика, реализующего последовательность П двоичных эквивалентов чисел (табл. 3.4): 3.4.3. На основе структуры простого РС реализовать оптимальную схему счетчика-делителя частоты на N (табл. 3.5):

26

N варианта П N варианта П N варианта П N варианта П N варианта N N варианта N N варианта N

1 0,1,2,3,4,5 7 1,2,3,4,5,6 13 2,1,4,3,7,6 19 3,4,5,6,7,0 1 5 9 13 17 24

2 0,2,3,4,5,6 8 1,3,4,5,6,7 14 2,3,4,5,6,7 20 3,5,7,0,2,4 2 6 10 14 18 26

3 7 11 15 19 28

3 0,3,4,5,6,7 9 1,2,4,5,6,7 15 2,4,6,5,7,0 21 3,5,4,6,7,0 4 8 12 16 20 30

4 0,1,3,4,5,6 10 1,2,3,4,6,7 16 2,3,6,7,5,0 22 3,4,6,0,2,1 5 9 13 18 21 33

5 0,1,3,5,6,7 11 1,2,3,4,6,0 17 2,5,4,7,6,0 23 3,6,5,7,1,0 6 10 14 20 22 35

7 11 15 21 23 39

Таблица 3.4 6 0,1,4,5,6,7 12 1,2,4,5,7,0 18 2,6,7,0,1,3 24 3,7,2,1,0,6 Таблица 3.5 8 12 16 22 24 55

4. ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ АВТОМАТОВ С ОГРАНИЧЕНИЯМИ НА ВЫХОДНЫЕ ПАРАМЕТРЫ На практике любое техническое задание на проектирование содержит, помимо функциональных требований, ряд ограничений на выходные параметры устройства, касающихся быстродействия, потребляемой мощности, помехоустойчивости, технологичности и т. п. Поскольку в основе любой, сколь угодно сложной цифровой структуры лежат простейшие ключевые ЛЭ, реализующие базовый набор функций (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ), их свойства и будут определять выходные характеристики синтезируемых схем. 4.1. Сравнительный анализ транзисторных логик. Все ЛЭ характеризуются определенным набором параметров, позволяющих однозначно описывать и сравнивать различные типы логических ИС. Наиболее употребительными из них являются: 1) потребляемая мощность P = Pст + Pдин, равная сумме статического и динамического компонентов; 2) быстродействие, определяемое временем задержки распространения сигнала τз; 3) энергия (работа) единичного переключения А = P•τз; 4) помехоустойчивость как допустимый уровень помехи (чаще статической ст U п ); 5) коэффициент объединения по входу Kоб - число логических входов ЛЭ; 6) коэффициент разветвления по выходу Кразв - допустимое число подключаемых к выходу нагрузок Типовые параметры ЛЭ основных транзисторных логик приведены в табл. 4.1. Видно, что максимальным быстродействием обладает ТТЛШ- и ЭСЛ-схемы, наиболее

27 экономичны И2Л- и КМОП-структуры, а самую высокую помехоустойчивость обеспечивает применение МДП-логик. Таблица 4.1 Тип логики

P (мВт/ис)

Диодная ТТЛ

2…20

ТЛНС

ТТЛ ТТЛШ ТЛЭС (ЭСЛ) И2 Л

Базовый набор ЛЭ

А (пДж)

U ст п (В)

K об

1…10

20…50

0,3...0,4 1,2...1,5

2…5

5

И, ИЛИ И − НЕ, НЕ

1…10

2…5

10…20

2…5

10

ИЛИ-НЕ

1…10

2...10 1...5

τз (нс)

0,5

Kразв

20...50 10...20

0,8...1,0 0,5...0,8

2…5

10

И-НЕ

10…20

0,5…1,0 10…20

0,2…0,3

2…5

10…20

0,01…0,1

10…50

0,02…0,05

1

3…5

ИЛИ, ИЛИ_НЕ ИЛИ-НЕ

2...3 1...2

2…5

100… 200

И-НЕ, ИЛИ-НЕ

0,1…1,0

МДПТЛ 0,5...5,0 10...50 5...20 КМДПТЛ 0,01...0,1 20...100 0,2...2,0

4.2. Контрольные задания и методические указания по их выполнению 4.2.1. В элементной базе ИС выполнить разработку полного вычитателя (вычитателя трех двоичных цифр с образованием разности R и заема Z из старшего разряда), обеспечивающего: а) высокое быстродействие при сравнительно низкой потребляемой мощности; б) максимальную защиту от статических помех при хорошем быстродействии и высокой нагрузочной способности; в) максимальное быстродействие, малую энергию единичного переключения и хорошую нагрузочную способность; г) минимальную энергию единичного переключения. 4.2.2. Построить простейший обнаружитель ошибок цифрового десятичного кода N в виде ИС с указанными требованиями (табл. 4.2): Таблица 4.2 N варианта Код N Ограничения на выходные параметры 1 +1 Максимальная помехоустойчивость Высокая помехоустойчивость и минимальная потребляемая 2 +5 мощность 3 +9 Высокое быстродействие и низкая потребляемая мощность 4 +11 Минимальная энергия единичного переключения 5 +13 Высокое быстродействие, биполярная технология 6 2 из 5 Высокое быстродействие, униполярная технология 7 3 из 5 A = Amin, биполярная технология Минимальное число транзисторов при практической 8 Джонсона реализации

28 4.2.3. Построить оптимальную схему преобразователя кода N1 в код N2, обеспечивающую в элементной базе ИС (табл. 4.3): Таблица 4.3 NN вариантов Код N1 Код N2 Ограничения на выходные параметры 1 +4 БК Максимальное быстродействие при P = Pmin Минимум транзисторов при практической 2 +2 3 из 5 реализации 3 БК 3 из 5 P = Pmin при A = Amin 4 Грея 3 из 5 Высокая помехоустойчивость при P = Pmin 5 +3 3 из 5 Высокое быстродействие, биполярная технология 6 Айкена 3 из 5 Высокое быстродействие, униполярная технология 7 +4 +2 A = Amin 8 +4 Грея P = Pmin, высокая нагрузочная способность 4.2.4. На основе триггера T1 выполнить проектирование триггераT2, в элементной базе ИС обеспечивающего (табл. 4.4): Таблица 4.4 NN вариантов T1 T2 Ограничения на выходные параметры 1 T WI Максимальное быстродействие при P = Pmin 2 RS P = Pmin, высокая нагрузочная способность WI 3 JK WI A = Amin Минимум транзисторов при практической 4 DV WI реализации 5 WI T P = Pmin при A = Amin 6 RS Высокое быстродействие, униполярная технология WI 7 WI JK Максимальная помехоустойчивость 8 DV Высокое быстродействие, биполярная технология WI Примечание. Характеристическое уравнение WI-триггера Q n +1 = [W I + IQ] n , а WI -триггера

- Q n +1 = [WI + IQ] n .

4.2.5. Спроектировать оптимальную структурную схему кольцевого счетчика с последовательностью N, которую отличает (табл. 4.5): Таблица 4.5. NN вариантов Последовательность N Ограничения на выходные параметры 1 5,0,2,7,4,6 Минимум транзисторов при реализации 2 5,1,3,4,7,6 P = Pmin при A = Amin 3 5,7,6,4,2,3 P = Pmin, максимальный Kразв 4 5,6,2,0,4,1 И пст = И пст max при P = Pmin 5 6,0,7,3,2,5 τp = τp ьшт, биполярная технология 6 6,1,7,3,5,2 τp = τp ьшт, униполярная технология 7 6,2,3,5,7,1 A = Amin 8 6,3,2,4,7,0 Максимальное быстродействие при P = Pmin

29 4.2.6. Выполнить проектирование ИС счетчика-делителя частоты на N со структурой простого РС, обеспечивающей (табл. 4.6): Таблица 4.6. NN вариантов 1 2 3 4 5 6 7 8

N 3,5 3,5 4,5 4,5 5,5 5,5 10 10

Ограничения Максимальный Kразв при P = Pmin A = Amin Минимум транзисторов при реализации Максимальная помехоустойчивость P = Pmin при A = Amin τз = τз min, биполярная технология На основе кода Джонсона при P = Pmin На основе кода Джонсона при Kоб = Kоб max

4.2.7. Спроектировать БИС ОЗУ емкостью N с дешифратором типа ДШ в элементной базе, обеспечивающей (табл. 4.7): Таблица 4.7 №№ Емкость N Тип ДШ Ограничения вариантов (бит) 1 4000 Пирамидальный τз=τmin 2 4000 Ступенчатый P=Pmin 3 16000 Пирамидальный P=Pmin 4 16000 Ступенчатый τз=τmin При выполнении самостоятельных и контрольного заданий целесообразно придерживаться следующей последовательности операций. 1) Из словесного описания поставленной задачи определяется (через таблицы состояний, переходов) система выходных логических функций (прикладных уравнений), характеризующая поведение проектируемого цифрового автомата при любых комбинациях входных сигналов. 2) Используя методы упрощения булевых функций с помощью карт минтермов, находится оптимальная форма выходных логических выражений, содержащая минимальное колчество букв. 3) С учетом поставленных ограничений (на быстродействие, потребляемую мощность, помехоустойчивость, элементную базу и т.п.) определяется тип логики (ТЛНС, ДТЛ, ТТЛ, ТТЛШ, ЭСЛ, И2Л, МДПТЛ, КМДПТЛ) и по справочным пособиям принципиальная схема исходного базового ЛЭ (И, ИЛИ, НЕ, И-НЕ, ИЛИ-НЕ). 4) С помощью теоремы де Моргана выходные логические функции преобразуются к виду, допускающему реализацию на основе базового ЛЭ выбранного типа логики, и определяется структурная схема проектируемого цифрового устройства. Если поставленным условиям удовлетворяют несколько типов логик с различными базовыми ЛЭ или выбранный тип логики имеет несколько базовых ЛЭ (как, например, схемы И-НЕ, ИЛИ-НЕ в МДПТЛ и КМДПТЛ), то выходные функции преобразуются с учетом всех возможных реализаций, и для дальнейшего воплощения оставляется наиболее оптимальный вариант.

30 5) Основные этапы проектирования и полученные результаты оформляются в виде отчета и предоставляются преподавателю для проверки. РЕКОМЕНДУЕМАЯ ЛИТЕРАТУРА 1. Алексенко А.Г. Основы микросхемотехники. - М.: Радио и связь, 1977. - 409 с. 2. Алексенко А.Г., Шагурин И.И. Микросхемотехника. - М.: Радио и связь, 1982 . - 512 с. 3. Титце У., Шенк К. Полупроводниковая схемотехника. - М.: Мир, 1982. – 512 с. 4. Хоровиц П., Хилл У. Искусство схемотехники: В 2-х кн.: Пер. с англ. - М.: Мир, 1983. – Т.1. – 598 с.; Т.2. – 590 с. 5. Схемотехника ЭВМ/Под. ред. Г.Н. Соловьева. - М: Радио и связь, 1985. - 391 с. 6. Шило В.Л. Популярные цифровые микросхемы: Справочник – Челябинск, 1989. – 352. 7. Интегральные микросхемы: Справочник/Под ред. Б.В.Тарабрина. - М.: Радио и связь, 1985. – 528 с. 8. Аршинов М.Н., Садовский Л.Е. Коды и математика (рассказы о кодировании). - М: Наука, 1983. - 144 с. 9. Мейзда Ф. Интегральные схемы: технология и применение. - М.: Мир, 1981, - 280 с.

Составители :

Клюкин Владимир Иванович Невежин Евгений Васильевич

Редактор

Кузнецова З.Е.