Нелинейная коррекция на основе управляемых коммутаторов тока и напряжения в аналоговых микросхемах: монография

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ ФЕДЕРАЛЬНОЕ АГЕНТСТВО ПО ОБРАЗОВАНИЮ

Государственное образовательное учреждение высшего профессионального образования Южно-Российский государственный университет экономики и сервиса

Н.Н. Прокопенко, Н.Н. Никуличев

НЕЛИНЕЙНАЯ КОРРЕКЦИЯ НА ОСНОВЕ УПРАВЛЯЕМЫХ КОММУТАТОРОВ ТОКА И НАПРЯЖЕНИЯ В АНАЛОГОВЫХ МИКРОСХЕМАХ Монография

ШАХТЫ 2006

УДК 621.375.1 ББК 32.846 П804 Авторы: д.т.н., профессор, зав. кафедрой «Информационные системы и радиотехника» ЮРГУЭС Н.Н. Прокопенко к.т.н., доцент кафедры «Информационные системы и радиотехника» ЮРГУЭС Н.Н. Никуличев Рецензенты: д.т.н., профессор кафедры «Системы автоматического управления» ТРТУ С.Г. Крутчинский д.т.н., профессор, зав. кафедрой «Машины и оборудование предприятий стройиндустрии» ЮРГТУ (НПИ) В.А. Евстратов к.т.н., доцент кафедры «Информационные системы и радиотехника» ЮРГУЭС В.Г. Манжула П804

Прокопенко, Н.Н. Нелинейная коррекция на основе управляемых коммутаторов тока и напряжения в аналоговых микросхемах: монография / Н.Н. Прокопенко, Н.Н. Никуличев. – Шахты: Изд-во ЮРГУЭС, 2006. – 115 с. ISBN 5-93834-263-5

В монографии исследованы свойства базовых функциональных узлов аналоговых микроэлектронных изделий (операционных и дифференциальных усилителей, эмиттерных повторителей, составных транзисторов, выходных каскадов и усилителей мощности, стабилизаторов напряжения и т.п.) с новыми типами нелинейных корректирующих цепей, реализованных на основе управляемых коммутаторов тока и напряжения (S-коммутаторов). Приведён анализ нелинейной динамики обобщённого операционного преобразователя с нелинейными корректирующими цепями S-класса. На основе компьютерных программ схемотехнического моделирования получены результаты экспериментальных исследований различных функциональных узлов быстродействующих аналоговых микросхем и устройств автоматики на их основе. Предназначена для студентов старших курсов, аспирантов и инженеровспециалистов в области разработки и применения аналоговых микросхем. УДК 621.375.1 ББК 32.846 ISBN 5-93834-263-5 © Южно-Российский государственный университет экономики и сервиса, 2006 © Н.Н. Прокопенко, Н.Н. Никуличев, 2006

2

ВВЕДЕНИЕ

Повышение качественных показателей устройств автоматики и вычислительной техники обеспечивается, как правило, за счёт рационального построения их структуры. Однако нельзя недооценивать роль элементной базы в решении данной проблемы. Такой элементной базой являются микросхемы операционных (ОУ) и решающих усилителей, компенсационных программируемых стабилизаторов напряжения, активных преобразователей амплитудных значений, ARC-фильтров, НЧ-усилителей мощности (УМ), компараторов и т.д. В соответствии с [1] данный класс устройств относится к так называемым операционным преобразователям (ОП), работающим, как правило, с глубокой отрицательной обратной связью и имеющих единую обобщённую структурную схему. В современных системах автоматического управления и устройствах вычислительной техники повышается роль и значение высококачественных аналоговых микросхем, обеспечивающих первичное измерение и прецизионное преобразование аналоговых сигналов [2]. Практическая реализация таких систем требует создания уникальных аналоговых интерфейсов на основе операционных преобразователей различного назначения, обладающих высоким быстродействием. При этом, как показывает опыт, качественные показатели интерфейсов и их стоимость часто определяются аналоговыми операционными преобразователями. Ведущие зарубежные производители быстродействующих операционных преобразователей идут по пути совершенствования технологических процессов, направленных на улучшение частотных свойств полупроводниковых элементов, что невозможно осуществить без существенных экономических затрат и перехода на субмикронные технологии. Однако применение субмикронной технологии показало, что в отличие от цифровых микросхем, где уменьшение технологических норм привело к существенному повышению производительности при практически неизменной потребляемой мощности, в аналоговых устройствах этого результата достигнуть не удалось [2]. В ряде публикаций [2, 3] отмечается, что дальнейшая минимизация размеров основных элементов полупроводниковых микросхем может отрицательно повлиять на их статическую точность, шумовые параметры, надёжность и т.д. В то же время высокоэффективные схемотехнические методы повышения быстродействия ОП, основанные на применении нелинейных корректирующих цепей (НКЦ) [5], недостаточно исследованы и нуждаются в дальнейшем развитии. Особенно актуальным является развитие схемотехнических способов повышения быстродействия ОП с учётом возможностей и технологических 3

ограничений аналоговых базовых матричных кристаллов (БМК) [44]. С помощью БМК могут быть реализованы нетиповые схемотехнические и конструкционные решения, что позволяет снизить затраты на разработку и изготовление уникальных аналоговых интерфейсов, сократить время выпуска новой РЭА. Одним из основных факторов, ухудшающим быстродействие и другие качественные характеристики ОП, является наличие в их исходной структуре сопутствующих нелинейностей (областей нечувствительности и ограничений). Они обусловлены неотъемлемыми физическими свойствами используемых полупроводниковых приборов. Большие возможности повышения быстродействия аналоговых ОП в режиме большого сигнала имеют схемотехнические способы, основанные на применении принципов нелинейной активной коррекции [5]. Однако применение НКЦ в различных устройствах автоматики и вычислительной техники сдерживается недостаточным исследованием их параметров и характеристик. Так, например, при работе ОУ в структуре мостовых ARC-фильтров [2], в системах автоматики с датчиками мостового типа [2], в составе каналообразующей аппаратуры систем телеуправления и ряда других аналого-цифровых интерфейсных устройств, во входных цепях ОУ (во время переходных процессов) возможно появление больших уровней напряжения. Это приводит к пробою эмиттерно-базовых переходов входных транзисторов ОУ, деградации усилительных свойств транзисторов, ухудшению шумов, дрейфа э.д.с. смещения нуля, входных токов и т.д. Существующие способы построения НКЦ U-класса [4] не всегда позволяют создавать быстродействующие ОУ с максимально-допустимым входным напряжением, близким к напряжению питания. В связи с этим возникает необходимость разработки новых типов НКЦ, лишённых указанных выше недостатков. Недостаточно исследовано влияние НКЦ на статические и дрейфовые параметры ОУ, ослабление синфазных сигналов. В настоящей работе исследуются базовые схемотехнические решения основных функциональных узлов микроэлектронных преобразователей (операционных и дифференциальных усилителей, эмиттерных повторителей, составных транзисторов, выходных каскадов ОУ, стабилизаторов напряжения) с новыми типами нелинейных корректирующих цепей, базирующихся на использовании самовыключающихся S-коммутаторов тока. Предлагаемые схемотехнические решения позволяют улучшить основные качественные показатели ОП (защита входных транзисторов от пробоя при больших уровнях входного дифференциального напряжения, защита выходных транзисторов от короткого замыкания в нагрузке, повышение линейности амплитудной характеристики в области малых входных сигналов, улучшение параметров переходного процесса в области средних амплитуд входных импульсных сигналов, минимизация дрейфа э.д.с. смещения нуля и др.). 4

Проведён анализ нелинейной динамики операционных преобразователей с нелинейными корректирующими цепями S-класса (на базе управляемых S-коммутаторов тока), позволяющих сформировать квазилинейную проходную характеристику различных аналоговых электронных устройств. На основе современных компьютерных программ схемотехнического моделирования в монографии приведены результаты экспериментальных исследований функциональных узлов быстродействующих преобразователей и устройств автоматики на их основе.

5

ГЛАВА 1 ОСНОВЫ ОБЩЕЙ ТЕОРИИ И СХЕМОТЕХНИКА БАЗОВЫХ СХЕМ S-КОММУТАТОРОВ ТОКА

1.1 Принципы построения Активные нагрузки (АН) на основе повторителей тока [2, 8] находят широкое применение в различных узлах аналоговых электронных устройств. В настоящей работе предлагается использовать АН в несколько нетрадиционном включении – в качестве управляемых коммутаторов тока [7]. На основе таких коммутаторов возможно построение новых подклассов аналоговых электронных устройств (АЭУ) – дифференциальных усилителей и стабилизаторов напряжения с нелинейной коррекцией S-класса [5], усилителей мощности с нелинейными обратными связями, эмиттерных повторителей на основе S-коммутаторов тока. При этом АН выступают в роли самовыключающихся коммутаторов (S-коммутаторов), состояние которых (включено-выключено) зависит от величины протекающего через них тока. В общем случае управляемый коммутатор тока (УКТ) на основе АН можно представить в виде обобщённой схемы, приведённой на рисунке 1.1.

а) б) Рис. 1.1. Обобщённая схема коммутатора тока на основе активных нагрузок (а) и его параметры (б)

6

Он состоит из выходного транзистора VT1 и подсхемы А1, которая может иметь более 50 реализаций [2, 19]. Некоторые из них приведены на рисунке 1.2. УКТ имеет основной сигнальный вход Вх1 и дополнительный (управляющий) Вх2, величина входного тока которого Iy определяет состояние коммутатора. В зависимости от соотношения токов Iу и Iгр транзистор VT1 может находиться либо в режиме насыщения (при IУ>IГР), либо в активном режиме (IУ
Рис. 1.2. Примеры построения активных нагрузок в структуре S-коммутаторов тока

7

а)

uвых IгрRн

Iн Iгр

Iy>Iгр Rн>>rос

45

Iy
Uост

u вх1

uвх Uпер

Uпер

б) Рис. 1.3. Статические характеристики УКТ (рис. 1.1)

При Rн, близком к бесконечности, и IУ>IГР происходит переключение УКТ и его выходное напряжение принимает значение, равное Е1-Uост1 (при отсутствии диода VD1). Если IУ
u вых

I y = const I y > I ГР

8

= K у u вх.1 ;

u вых

U вх.1 = Е1 = const I y < I ГР

= (I ГР − I у )R н ,

(1.1)

 Е − U ос.1 U вых. max =  1 ; U вых. min = −(E 2 − U ос.2 ) , U  хх .1 где

Ку=

u вых Rн = – дифференциальный коэффициент передачи u вх R н + rос

коммутатора; rос – дифференциальное сопротивление коммутатора между Вх1 и Вых; IУ – текущее значение тока управляемого источника тока IУ; IГР – граничное значение тока источника Iу; Uос1, Uос2 – минимально возможные остаточные напряжения на коммутаторе и источнике тока Iгр; Uхх – параметр аппроксимации вольт-амперной характеристики p-n перехода [31]. Если сопротивление нагрузки принимает значение: Е − U ос.2 R н3* = 2 , (1.2) I ГР то выходное напряжение становится равным uвых=(Е2-UОС2). Угол наклона статической характеристики определяется сопротивлением нагрузки Rнi: tgγ oi = − R нi . Из этого следует, что в зависимости от тока Iy коэффициент передачи напряжения КU принимает два крайних значения: КU

I y > I ГР

≈ 1, К U

I y < I ГР

≈ 0.

(1.3)

1.2 Нелинейные модели и основные динамические параметры Задача параметрического синтеза коммутатора тока сводится к нахождению совокупности допустимых значений его автономных и неавтономных параметров [21], определяющих погрешность передачи сигнала, и обеспечению условий коммутации. Основными параметрами предлагаемых транзисторных коммутаторов, характеризующих качество выполнения возложенных на них функций, являются остаточное напряжение коллектор-эмиттер Uост.кэ, находящегося в режиме насыщения транзистора VT1, а также дифференциальные сопротивления rост в разомкнутом и замкнутом состояниях [6]. Используя уравнения Эберса-Молла для идеализированной модели транзистора (рис. 1.4 б) [16], можно получить аналитическое выражение для остаточного напряжения Uост.кэ на выходном транзисторе УКТ (рис. 1.4 а): Uост.кэ = U эб − Uкб , (1.4) Причём

U эб ≈ ϕТ ln

Iу I э0

,

(1.5)

9

где ϕТ =25 мВ – температурный потенциал; Iэо – ток насыщения эмиттерного перехода VT1.

а) б) Рис. 1.4. Подсхема коммутатора (а) и его нелинейная модель (б)

Выражение для тока коллектора I К выходного транзистора УКТ может быть представлено в следующем виде:

 ln I IЭ0  I IК = α N e 1 − α I α N  

у

Э0

  IК0 −  1− α α  I N 

 U  ϕ e  

КБ Т

  ,  

(1.6)

где Iко – ток насыщения коллекторного перехода VT1; αN – коэффициент передачи тока эмиттера VT1 при нормальном включении; αI – коэффициент передачи тока коллектора VT1 при инверсном включении. Проведя преобразования (1.6), определим напряжение Uкб при произвольных Iy и Iк:

Iу   I U кб = ϕТ ln α N − к (1 − α I α N ) . Iк0 Iк0  

(1.7)

Подставляя выражения (1.5), (1.7) в формулу (1.4), находим, что минимальное значение Uост.кэ определяется соотношением:

I у − I ко α I   U ост.кэ = ϕТ ln  ,  ξн (1 − α I α N )I эо − I ко α N 

(1.8)

где ξн = Iк/Iу – коэффициент насыщения УКТ. На основании (1.8) можно получить численные значения величины Uост.кэ при известных значениях коэффициента ξн=Iк/Iу и других известных параметрах транзистора VT1 (αI, αN, Iко, Iэо). На рисунке 1.5 приведён график зависимости Uост.кэ=f(Iк) при разных значениях Iy для типовых маломощных кремниевых транзисторов (кривая 1– Iу= 0,12 мА; кривая 2 – Iу=0,15 мА; кривая 3 – Iу = 0,19 мА), рассчитанный по формуле 1.8. 10

Рис. 1.5. Изменение остаточного напряжения Uост

Из рисунка 1.5 следует, что для рабочего диапазона токов дифференциальных каскадов (зона «В») [8] величина Uост.кэ лежит в пределах 30-60 мВ. Для транзисторов базового матричного кристалла минского НПО «Интеграл» [44] при ξн=1÷10 величина Uост.кэ находится в диапазоне 10÷20 мВ. По данным литературы [22] модуляторные кремниевые транзисторы на основе планарной технологии имеют Uост.кэ около 0,2-0,5 мВ. Температурную нестабильность величины Uост.кэ характеризует температурный коэффициент КUoст, который по данным, приведённым в [45], имеет значение КUoст ≈ 0,001 1/oC. Таким образом, приращение Uост в заданном диапазоне температур (∆Т): ∆U ост = К U ∆Т . (1.9) U ост Большой практический интерес представляет определение дополнительных условий, при которых величина Uост.кэ минимальна. Эти условия получим из (1.8), положив Uкэ.ост=0: (I К 0 − α N I Э0 )I у (I − α N I Э0 ) . (1.10) IК = = m1I y , где m1 = К 0 (1 − α I α N )I Э 0 (1 − α I α N )I Э 0 Численные значения коэффициента m1<1 определяются параметрами уравнений Эберса-Молла для выходного транзистора УКТ. Если предположить, что транзистор симметричен (αI=αN, Iко=Iэо), то коэффициент m1 принимает следующие приближённые значения: 1− αN m1 ≈ < 1. (1.11) 2 1− αN 11 ОСТ

График зависимости m1 от коэффициента αN для этого случая приведён на рисунке 1.6. m1 0,55

0,52

0,8

0,9

1

αN

Рис. 1.6. График зависимости m1 от αN

Дифференциальное сопротивление «вход-выход» УКТ rост зависит от соотношения Iк и Iу. Продифференцировав (1.8), по переменной IК нетрудно найти аналитическое выражение для rост в замкнутом состоянии УКТ:

rост =

ϕТ (1 − α I α N ) . Iк (1 − α I α N ) + α N (I у − I эо ) − I к 0 α N

(1.12)

Формула (1.12) позволяет рассчитать rост в широком диапазоне изменения параметров Iy и ξн. Типовой график зависимости rост=f(Iк) для кремниевых маломощных транзисторов представлен на рисунке 1.7 (кривая 1–Iy=0,33 мА, кривая 2–Iy=0,36 мА, кривая 3– Iy=0,39 мА).

Рис. 1.7. Изменение остаточного сопротивления rост

12

Температурные приращения rост определяются соотношением:

∆rост = К r ∆Т , rост ОСТ

где К r

ОСТ

(1.13)

= 0,002 1/ oC – температурный коэффициент rост [9].

В разомкнутом состоянии сопротивление коммутатора определяется выходным сопротивлением закрытого коллекторного перехода транзистора VT1 и принимает значения:

rост = rраз ≈ U эрли / I у ,

(1.14)

где Uэрли – напряжение Эрли транзистора VT1 [9]. Результаты компьютерного моделирования параметров коммутатора, реализованного на моделях транзисторов ФГУП НПП «Пульсар» (г. Москва), приведены на рисунках 1.8 и 1.9. Кривая 1 соответствует Iy=0,5 мА, кривая 2 – Iy= 0,7 мА, кривая 3 – Iy=1 мА, кривая 4 – Iy=1,3 мА, кривая 5 – Iy=1,6 мА, кривая 6 – Iy= 2 мА.

Рис. 1.8. Изменение остаточного сопротивления rост

13

Uост.кэ, мВ 500

1

2

3

4

6

5

400

300

200

100

0 0.4

Iк, мA 0.6

0.8

1.0

1.2

1.4

1.6

1.8

2.0

Рис. 1.9. Изменение остаточного напряжения Uост

1.3 Дифференциальные коммутаторы тока 1.3.1 Свойства базовых схем Для построения дифференциальных схем (схем, работающих с двумя сигналами) необходимы дифференциальные коммутаторы тока, которые могут быть построены в соответствии с предлагаемой ниже функциональной схемой (рис. 1.10 а).

Вх.1

Вых

Вх.2

Вых

УКТ1

УКТ2

uвх2

uвх1 Iy1

I0

Iy2

а) Рис. 1.10. Обобщённая функциональная схема дифференциального S-коммутатора (а) и пример его построения (б) (начало, окончание на стр. 15)

14

б) Рис. 1.10. Обобщённая функциональная схема дифференциального S-коммутатора (а) и пример его построения (б) (окончание, начало на стр. 14)

Рассмотрим особенности работы дифференциального коммутатора на основе повторителей тока VTк1–VDк1 и VTк2–VDк2 (рис. 1.10 б). Статические характеристики УКТ приведены на рисунке 1.11 [5]. Режимы его работы определяются соотношением токов I01=I02 и I0. В статическом режиме, когда uвх=u9.10=0, транзисторы VTк1 и VTк2 находятся в насыщении, что обеспечивается выбором I01=I02>Iктк1=I0/2. При u9=u10 ток I0=Iктк1 +Iктк2. Если uвх=u9.10>0, коллекторный ток VTк1 увеличивается. Когда он достигает значений I1
15

I01

Iктк1

VTк1 - в активном режиме (I01
I0 А

Iктк1=f(uвх)

I1 γ0 I2

I0 2

VTк1 - насыщен (I01>Iктк1)

В

Uгн.2 VTк2 - в активном режиме

uвх=u9.10

(+) Uгн.1

а

Iктк2 I02 I0 I1 I0 2

VTк2 - насыщен (I02>Iктк2) I0-I1

(-) Uгн.1

Iктк2

U(+) гн.1

uвх=u9.10

б

u10.3, u10.9 u9.3, u9.10 u10.3 u10.9 u9.3

u9.3 u9.10 Uост

45o

u10.3

45o

45o

45o (-) Uгн.1

U(+) гн.1

в

uвх=u9.10

Рис. 1.11. Статические характеристики дифференциального S-коммутатора тока I0

16

1.3.2 Входные характеристики В соответствии с эквивалентной схемой дифференциального УКТ (рис. 1.12) остаточное дифференциальное напряжение Uост.диф и эквивалентное остаточное сопротивление можно представить формулами:

Iк 2   ( ) I [ I α − 1 − α α I ] к 01 э 02 N 2 I 2 N 2 э 02   I0  = Uост.1 − Uост.2 , (1.15) Uост.диф = ϕТ ln  I  I [I α − к1 (1 − α α )I ]  I1 N1 э01  к02 э01 N1 I0  ϕ Т (1 − α I1α N1 ) + rост.диф=rост1+ rост2 = I к1 (1 − α I1α N1 ) + α N1 (I у1 − I эо1 ) − I к 01α N1 ϕ т (1 − α I 2 α N 2 ) + . (1.16) I к 2 (1 − α I 2 α N 2 ) + α N 2 ( I у 2 − I эо 2 ) − I к 02 α N 2 На рисунке 1.13 приведены зависимости выходных токов дифференциального УКТ от режимов работы при Iу1=Iу2>I0/2. Iвх1

Iвх2

Вх

Вх

u вх rост1

rост2

Uост1

Iy1

Uост2

I0

Iy2

Рис.8 Эквивалентная схема дифференциального Рис. 1.12. Эквивалентная схема дифференциального коммутатора тока

Iвх1

Iвх2

2Iy1

2Iy2

Iy1 + I0/2

Iy2 + I0/2 (I0-Iy2)+Iy1

-Uпер

I0 Uпер

uвх

-Uпер

(I0-Iy1)+Iy2 Uпер

uвх

Рис.1.13. Зависимость выходных токов дифференциального УКТ от режимов работы при Iу1=Iу2>I0/2

17

На рисунке 1.14 приведены примеры построения базовых схем электронных дифференциальных коммутаторов, на основе которых могут строиться функциональные узлы современных аналоговых электронных устройств с нелинейной коррекцией: дифференциальные усилители, эмиттерные повторители и т.п. с улучшенными динамическими параметрами. УКТ могут быть реализованы как на p-n-p транзисторах VT3, VT5 и VT4, VT6 (рис. 1.14 а), так и на n-p-n транзисторах VT3, VT4, VT5 (рис. 1.14 б).

а)

б) Рис. 1.14. Варианты построения каскадов с электронными S-коммутаторами

С помощью полученных выше формул можно построить статические характеристики дифференциальных коммутаторов. Для схем, приведенных на рисунке 1.14, с помощью системы схемотехнического моделирования Pspise получены статические характеристики, которые показаны на рисунке 1.15. Причём схеме на рисунке 1.14 а соответствует рисунок 1.15 а, а схеме на рисунке 1.14 б – рисунок 1.15 б. Характеристики получены для случая, когда на соотношение токов I0 и I1 накладывается жёсткое ограничение: I0>I1>I0/2 – для схемы на рисунке 1.14 а, и (I0−I1)>I1> (I0−I1)/2 – для схемы на рисунке 1.14 б. Рассматривая рисунок 1.15, приходим к выводу, что коллекторные токи транзисторов S-коммутаторов изменяются пропорционально приращению входного напряжения Uвх, принимая свои предельные значения. При этом в зависимости от знака Uвх один из транзисторов дифференциального коммутатора находится в режиме насыщения, а другой переходит в активный режим. Возможен также общий случай, когда ток I1 превышает значение I0 (схема на рисунке 1.14 а) или (I0−I1) (схема на рисунке 1.14 б). Полученные для этого случая характеристики приведены на рисунке 1.16 а, б. Изменение токов коллекторов транзисторов VT1 и VT2 (рис. 1.14 а) при разных соотношениях токов I0 и I1 приведено на рисунке 1.17. 18

Рис. 1.15. Статические характеристики дифференциальных коммутаторов для частного случая соотношения токов I0 и I1

19

I, мА 2 1,5

I1 =I2 I1=2мA

I1 =I2

Iк5

Iк6 I0

1 0,75 0,5 0,25 0 -0,5

I0/2 I0 -I1 I1=0,75мA I0 -I1 I1=1,5мA

I0 -I1

-1 -600

Uвх, мВ -400

-200

1

0,75

200

400

600

а)

I, мА 1,25

0

Iк4

I1=1,8мА

I1=1,8мА

Iк3

Iк4

I1=2мА

I1=2мА

Iк3

Iк4

I1=2,2мА

I1=2,2мА

Iк3

0,5

0 -1

Uвх, В -0,5

0

0,5

б) Рис. 1.16. Статические характеристики коммутаторов для общего случая соотношения токов

20

1

Рис. 1.17. Графики изменения коллекторных токов транзисторов VT1 VT2 (схема рис. 1.14 а)

На рисунке 1.18 представлены графики изменений дифференциальных напряжений и сопротивлений между узлами 1, 2, 3 в зависимости от входного дифференциального напряжения для схемы на рисунке 1.14 а, которой соответствует рисунок 1.18 а, б, и для схемы на рисунке 1.14 б – приведены на рисунке 1.18 в, г. Рассматривая графики, представленные на рисунке 1.18, можно установить, что напряжения между узлами 1 и 3, 2 и 3, 1 и 2 изменяются пропорционально приращению Uвх; остаточные напряжения на транзисторах электронного коммутатора составляют не более 20÷30 мВ; дифференциальное остаточное напряжение между узлами 1 и 2 в статическом режиме примерно равно нулю. Это является результатом взаимной компенсации напряжений U13 и U23. Дифференциальные сопротивления коммутаторов изменяются от 100 Ом в замкнутом состоянии до 100 кОм в разомкнутом состоянии. Таким образом, приведённые результаты компьютерного моделирования подтверждают полученные ранее аналитические расчеты и позволяют изучить свойства дифференциальных коммутаторов в широком диапазоне изменения сигналов и управляющих токов. 21

а)

б)

в) Рис. 1.18. Изменение узловых потенциалов и остаточных сопротивлений в дифференциальном коммутаторе токов (начало, окончание на стр. 23)

22

г) Рис. 1.18. Изменение узловых потенциалов и остаточных сопротивлений в дифференциальном коммутаторе токов (окончание, начало на стр. 22)

Рассмотренные дифференциальные коммутаторы могут послужить основой построения дифференциальных усилителей (ДУ) с нелинейной коррекцией S-класса [7]. Однако, следует отметить, что при введении в структуру классических ДУ подсхем коммутаторов несколько изменяются их параметры. В связи с этим большой интерес представляет исследование влияния НКЦ S-класса на свойства ДУ. Эти вопросы рассматриваются в последующих разделах данной работы.

23

ГЛАВА 2 СОСТАВНЫЕ ТРАНЗИСТОРЫ НА ОСНОВЕ S-КОММУТАТОРОВ ТОКА

2.1 Принципы построения и статические характеристики На основе рассмотренных ранее S-коммутаторов возможно построение эмиттерных повторителей (ЭП) и составных транзисторов (СТ) с нелинейной коррекцией проходной характеристики (рис. 2.1-2.3).

а)

б) Рис. 2.1. Эмиттерный повторитель с S-коммутатором тока (а) и его характеристика (б)

24

а)

I, мА 2,0 Iэ1 1,5

Iн

1 Iк4

Iэ2

0,5 I0-Iн 0

1

2

3

Uвх, В

RН=1к, I0=1мА б) Рис. 2.2. Составной транзистор с S-коммутатором тока (а) и его характеристика (б)

25

+ VT1

+

VT2

Вх

VT1 VT3

I0 VT2

Вх

S1

VT3 VT4

VT5

Вых R

I0

VT5

VT4 Вых

н

S1

Rн

-

Рис. 2.3. Составные транзисторы с S-коммутаторами тока

Отличие таких схем от классических ЭП состоит в наличии зоны нечувствительности на характеристике iн=f(uвх) в области средних входных напряжений. Это обеспечивается прямой передачей сигнала через насыщенный транзистор S-коммутатора в нагрузку (при малых входных напряжениях), минуя выходной транзистор. В таком режиме дифференциальные параметры ЭП существенно изменяются. Данный подход к построению составных транзисторов с S-коммутаторами тока позволяет управлять (за счёт соответствующего выбора тока I0) их нелинейными свойствами, уменьшить уровень нелинейных искажений малых сигналов.

2.2 Автономные и неавтономные параметры В соответствии с [4] для определения схемных функций устройств, содержащих многополюсные элементы, необходимо определить их автономные и неавтономные параметры. Автономные параметры определяются следующей обобщённой системой уравнений [4]: Ewr = E0wr + ∆Ewr; Jws = J0ws + ∆Jws, (2.1) где E0wr = U0r – (∑ zriI0i + ∑ µrj U0j); J0ws = I0s – (∑ Bsi I0i + ∑ ysj U0j); ∂I ∂U y ri = s , ∆Ewr = ∑ r (ε k − ε 0 к ) , ∂U j к ∂ε k X 0 , ε k B si =

∂I s µ = ∂U r , ∂I , ri (ε k − ε 0 к ) , ∆Jws= ∑ r ∂I j ∂I i к ∂ε k X 0 , ε k z ri =

26

∂U r , ∂I i

где E0wr , J0ws – постоянные составляющие автономных параметров Ewr, Jws; е0к , ек – внешние возмущающие факторы; ∆Ewr, ∆Jws – отклонение автономных параметров; Ui, Ii – переменные, характеризующие каждый вход многополюсного элемента.

I1 U1

Iэ

Iк

-

I2 U2

Uкб

Uэб

I1 = - Iэ I2 = Iк U1 = - Uэб U2 = Uкб

+

Рис. 2.4. Транзистор как автономный четырёхполюсник

Уравнения транзистора как автономного четырехполюсника (рис. 2.4) для системы h-параметров в схеме с общей базой имеют вид: u1 = h11⋅i1 + h12⋅u2 + eh, (2.2) i2 = h21⋅i1 + h22⋅u2 + jh, где eh, jh – автономные параметры транзистора, учитывающие влияние температуры на статический режим. Причём:

eh =

∂U1 ∂T

`;

dT

jh =

I1 = I1p

∂I 2 ∂T

dT I1 = I1p T=Tp

T = Tp

Для схемы включения с общей базой численные значения автономных параметров еh.Б и jh.Б можно найти по формулам [1]: еh.Б ≈

U go − U эб Т

jh.Б ≈ ∆α⋅Iэ.р + ∆Iкб.о =

I э.р βТ

∆Т , ∆Т + Iкб.о е

с⋅∆Т

,

где Ugo – ширина запрещенной зоны (для кремния Ugo=1,2 В); T, ∆T – температура окружающей среды и её изменение; с – температурный коэффиK циент; Iкб.о– обратный ток коллекторного перехода; ∆α = α ⋅ ∆T ≈ K α (1 − α)∆T ; βT

где Kα = 1 ÷ 2 – постоянная транзистора.

27

Определим для составных транзисторов с S-коммутаторами тока (рис. 2.1-2.3) значения автономных и неавтономных параметров при замкнутом и разомкнутом состоянии S1 для схемы включения с общей базой. Для составного транзистора параллельного типа (рис. 2.3 а) при разомкнутом состоянии S1 автономный параметр еh.Б определяется суммой еh.Б-параметров транзисторов VT2, VT3: еh.Б ≈ eh.Б.VT2 + eh.Б.VT3. Параметр jh.Б можно определить как: jh.Б ≈∆αVT3⋅Iэ.р.VT3 + ∆Iкб.о.VT2 + Iкб.о.VT2 еc∆Т. Если S1 замкнут, то eh.Б ≈ eh..Б.VT1, jh.Б ≈ jh.Б.VT1+ jh.Б.VT2. Рассмотрим транзистор последовательного типа на рисунке 2.3 б. Если S1 разомкнут, тогда: eh.Б = eh.Б.VT1+ eh.Б.VT2 + eh.Б.VT3 + ∆I0h11.1, jh.Б ≈ jh.Б.VT1+ jh.Б.VT2(1+h21.1). При замкнутом S1: eh.Б ≈ eh.Б.VT1, jh.Б ≈ jh.Б.VT1. H-параметры составного транзистора параллельного типа (рис. 2.3 а) в схеме с общей базой при замкнутом состоянии S1 определяются h-параметрами транзистора VT1: h11=rэ+rб(1-α), h12= rб /( rк+rб), (2.3) h21≈ - α, h22= 1/( rк+rб), где rэ, rб, rк – параметры Т-образной модели транзистора VT1 [21]; α – коэффициент передачи тока эмиттера в схеме с общей базой. При разомкнутом состоянии S1 значения неавтономных параметров можно найти, используя следующие соотношения: h11 ≈ h11.2(1+h21.3) + h11.3, h12 ≈ h12.2+h12.3+h11.2h22.3, (2.4) h21 ≈ h21.2(1+h21.3)+h21.3, h22 ≈ h22.3(1+h21.2)+h22.2+h22.1. H-параметры составного транзистора последовательного типа (рис. 2.3 б) при замкнутом состоянии коммутатора S1 определяются hпараметрами транзистора VT1: (2.5) h11=rэ+rб(1-α), h12= rб/( rк+rб), h21= -α, h22= 1/( rк+rб). При разомкнутом состоянии S1 значения неавтономных параметров в схеме с общей базой можно найти по формулам: h11 ≈ h11.1[1+h21.2(1+ h21.3)] + h11.2(1+h21.3) + h11.3, (2.6) h12 ≈ h12.1+h12.2+h12.3 + h11.3h22.3+ h11.1[h22.3(1+h21.3)+h22.2], h21 ≈ h21.1[1+h21.2(1+h21.3)+ h21.3]+ h21.2(1+h21.3)+ h21.3, h22 ≈ [h22.3(1+h21.2)+h22.2](1+h21.1)+ h22.1. Большой практический интерес представляет анализ зависимостей изменения h-параметров составных транзисторов при переходе S-коммутатора из замкнутого состояния в разомкнутое. Приращения неавтономных 28

параметров составных транзисторов параллельного типа при переходе Sкоммутатора из замкнутого состояния в разомкнутое иллюстрируются рисунком 2.5 и определяются следующими выражениями: ∆h11≈ hз11 – hр11= h11.1 – h11.2(1+h21.3) – h11.3, ∆h12≈ h12.1 – h12.2 – h12.3 – h11.2h22.3 (2.7) ∆h21≈ h21.1– h21.2(1+h21.3) – h21.3, ∆h22≈ hз22.1 – h22.3(1+h21.2) – h22.2 – hр22.1, где hз – соответствующий h-параметр при замкнутом S1; hр – соответствующий h-параметр при разомкнутом S1. h11

ϕТ

h12

I э.1 > I э.3

hр12

I э.1 I э.1 < I э.3

ϕТ

hэ12

I э.3

Uпер

Uпер

Uэб

а)

Uэб

б)

h21

h22 h р22 ≈ h э22

hэ21 hр21 Uпер в)

Uэб

Uпер

Uэб

г)

Рис. 2.5. Приращения h-параметров составного транзистора параллельного типа (рис. 2.3 а)

Аналогично изменение неавтономных параметров составных транзисторов последовательного типа при переходе S-коммутатора из замкнутого состояния в разомкнутое (иллюстрируется рисунком 2.6): ∆h11≈ hз11 – hр11[1+h21.2(1+ h21.3)] – h11.2(1+h21.3) – h11.3, ∆h12≈ hз12.1 – hр12.1– h12.2– h12.3 – h11.3h22.3 – h11.1[h22.3(1+h21.3)+h22.2], (2.8) з р ∆h21≈ h 21.1 – h 21.1[1+h21.2(1+h21.3)+ h21.3] – h21.2(1+h21.3) – h21.3, ∆h22≈ hз22.1 –[h22.3(1+h21.2)+h22.2](1+h21.1) – hр22.1. На рисунках 2.5, 2.6 представлены графики изменения неавтономных параметров от амплитуды напряжения эмиттер-база Uэб∑ составных транзисторов (рис. 2.3 а, б).

29

I э.1 > I э.3

ϕТ I э.1

I э.1 < I э.3

ϕТ I э.3

h р21 ≈ h э21

h р22 ≈ h э22

Рис. 2.6. Приращения h-параметров составного транзистора последовательного типа (рис. 2.3 б)

В зависимости от соотношения статических режимов транзисторов VT1 и VT3 происходит либо увеличение эквивалентного значения h11 (при Iэ.1> Iэ.3), либо его уменьшение (при Iэ.1
h- параметры h11

h 11.2

h 11.1 + R ком + h 11.2 + R ком

+ R ком

h12

h21

h22

h 12.1 + h 12.2 + h 11.1 h 22.h 21.1 (1 + h 21.2 ) + h 21.2 h 22.2 (1 + h 21.1 ) + h 22.1

h 11.1 (1 + h 21.2 ) h 11.2 + R ком

П р и м е ч а н и е : Rком – остаточное сопротивление коммутатора в замкнутом состоянии

30

Полученные выше соотношения характеризуют автономные и неавтономные параметры составных транзисторов с S-коммутаторами тока. Уточнение диапазона их изменения в различных режимах работы позволяет оценить поведение S-коммутаторов в различных аналоговых устройствах.

2.3 Основы применения S-составных транзисторов Никакие успехи в создании БИС и СБИС для цифровой обработки информации не смогут обеспечить эффективную электронизацию промышленности, быта, оборонной техники, если не будет решена проблема создания и массового производства широкой номенклатуры эффективных и экономичных аналоговых усилителей мощности на основе интегральной технологии. Известные энергетические и температурные ограничения не позволяют получать от одной микросхемы усилителя мощности выходную мощность, превышающую некоторый критический уровень Pmax. Для получения больших токов нагрузки применяется включение УМ через баластное сопротивление, а также соединение усилителей мощности по схеме с синфазированием, которое требует введения большой элементной избыточности. В этой связи представляет интерес развитие схемотехники УМ, допускающих параллельное соединение по выходу. В основу предлагаемой ниже структуры УМ положена схемотехника S-коммутаторов тока [7], реализуемых на основе классических «токовых зеркал» [17]. Примеры построения таких УМ в различных аналоговых устройствах приведены на рисунках 2.7-2.8. +E Вх

VT1

VT2

S1

Iэ.max3 = N3 I2 Iэ.max2 = N2 I1 Iэ.max1 = N1 I0

п

VT3

i=n

S2

) Pн(.+max = ∑ I э.i ( Eп − Uост − Uoc.s ) 1

S3

i =n

Iн = ∑ Iэi>>Iэ.max.i 1

I0

I1

I2 Rн

Iн Вых

а) Рис. 2.7. Параллельное и последовательно-параллельное включение эмиттерных повторителей (начало, окончание на стр. 32)

31

+ + VT1

VT1

VT2

Вх

R1 VT2

Вх

VT3

VT3 S1 VT4

VT5

Вых

VT5

VT4 Вых

Rн

I0

Rн -

б)

в) + VT1

uвх

VT2

i1

S1

S2 i2 Rн

uвых

г) Рис. 2.7. Параллельное и последовательно-параллельное включение эмиттерных повторителей (окончание, начало на стр. 31)

В схеме, изображенной на рисунке 2.7 а, в эмиттер транзистора VT1 (VT2, VT3) включается коммутатор тока S1 (S2, S3), который обеспечивает соединение эмиттера VT1 (VT2, VT3) с нагрузкой Rн до тех пор, пока его эмиттерный ток меньше, чем управляющий состоянием S1 (S2, S3) ток I0 (I1, I2):

I э = I гр ≤ I 0 .

(2.9) За счет соответствующего выбора площадей эмиттерного перехода транзисторов, образующих S-коммутатор, можно получить

I гр ≤ I 0 N ,

(2.10) где N>1 – отношение площадей эмиттерных переходов транзисторов «токового зеркала» S1 (S2…Sn). 32

При увеличении входного напряжения происходит отключение транзисторов VT1-VT3 от Rн, каждый из которых создает свою «порцию» приращения тока в нагрузке. Момент отключения очередного каскада определяется значениями управляющих токов I0…I2 и соотношением площадей транзисторов, образующих S-коммутатор. Подсхемы S1-S3 могут быть реализованы как на n-p-n (рис. 2.7 в), так и на p-n-p (рис. 2.7 б) транзисторах. Структура (рис. 2.8 а) иллюстрирует возможность параллельного включения в выходном каскаде УМ разных по принципу действия (полевых и биполярных, одиночных и составных) транзисторов. Эта схема позволяет обеспечить более линейный участок на проходной характеристике iн=f(uвх) (рис. 2.8 б) в области малых входных сигналов. Достигается данный эффект ценой смещения зон нечувствительности ∆U1, ∆U2, ∆U3, обусловленных нелинейностью входной характеристики VT2, VT3, VT4, в область средних значений uвх. Транзистор VT1 обеспечивает передачу в Rн *

малых сигналов. Как только его ток истока достигнет значения I 1 , VT1 отключается от нагрузки и на характеристике iн=f(uвх) формируется первая зона нечувствительности ∆U1. При uвх=U2 в активный режим входит транзистор VT2. Однако этот транзистор отключается от нагрузки, как только его ток эмиттера достигает граничного значения, зависящего от свойств

S2. Далее при u вх ≥ u 4 происходит формирование третьего участка проходной характеристики, затем четвертого и т.д. За счет соответствующего выбора схемотехники S-коммутаторов тока можно перераспределять энергетическую нагрузку (выделяемую мощность) в активных элементах VT1VT4. Очевидно, что рассматриваемые УМ не выходят из строя при коротком замыкании в нагрузке Rн. VT1

+

VT3

VT2

Вх uвх

VT4

S1 i1

S2

S3 i2

i3

S4 i4

Вых

Rн

Iн Iсм

а) Рис. 2.8. Пример построения выходного каскада усилителя мощности и его проходная характеристика (б) (начало, окончание на стр. 35)

33

I н = ∆I н

4

I*3

3 γ3

I *2

∆U1

∆U 3

2 γ2

I1*

1

uвх

γ1

U1 U2 U3 U4

U5 U6

б) Рис. 2.8. Пример построения выходного каскада усилителя мощности (а) и его проходная характеристика (б) (окончание, начало на стр. 34)

При введении общих отрицательных связей, охватывающих УМ (рис. 2.7-2.8), влияние зон нечувствительности ∆Ui на нелинейные искажения сигнала, которое в отличие от классических УМ проявляется здесь в диапазоне средних uвх, существенно уменьшается: ∆U i ∆U *i ≈ 1+ T , * где ∆U i – зона нечувствительности на амплитудной характеристике, приведенная ко входу n-каскадного усилителя; Т – петлевое усиление. На рисунке 2.9 приведён пример построения составного транзистора с защитой выходного транзистора по току эмиттера.

Рис. 2.9. Составной транзистор с защитой по току эмиттера

34

Исследование статических характеристик составных транзисторов последовательного и параллельного типов показывает, что рассматриваемые S-транзисторы имеют ряд преимуществ по сравнению с классическими схемами составных транзисторов за счёт смещения зоны нечувствительности на входной характеристике в область средних напряжений и более низкого значения характеристического напряжения, определяющего нелинейный режим работы на малом сигнале.

2.4 Нелинейная S-коррекция в активных нагрузках Дифференциальные усилители с активными нагрузками при введении цепей нелинейной коррекции работают в переходных режимах с большими уровнями токов [5]. Это требует специальных мер защиты активных нагрузок и управляемых источников тока, входящих в состав НКЦ, от нелинейных режимов, при которых нарушается пропорциональность между их входными и выходными сигналами. Действительно, в переходных режимах работы – на резисторах, используемых в активных нагрузках – возникают дополнительные перепады напряжения, которые могут привести к насыщению выходных транзисторов АН и конверсии фазы по петле общей ООС на 180°. Для исключения подобных эффектов и формирования нелинейных характеристик передачи тока активных нагрузок возможно использование S-коммутаторов тока, которые «самовыключаются» при достижении протекающего через них тока некоторого порогового значения I0. Пример построения АН с S-коммутатором приведён на рисунке 2.10. + VT3

VT4

Iвых R1

I0

R2

I0 VT1

VT2

Iвх

Iвых

Iп

Iвх

Рис. 2.10. Активная нагрузка с S-коммутатором тока и её характеристика

Работа АН (рис. 2.10-2.11) основана на использовании режима насыщения транзистора VT4 при токах его коллектора IкI0. Это позволяет сформировать различные нелинейные характеристики. 35

+ VT4

VT3

β 2 I вх.m I0

R1

Iвых

R2

VT1

γ2

I0

VT2

tgγ 2 = β 2 tgγ1 ≈ 1

γ1 Вх

Iвх

Iвых

Вых

Iп

Iвх

Рис. 2.11. Активная нагрузка с S-коммутатором тока и её характеристика

Нелинейная коррекция S-класса в активной нагрузке (рис. 2.12) обеспечивает заданный резистором R1 наклон характеристики iн=f(uвх) в режиме большого сигнала. + I0 Вых

Вх

VT1 Iвых

+ I0

R1 VT4

VT2

VT3

а)

iн 1 R1 I tgψ1 ≈ 0 ϕт tgψ 2 ≈

ψ2 I0

U 0 = 0,6B

ψ1 U0

Uгр

Uгр1

uвх

б) Рис. 2.12. Квазилинейный каскад (а) и его характеристика (б)

36

ГЛАВА 3 ДИФФЕРЕНЦИАЛЬНЫЕ КАСКАДЫ С НЕЛИНЕЙНОЙ КОРРЕКЦИЕЙ НА ОСНОВЕ УПРАВЛЯЕМЫХ КОММУТАТОРОВ ТОКА

В данной главе рассматриваются принципы построения, результаты экспериментального исследования и компьютерного моделирования дифференциальных каскадов с расширенным диапазоном активной работы, предназначенных для работы в составе широкого класса быстродействующих аналоговых микросхем – операционных и решающих усилителях, компараторах, непрерывных стабилизаторах напряжения [30], амплитудных детекторах, НЧ-усилителях мощности бытовой радиоэлектронной аппаратуры, аналоговых перемножителях сигналов, активных фильтрах, схемах выборки-хранения и других устройствах автоматики. Применение исследованных в работе ДУ c НКЦ S-класса во всех вышеназванных устройствах даёт улучшение динамических параметров на 1-2 порядка [4, 5], позволяет реализовать защиту от пробоя транзисторов входных каскадов ОП при воздействии сигналов больших уровней, которая обеспечивается коммутаторами S1, S2. Практически максимально-возможное входное дифференциальное напряжение ДУ определяется напряжением пробоя коллекторного перехода выходного транзистора УКТ.

3.1 Принципы построения Наряду с классическим построением дифференциальных усилителей [21-23], при котором эмиттеры базового каскада (БК) непосредственно соединены между собой, возможна такая структура ДУ, при которой общая эмиттерная цепь каскада является коммутируемой (рис. 3.1). Такая коммутация может обеспечиваться с помощью ранее рассмотренных дифференциальных коммутаторов S1, S2, которые размыкаются в зависимости от уровня входного дифференциального напряжения (от величины протекающего через них тока или напряжения на их выводах). Обобщённая функциональная схема ДУ с S-коммутаторами приведена на рисунке 3.1.

37

+ АН

Uit

VT1

Вх1

...

1

VT2

Вх2

S2

S1

Uвх1

Вых

I03 Udm Igs ...

Ies

2

10

9

ПН2 3

ПН1

Uвх2

ПН2

4

6

5 I01

I0

I02 -

Рис. 3.1. Функциональная схема формирования управляющих напряжений в ДУ с НКЦ S-класса

Дифференциальные коммутаторы S1 и S2 обеспечивают низкоомное соединение узлов 9, 3, 10 в статическом режиме ДУ. Это реализуется определенным соотношением токов I01 и I0, устанавливающих их статический режим. При положительном приращении входного напряжения в узле 1 (узел 2 заземлен) ток через ключ S1 увеличивается и он начинает размыкаться. Ключ S2 остается в замкнутом состоянии. Когда ток через S1 достигнет некоторого граничного значения Iгр, ключ S1 размыкается, что приводит к ограничению протекающего через него тока и увеличивает разность потенциалов между узлами 9 и 3. Следовательно, между данными узлами может быть включен управляемый преобразователь напряжениеток (УПН-Т), который позволяет сформировать дополнительный участок результирующей проходной характеристики в режиме большого сигнала. Для согласования потенциалов и выбора режимов УПН-Т целесообразно использовать согласующие повторители напряжения ПН1-ПН2. В качестве коммутаторов S1, S2 могут применяться подсхемы, приведенные на рисунке 3.2.

38

S б

a

a

VD1

a

б

+ a

VD1

б

a

I1 VTк

VTк I1

б

б Рис. 3.2. Варианты построения коммутаторов S1 и S2 на основе активных нагрузок и p-n переходов

3.2 Дифференциальные усилители с совмещением каналов усиления малого и большого сигналов Пример практической реализации ДУ, соответствующего функциональной схеме (рис. 3.1), приведён на рисунке 3.3. Базовый каскад выполнен на транзисторах VT1, VT2. Источник тока I0 устанавливает статический режим. Ключи S1 и S2 на элементах VD1, VT5, VD2, VT6 коммутируют эмиттерную цепь транзисторов БК. Источники тока I01>I0/2 обеспечивают замкнутое состояние S1 и S2 при отсутствии входного сигнала. Падение напряжения на резисторе R3 (Есм) задаёт начальное смещение транзисторов НКЦ VT5, VT6. Активная нагрузка АН обеспечивает передачу приращения токов БК в нагрузку. + АН Вых VT1

VT2 R1

VD1

R2

VT3

VD2 VT4

Есм

I 01

R3

VT5

I 01 VT6

I0

Рис. 3.3. Принципиальная схема квазилинейного ДУ с НКЦ S-класса

39

Проходная характеристика ДУ (рис. 3.3), полученная при разных значениях напряжения смещения Есм и токах I0, I01, приведена на рисунке 3.4 (I0=0,32 мА, I01=0,2 мА, R1=R2=100 Ом – рис. 4.2 а; R1=50 Ом (кривая 1), R1=100 Ом (кривая 2), R1=150 Ом (кривая 3), Eсм=0,4 В – рис. 3.4 б). Из рисунка видно, что, изменяя Есм, можно выбирать момент включения НКЦ и таким образом регулировать зону нечувствительности Uп в широких пределах. Резисторы R1, R2 определяют наклон проходной характеристики в режиме большого сигнала.

Рис. 3.4. Проходная характеристика квазилинейного ДУ с НКЦ S-класса (рис. 3.3)

40

Граничные координаты проходной характеристики (рис. 3.4) связаны с параметрами элементов схемы (рис. 3.3) следующим образом: tgγ1≈ (2I01 + I0) / 4 ϕ Т, tgγ2 ≈ 1/R1; by=tgγ2/tgγ1=my1, mu=bu=Uп/Uгр, Uгр= 50 – 100 мВ, UП≈ U0 - Eсм; (3.1) I(+) н.max ≤ βVT3 I0 , I(-) н.max ≤ βVT4 I0, где U0 ≈ 0,65 В, βVT3,4 – коэффициент усиления тока базы VT3,VT4; Есм – напряжение (на резисторе R3) начального смещения НКЦ; ϕ Т=25 мВ – температурный потенциал. Таким образом, в рассматриваемом ДУ диапазон активной работы, измеряемый параметрами by, bu [5], может изменяться по усмотрению разработчика в широких пределах. Это позволяет в широком диапазоне изменять быстродействие ОП. Пороговое напряжение Uп определяется падением напряжения на резисторе R3. + АН Вых VT4 VT1

VT2

VT3

R1 S2

S1

VT5

I03

I02

I 01 -

Рис. 3.5. Принципиальная схема квазилинейного ДУ с НКЦ S-класса

В схеме ДУ с НКЦ S-класса (рис. 3.5) базовый каскад образуют транзисторы VT1, VT3, VT4, VT2. Коммутаторы S1, S2 в статическом режиме находятся в замкнутом состоянии, обеспечивая коммутацию эмиттерной цепи транзисторов VT1,VT2. При этом транзисторы VT3, VT4, VT5 закрыты, так как напряжение на их база-эмиттерных переходах меньше порога открывания транзистора U0 ≈ 0,6 В. При положительном приращении напряжения на входе (VT1) ток через S1 увеличивается. Как только он станет равным I01, «ключ» S1 размыкается, что приводит к открыванию транзисторов VT5, VT3 и фиксации потенциала базы транзистора VT5. Тогда приращение входного напряжения прикладывается к переходам база-эмиттер транзисторов VT3, VT5 и резистору R1, что обеспечивает приращение токов коллекторов транзисторов VT3, VT5. Таким образом, НКЦ на элементах VT5, R1 обеспечивает приращение тока нагрузки ДУ в режиме большого сигнала. 41

Рис. 3.6. Проходная характеристика квазилинейного ДУ (рис. 3.5) с НКЦ S-класса

Проходная характеристика ДУ (рис. 3.5) приведена на рисунке 3.6. На рисунке 3.6 а показан начальный участок характеристики, соответствующий режиму малого сигнала. Графики получены при разных значениях резистора R1, определяющего наклон проходной характеристики в режиме большого сигнала и I0=0,32 мА, I01=0,2 мА.

42

Граничные координаты проходной характеристики (рис. 3.6) связаны с параметрами элементов схемы (рис. 3.5) следующим образом: tgγ1≈ (2I01 + I0) / 4 ϕ Т, tgγ2 ≈ 1/R1; by=tgγ2/tgγ1=my1, mu=bu=Uп/Uгр, (3.2) Uгр= 50 – 100мВ, UП ≈ U0; I(+) н.max ≤ βVT5 (I0 - I01), где U0 ≈ 0,65 В, βVT5 – коэффициент усиления тока базы транзистора VT5, ϕ Т=25 мВ – температурный потенциал. Таким образом, в ДУ (рис. 3.5) диапазон активной работы может быть расширен до единиц вольт входного сигнала, что эквивалентно повышению быстродействия, например ОУ с входными каскадами (рис. 3.5), на 1-2 порядка. +

АН

Вых

VT1

Вх

VT2

I 01

I 01

VT3

VT4

R1 VD1

R2

VD2 VT6

VT5 I0

Рис. 3.7. Принципиальная схема квазилинейного ДУ с НКЦ S-класса

При построении ОП на базе БМК НПО «Интеграл» [44] коммутаторы S1, S2 целесообразно выполнять на n-p-n транзисторах. Пример такого ДУ приведён на рисунке 3.7. Базовый каскад образуют транзисторы VT1, VT2. Коммутаторы S1 и S2 выполнены на элементах VT3, VD1 и VT4, VD2. Значения токов I01 выбраны из условия I01>(I0- 2I01)/2, чем обеспечивается замкнутое состояние S1, S2 в статическом режиме. При увеличении входного напряжения до уровня больше чем Uп, ключ S1 размыкается, транзистор VT5 открывается и обеспечивает приращение тока нагрузки ДУ. Наклон проходной характеристики в режиме большого сигнала зависит от сопротивлений резисторов R1 и R2.

43

Рис. 3.8. Проходная характеристика квазилинейного ДУ (рис. 4.6) с НКЦ S-класса

Проходная характеристика рассмотренного выше ДУ приведена на рисунке 3.8. Рисунок 3.8 а соответствует режиму малого сигнала, а рисунок 3.8 б – режиму большого сигнала. Кривые 1-3 получены при разных значениях резистора R1 и следующих значениях токов: I0=0,7 мА, I01= =I02= 0,2 мА. Граничные координаты проходной характеристики (рис. 3.8) связаны с параметрами элементов схемы (рис. 3.7) следующим образом: (3.3) tgγ1≈ (I0 - 2I01) / 4 ϕ Т, tgγ2 ≈ 1/R1; by=tgγ2/tgγ1=my1, mu=bu=Uп/Uгр, Uгр= 50 – 100мВ , UП ≈ U0; 44

I(+) н.max ≤ βVT5 (I0 - 2I01), где U0 ≈ 0,65 В, βVT5 – коэффициент усиления тока базы VT5, ϕ Т=25 мВ – температурный потенциал, ϕ Т=25 мВ – температурный потенциал. Модификацией рассмотренного выше ДУ является усилитель представленный на рисунке 3.9 а. Его принципиальная схема упрощена за счёт исключения источника тока I02 и диода VD2. При этом электронные коммутаторы S1-S2 на элементах VT3, VT4, VD1 в статическом режиме находятся в замкнутом состоянии при соотношении токов I01> (I0 – I01)/2. АН1 +

Вых

VT1

VT2

I01 R1

VT3

VT4

VT5

R2

VT6 I0 -

а)

б) Рис. 3.9. Принципиальная схема (а) и проходная характеристика (б) квазилинейного ДУ

45

В остальном алгоритм работы данного ДУ не отличается от алгоритма, рассмотренного для ДУ (рис. 3.7). Проходная характеристика рассматриваемого ДУ приведена на рисунке 3.9 б. Для получения линейной проходной характеристики квазилинейного ДУ необходимо выбирать напряжение включения НКЦ Uп на уровне Uгр, при котором происходит ограничение базового каскада. Пример построения ДУ, в котором НКЦ находится практически во включенном состоянии при Uвх=0, приведён на рисунке 3.10 а, а на рисунке 3.10 б показана его проходная характеристика. Она получена при I0=0,2 мА, I01 = I02=0,15 мА и разных значениях сопротивления резистора R2, определяющего наклон характеристики при большом сигнале. В рассматриваемом ДУ статический режим устанавливается источниками тока I01, I0, I02. Электронные коммутаторы S1-S2 на элементах VD1, VT5 и VD2, VT6 находятся в замкнутых состояниях (при отсутствии входного напряжения). Этот режим обеспечивается выбором токов I01 = I02 > I0 /2.

а) Рис. 3.10. Принципиальная схема (а) и проходная характеристика (б) квазилинейного ДУ (начало, окончание на стр. 47)

46

б) Рис. 3.10. Принципиальная схема (а) и проходная характеристика (б) квазилинейного ДУ (окончание, начало на стр. 45)

При положительном приращении входного напряжения открывается транзистор VT4 и дальнейшее приращение Uвх прикладывается к участку схемы VT1–R2–Uбэ.VT4. Пропорционально увеличению Uвх растёт коллекторный ток транзистора VT1, а следовательно, и ток нагрузки ДУ. Таким образом в схеме (рис. 3.10 а) происходит компенсация нелинейности проходной характеристики базового каскада и её «продление» в область больших сигналов. В результате этого существенно повышается быстродействие ОП, в котором применяется рассмотренный ДУ. Граничные координаты проходной характеристики (рис. 3.10 б) связаны с параметрами элементов схемы (рис. 3.10 а) следующим образом: I(+) н.max ≤ βVT4 I02, Uп ≈ 0, где βVT4 – коэффициент усиления тока базы транзистора VT4. Угол наклона проходной характеристики определяется резистором R2: tgγ1=1/R2, by=tgγ2/tgγ1=my1, mu=bu=Uп/Uгр. (3.4)

3.3 Дифференциальные усилители с разделением каналов усиления малого и большого сигналов На рисунке 3.11 а приведён вариант построения ДУ с применением электронных коммутаторов S1-S2, в котором компенсируется влияние высокоомных резисторов в эмиттерной цепи на малосигнальные параметры каскада. В статическом режиме коммутаторы S1, S2 находятся в замкнутом состоянии и ДУ1 на транзисторах VT3, VT4 выключен. При небольшом увеличении напряжения на входе Вх.1 приращение тока нагрузки

47

обеспечивается за счёт перераспределения тока I0 между плечами ДУ2 на транзисторах VT1, VT2. Как только ДУ2 войдёт в режим ограничения проходной характеристики и S1 перейдёт в разомкнутое состояние (ток через него станет равен I01), включается ДУ1 и обеспечивает дальнейшее приращение тока нагрузки.

а)

б) Рис. 3.11. Квазилинейный ДУ (а) и его проходная характеристика (б)

48

Такое построение ДУ позволяет, в некоторой степени, уменьшить влияние резисторов R1, R2 и нестабильности тока I0 на дрейф э.д.с. смещения нуля. На рисунке 3.11 б приведена проходная характеристика рассматриваемого ДУ, которая получена при I03=2 мА, I0=0,2 мА, I01=0,15 мА. Наклон характеристики определяется резистором R1.

3.4 Дифференциальные каскады на основе S-коммутаторов напряжения Одной из модификаций дифференциальных каскадов (ДК) U-класса [5], в которых нелинейная коррекция реализуется путем контроля за величиной входного напряжения uвх и формирования корректирующего тока нагрузки при достижении uвх заданного порогового уровня Uп, является ДК с S-коммутаторами напряжения. Их обобщенная схема, развивающая идеи нелинейной коррекции, приведена на рисунке 3.12. + I1 ПН1 Ku ≈ 1

а

VT3

S1( + )

S(2− )

R1 с

RS2

RS1

iэ3

Вх.1 b uвх

VT1

Вх.2 VT2 iн Вых

ПТ1

-

Рис. 3.12. Обобщенная функциональная схема квазилинейного ДК с S-коммутаторами напряжения

В схеме (рис. 3.12) базовый (корректируемый) каскад включен по традиционной схеме (VT1, VT2, ПТ1, I1). Для формирования корректирующего тока в нагрузке, пропорционального uвх (тока эмиттера VT3), вводятся

49

электронные коммутаторы напряжения S1( + ) ( S (2− ) ), обеспечивающие подключение узла «С» либо ко входу Вх.1, если uвх>0, либо ко входу Вх.2, если uвх<0. Повторитель напряжения ПН1 согласует статические потенциалы в схеме и создает начальное смещение эмиттерно-базового p-n-перехода транзистора VT3. Функции коммутаторов напряжения S1( + ) , S (2− ) могут выполнять простейшие дифференциальные каскады или p-n-переходы. Перспективный пример построения ДК, соответствующего функциональной схеме на рисунке 3.12, приведен на рисунке 3.13. Здесь S-коммутаторы выполнены на базе вспомогательной подсхемы ДУ1. Изменяя напряжение смещения Есм можно управлять моментом включения НКЦ на транзисторе VT3. + I2 Вых.1

Вых.2 ЕСМ

а

I3

VT3

R1 b ДУ2 VT5

Вх.1 ДУ1 VT1

VT2 с

Вых.3

VT4

Вх.2

Вых.4

I1 Рис. 3.13. Пример построения квазилинейного ДК с S-коммутаторами напряжения на основе ДУ1

Схема (рис. 3.13) будет работоспособна и в том случае, если S1( + ) и

S (2− ) все время замкнуты. В этом случае большую роль играют сопротивления Rs1 и Rs2, которые позволяют сформировать нелинейный корректирующий сигнал. Действительно, напряжение в узле «С» и, следовательно, в узле «а»:

u c ≈ u a ≈ u вх 50

R s2 u ≈ вх . R s1 + R s2 2

(3.5)

Поэтому при больших входных сигналах между узлами «а» и «b» ДК (рис. 3.13) приложено напряжение, пропорциональное uвх. В результате приращение тока общей эмиттерной цепи ДУ2 не ограничивается в широком диапазоне входных сигналов: i э3 ≈

u вх . 2R1

Рис. 3.14. Пример построения квазилинейного ДК с S-коммутаторами напряжения

Это позволяет сформировать дополнительный линейный участок на проходной характеристике i н = f (u вх ) каскада. Особенность схемы (рис. 3.14) состоит в том, что транзисторы VT3VT4 цепи нелинейной коррекции здесь работают в активном режиме. Для уменьшения их влияния на статический режим ДК используются выключаемые источники тока ИСТ1-ИСТ2. При малых приращениях тока коллектора VT3-VT4 ( ∆I к 3 , ∆I к 4 ) суммарный ток эмиттера VT1 (VT2) не изменяется, так как на эту же величину изменяется выходной ток ИСТ1 (ИСТ2). Однако это происходит только при u вх ≤ 2ϕ т . Если ∆I к 3 > I ист.1 или ДIк4 > I ист.2 , то источники тока выключаются, а дальнейший режим

51

работы ДК обеспечивает эмиттерный ток VT3 (VT4). Рассмотрим более подробно данный способ компенсации нестабильности остаточных токов цепи нелинейной коррекции. При малых сигналах выходной каскад цепи нелинейной коррекции может быть представлен эквивалентной схемой, показанной на рисунке 3.15. Она включает источник сравнительно небольшого остаточного тока iост и управляемый входным напряжением нелинейный двухполюсник Suвх. VT1 VT2

НКЦ

I0 iост

i0 K i3 ⋅ i ост I1

Suвх

ИСТ 3

Рис. 3.15. Функциональная схема ДК с выключаемым источником опорного тока

Подключение НКЦ к базовому каскаду VT1-VT2 приводит к тому или иному изменению его статического режима, которое проявляется в увеличении дрейфа э.д.с. смещения нуля и нестабильности входных токов ДК. В ряде случаев, когда в ДК имеется источник стабильного тока с неинвертирующим входом (3), этот эффект может быть скомпенсирован схемотехническими методами. Для общей эмиттерной цепи ДК на рисунке 3.15 (при uвх=0) справедливы следующие уравнения:

i 0 = i ост − K i 3 ⋅ i ост , где i0 – приращение тока I0, вызванное подключением к базовой схеме VT1-VT2 цепи нелинейной коррекции НКЦ; Ki3 – коэффициент передачи по току от входа 3 на выход ИСТ. Если обеспечить Ki3=1, то в схемах (рис. 3.13-3.15) нестабильность i ос не будет влиять на статический режим ДК.

52

Более сложные процессы происходят в схеме, показанной на рисунке 3.15, на большом сигнале. До тех пор, пока Su вх ≤ I 0 , цепь нелинейной коррекции не влияет на проходную характеристику ДК, где S – крутизна преобразования входного напряжения в выходной ток НКЦ. Начиная с u вх ≥ U п1 = I 0 ⋅ S −1 , источник стабильного тока ИСТ запирается по входу 3 и дальнейшее формирование проходной характеристики ДК обеспечивает НКЦ. В схеме (рис. 3.16) расширение диапазона активной работы ДК обеспечивается коммутаторами S1 и S2, которые вместе с транзисторами VT1, VT2, VT5, VT3 формируют корректирующий сигнал. Цепь нелинейной обратной связи НЭ1, шунтирующая резистор R2, предоставляет дополнительные возможности формирования квазилинейной проходной характеристики в области больших выходных токов ДК. +

АН1

I01 R5 Вых VT5

S1

S2

VD5 VT1

VT2

VT4 VТ3 R1

R3

VD4

НЭ1 VD3

R2

R4 -

Рис. 3.16. Функциональная схема ДК с управляемым источником опорного тока

53

3.5 Эффекты защиты входных транзисторов дифференциальных каскадов от пробоя При построении ДК с нелинейной коррекцией S-класса за счёт структурных особенностей обеспечивается защита входных транзисторов от пробоя эмиттерно-базовых переходов при больших амплитудах входных сигналов. Рассмотрим возникающие в схеме эффекты защиты от пробоя входных транзисторов на примере каскада, показанного на рисунке 3.17. + АН Вых VT1

VT2 VT3

R1

VT4 R2

VD1

VD2 S2

I 01

S1

Есм

R3

I 01

VT5

VT6

I0

Рис. 3.17. Принципиальная схема ДУ с НКЦ S-класса

В таких ДУ защиту от пробоя обеспечивают электронные коммутаторы S1, S2 (рис. 3.17). В этом случае входное напряжение выделяется на коллекторно-базовых переходах выходных транзисторов управляемых коммутаторов тока (VT3 – при положительной полярности Uвх, VT4 – при отрицательной полярности Uвх). Так как напряжение пробоя коллекторнобазового перехода (Uкб.пр) значительно превышает напряжение пробоя эмиттерно-базового перехода (Uэб.пр), такое построение ДУ с НКЦ S-класса позволяет существенно повысить максимально допустимое входное дифференциальное напряжение.

54

Iн.max

iн

4

2

I 0н. max

1 Us1 U *s1. max ˆ s1. max U

Uп

6 4 I01

2

γs

3

2

5

3 4

Is1

I0 2

1

5

Us1

U (вх+ .)max *

Uп.max

Uгр Uп UНКЦ IНКЦ

Uсм

UНКЦ 3

1

2

Iост

3 Uгр Uп

1

2 Uгр

Uэб.2.max

4 IНКЦ

5 5 ˆ (вх+ .)max U

uвх

Uп.max

U (вх+ .)max

Uэб.2 U 0эб.2

uвх

4

IНК.max Uвкл

uвх

Uп.max

Is1

1 Uост.1

γн

3

γ0 Uгр

5

3

4

ˆ (вх+ .)max U

Uп.max γ э

Uп 7

uвх 5

Рис. 3.18. К определению напряжений пробоя входных транзисторов ДК с НКЦ S-класса

55

В статическом режиме (при отсутствии сигнала на базе транзистора VT1) электронный коммутатор S1 замкнут (транзистор VT3 находится в режиме насыщения). Напряжение на выводах S1 равно остаточному напряжению коллектор-эмиттер транзистора VT3 Uост.1, ток через коммутатор S1 равен IS1=I0/2 (рис. 3.18). Положительное приращение Uвх вызывает увеличение тока IS1 через коммутатор до уровня I01 (участок 1-2 на рисунке 3.18) и соответствующее приращение тока в нагрузке, при этом коммутатор S1 начинает размыкаться. При достижении Uвх значения Uгр ток в нагрузке ограничивается на уровне I0н.max, S1 размыкается и напряжение на его выводах US1 начинает расти пропорционально входному (участок 2-3) до значения Uп, при котором происходит включение цепи нелинейной коррекции (точка 3), обеспечивающей дальнейшее приращение тока нагрузки. При этом ток IS1 ограничивается на уровне I01. Когда Uвх достигнет значения Uп.max (участок 3-4), напряжение US1 становится равным US1.max, ток в нагрузке ограничивается на уровне Iн.max (участок 4-5). На участке 1-2 напряжение эмиттер-база транзистора VT2 Uэб.2 уменьшается. Если ДК строится без НКЦ S-класса дальнейшее увеличение Uвх приводит к изменению знака на эмиттерно-базовом переходе VT2, а при Uэб.2=Uэб.2.max происходит пробой эмиттерно-базового перехода VT2 (участок 2-7). Если в ДУ введена НКЦ S-класса, входное напряжение прикладывается к коллекторно-базовому переходу VT3 и его максимальные значения определяются следующими соотношениями: U(+)вх.max ≈ U гр + tgγ э ( U эб. max .2 + U 0эб.2 ) ; (3.6) ∧ (+)

U вх . max ≈ U п. max + tgγ э U эб. max .2 . Таким образом, введение в структуру ДУ цепей нелинейной коррекции S-класса позволяет расширить диапазон активной работы в 10-100 раз и увеличить максимально-допустимое входное напряжение U(+)вх.max на величину, пропорциональную диапазону активной работы: ∆U вх . max ≈ U п. max − U гр − tgγ э U 0эб.2 . (3.7)

56

ГЛАВА 4 ВЫХОДНЫЕ КАСКАДЫ И УСИЛИТЕЛИ МОЩНОСТИ НА ОСНОВЕ S-КОММУТАТОРОВ ТОКА

4.1 Организация защиты по току нагрузки Схемы двухтактных выходных каскадов на n-p-n и p-n-p транзисторах [21, 34] стали одним из базовых элементов многих аналоговых микросхем, широко используются в структуре различных УНЧ и операционных усилителях. Благодаря хорошим статическим и другим характеристикам такие выходные каскады (ВК) получили специальное название «бриллиантовые» транзисторы. Их существенный недостаток состоит в том, что в них не обеспечивается эффективная защита по току нагрузки, что снижает надежность микросхем при коротких замыканиях на выходе. На рисунке 4.1 приведена схема выходного каскада, в котором реализовано ограничение выходного тока нагрузки Iн при достижении им заданного значения I0гр, величина которого может устанавливаться путем изменения некоторого опорного тока. Данная функция реализована введением в схему каскада управляемых коммутаторов тока ПТ1 и ПТ2. Рассмотрим работу ВК (рис. 4.1). В статическом режиме выходные транзисторы VT4 и VT6 токовых зеркал ПТ1 и ПТ2 находятся в насыщении – их напряжение коллекторэмиттер близко к нулю ( U кэ.min = 20 ÷ 50 мВ). Такое состояние транзисторов обеспечивается соответствующим выбором токов источников токов I3 и I4 N N I ⋅ 4 =I ⋅ 6 >I =I ≤I =I , (4.1) 3 N 4 N э3 э8 1 2 5 7 где N4, N5, N6, N7 – площади эмиттерных p-n переходов транзисторов VT4VT7; Iэ3, Iэ8 – статический ток эмиттеров транзисторов VT3 и VT8; I1 = I 2 –

токи источников тока I1 и I2. Величины токов I э3 = I э8 оказываются несколько меньше, чем токи эмиттеров входных транзисторов VT1 и VT2 изза влияния U кэ.min = 20 ÷ 50 мВ.

57

+ I1 VT3

VT4

+

VT5

ПТ1

VT1 Вх.

VT2

1 I3

-

+

Вых. Rн -

I4

2

VT6 ПТ2 VT7

VT8 I2 Рис. 4.1. Выходной каскад с ограничением тока нагрузки

Таким образом, при нулевом входном сигнале ВК эмиттеры транзисторов VT3 и VT8 соединены через небольшие сопротивления насыщенных транзисторов VT4, VT6 (единицы-десятки Ом) с нагрузкой Rн. Следовательно, при увеличении uвх положительной полярности ток нагрузки Iн и ток эмиттера транзистора VT3 также увеличивается: u i ≈ вх . н R н Это соответствует начальному участку проходной характеристики i н = f(u вх ) (рис. 4.5).

58

Как только величина тока эмиттера транзистора VT4 достигнет значения Iогр = I3 N 4 , этот транзистор выходит из насыщения и «отсоединяN5 ет» эмиттер транзистора VT3 от нагрузки. Поэтому ток нагрузки ограничивается на заданном уровне I огр , зависящем от параметров I3, N4, N5. При отрицательном uвх выходной каскад работает аналогично, однако параметры ограничения тока нагрузки в этом случае определяются величинами I4, S6, S7. Необходимо обратить внимание на следующие достоинства рассматриваемой схемы ВК. 1. Насыщенное состояние выходных транзисторов VT4 и VT6 токовых зеркал ПТ1 и ПТ2 не создает проблем с установлением статического режима выходных транзисторов VT3 и VT8 в широком температурном диапазоне. 2. Величина тока ограничения Iогр может изменяться путем установки заданных значений токов I 3 = I 4 . Эти эквивалентные токи в зависимости от поставленной задачи могут изменяться пропорционально выходному напряжению ВК. Это позволяет более эффективно использовать выходные транзисторы VT3 и VT8, иметь более высокие величины I огр при более высоких значениях Uн (т.е. при меньших мощностях, выделяемых на коллекторном переходе транзистора VT3). В частных случаях возможны другие виды электронной регулировки порога ограничения тока нагрузки I огр : − − − −

в зависимости от сопротивления нагрузки Rн; в зависимости от напряжения источников питания; в зависимости от температуры кристалла микросхемы; в зависимости от задержек между временем включения источников питания и т.д. 3. Элементы нелинейной коррекции ПТ1 и ПТ2 практически не ухудшают частотные характеристики входного каскада. Паразитные емкости транзисторов VT4-VT7 (емкости коллектор-база, емкости на подложку) оказываются включенными параллельно нагрузке и сопротивлениям эмиттерных переходов транзисторов VT3, VT8, которые малы (единицыдесятки Ом). 4. Ограничения тока нагрузки в данном ВК обеспечивается без ухудшения диапазона изменений напряжения на нагрузке. Это особенно важно для схем с низковольтным питанием (1,5÷3 В). Действительно, в рабочем режиме, когда транзисторы VT4 и VT6 насыщены, диапазон изменения uн в схеме на рисунке 4.1 такой же, как и в обычном «бриллиантовом» каскаде. 59

5. Ограничение токов нагрузки ВК осуществляется без введения в эмиттер транзисторов VT3 и VT8 измерительных резисторов, которые необходимы в традиционных схемах защиты по току. Полученные выше теоретические выводы подтверждаются результатами моделирования предлагаемых схем в среде PSpice с использованием моделей интегральных транзисторов ФГУП НПП «Пульсар» (г. Москва). На рисунке 4.2 приведена модификация ВК (рис. 4.1), в котором токовое зеркало ПТ1 выполнено на n-p-n выходном VT4 и n-p-n входном VT5 транзисторах. Второе токовое зеркало ПТ2 реализовано на p-n-p выходном VT6 и p-n-p входном VT7 транзисторах.

Рис. 4.2. Модификация выходного каскада (рис. 4.1)

На рисунке 4.3 показаны варианты выполнения токовых зеркал ПТ1 и ПТ2 ВК (рис. 4.1).

60

Рис. 4.3. Варианты выполнения токовых зеркал ПТ1, ПТ2

Результаты компьютерного моделирования ВК (рис. 4.1, 4.2) в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» показаны на рисунках 4.5 и 4.7. Компьютерное моделирование выходного каскада (рис. 4.1) проводилось при статических токах и параметрах элементов, указанных на рисунке 4.4. При этом отношение площадей эмиттерных переходов транзисторов VT9 и VT10 (VT7 и VT8) N 9 N10 = N 7 N 8 = 6 . v cc

I1 1m VT3 TN30DS Vcc 15

PARAM ET ERS: I = 1m

VT9 TP30DS in+

VT2 TP15S

VT10 TP05S

VT1 TN15S

Rload 500 I2 {I}

Vs

out

VT7 TN30DS

VT8 TN05S

0

0

Vee 15

PARAM ET ERS: Vac = 1 Vtr = 2 Vdc = 0

VT6 TP30DS I3 1m

I4 {I} v ee

Рис. 4.4. Принципиальная схема ВК (рис. 4.1) в среде PSpice

61

График зависимости тока нагрузки ВК Iн от входного напряжения Uвх при разных значениях токов источников опорного тока I 0 = I 2 = = I 4 = Var (схема на рисунке 4.4) показан на рисунке 4.5. Iн, мА 6

I0=1мА I0=0,5мА

3

I0=0,1мА 0,6

-3 -6

-4

-3

-2

-1

0

1

2

3

4

Uвх, В

Рис. 4.5. График зависимости тока нагрузки Iн от входного напряжения Uвх v cc I2 {I}

I1 1m

VT3 TN30DS Vcc 15

PARAM ET ERS: I = 1m

in+

VT2 TP15S

VT1 TN15S

VT7 TN30DS

VT8 TN05S

Rload 500 out

Vs

0 VT10 TP05S

0

VT9 TP30DS Vee 15

PARAM ET ERS: Vac = 1 Vtr = 1 Vdc = 0

VT6 TP30DS I3 1m

I4 {I} v ee

Рис. 4.6. Принципиальная схема ВК (рис. 4.2) в среде PSpice

62

Компьютерное моделирование в среде PSpice входного каскада (рис. 4.2) проводилось при статических токах и параметрах элементов, указанных на рисунке 4.6. При этом отношение площадей эмиттерных переходов транзисторов VT9 и VT10 (VT7 и VT8) N 9 N10 = N 7 N 8 = 6 . График зависимости тока нагрузки ВК (рис. 4.2) Iн от входного напряжения Uвх при разных значениях токов источников опорного тока I 0 = I 2 = I 4 = Var , Rн=500 Ом показан на рисунке 4.7.

Рис. 4.7. График зависимости тока нагрузки Iн от входного напряжения Uвх

Рис. 4.8. Амплитудно-частотная характеристика выходного каскада (рис. 4.1)

63

Амплитудно-частотная характеристика выходного каскада (рис. 4.1) на моделях интегральных транзисторов ФГУП НПП «Пульсар» и статических режимах, показанных на рисунке 4.4, представлена на рисунке 4.8. Из нее следует, что верхняя граничная частота ВК (по уровню -3 дБ) превышает 1 ГГц.

+ I1 VT3

VT4

VD1

ПТ1

1 VT5

VT1

VD3

Вх.1

Вых

VT2 VD4 2

VT6 VT7

VD2

Rн

ПТ2

VT8 I2 Рис. 4.9. Вариант построения выходного каскада

На рисунках 4.9 и 4.10 представлены возможные варианты построения выходного каскада с ограничением выходного тока. В этих схемах обеспечивается снижение общего тока потребления за счет исключения двух токопотребляющих ветвей I3 и I4 (рис. 4.1). При этом ток ограничения I огр устанавливается токами источников I1 и I2, который одновременно определяет и статический режим транзисторов VT1 и VT2. 64

Существенное достоинство схем на рисунках 4.9 и 4.10 по сравнению со схемами, представленными на рисунках 4.1, 4.2, – повышение на несколько порядков входного сопротивления каскадов и уменьшения входной емкости. Это объясняется тем, что в этих ВК при изменении uвх напряжения коллектор-база входных транзисторов VT1 и VT2 не изменяются.

Рис. 4.10. Вариант построения ВК с ограничением выходного тока

В схеме ВК (рис. 4.11) порог ограничения тока нагрузки зависит от выходного напряжения ВК.

65

Рис. 4.11. Вариант построения выходного каскада

Это объясняется тем, что общий входной ток токовых зеркал ПТ1, ПТ2 имеет две составляющие: U I12 ≈ I 3 + н . (4.2) R1 Поэтому S  U  I огр = 4  I 3 + н  , (4.3) S5  R1  а мощность, выделяемая на коллекторе транзистора VT3: 66

PкVT3 ≈ I огр (Е п − U н ) . (4.4) Введение резисторов R1, R2 позволяет использовать энергетические возможности транзисторов VT3 и VT8 более эффективно.

4.2 Выходной каскад с ограничением выходного тока На рисунке 4.12 приведена схема выходного каскада, обеспечивающего ограничение выходного тока Iн при достижении им заданного значения I0гр, величина которого может устанавливаться путем изменения некоторого опорного тока, пропорционального, например, напряжению в нагрузке, температуре, напряжению источников питания и т.д.

Рис. 4.12. Схема выходного каскада, обеспечивающего ограничение выходного тока по коллекторной цепи VT3, VT6

Рассмотрим работу каскада (рис. 4.12). В статическом режиме выходные транзисторы VT4 и VT7 токовых зеркал ПТ1 и ПТ2 находятся в насыщении – их напряжение коллектор-эмиттер близко к нулю ( U кэ.min = 20 ÷ 50 мВ). Такое состояние транзисторов обеспечивается соответствующим выбором токов источников токов I3 и I4: N N I 3 ⋅ 1 = I 4 ⋅ 1 > I э3 = I э6 = I 3 = I 4 , (4.5) N2 N2

67

где N1, N2 – площади эмиттерных p-n переходов транзисторов VT4 и VT5; Iэ3, Iэ6 – статический ток эмиттеров транзисторов VT3 и VT6; I 3 = I 4 – токи источников тока I3 и I4. Таким образом, при нулевом сигнале на входе ВК коллекторы его транзисторов VT3 и VT6 соединены через небольшие сопротивления насыщенных транзисторов токовых зеркал ПТ1, ПТ2 (единицы-десятки Ом) с шинами питания. Следовательно, при увеличении uвх положительной полярности ток нагрузки (Iн) и ток эмиттера транзистора VT3 увеличиваются u как обычно: i н ≈ вх . Rн Как только величина тока эмиттера транзистора VT7 достигнет знаN чения I огр = I 3 1 , этот транзистор выходит из насыщения и «отсоедиN2 няет» коллектор транзистора VT3 от шины положительного источника питания. Поэтому транзистор VT3 теряет свои усилительные свойства (превращается в одиночный прямосмещенный p-n переход), а ток нагрузки ограничивается на заданном уровне I огр , зависящем от параметров I3, N1, N2. При отрицательном uвх выходной каскад работает аналогично, однако параметры ограничения тока нагрузки в этом случае определяются величинами I4, N1, N2. Необходимо обратить внимание на следующие достоинства данной схемы выходного каскада. 1. Токовые зеркала ПТ1 и ПТ2 практически не ухудшают частотные характеристики выходного каскада. Паразитные емкости транзисторов VT4-VT5 (емкости коллектор-база, емкости на подложку) оказываются включенными в коллекторную цепь транзисторов VT3 и VT6 и не влияют на работу каскада. Как следствие, верхняя граничная частота f1 по уровню -3дБ ВК близка к 8 ГГц (при использовании транзисторов ФГУП НПП «Пульсар»). Это лучшие значения f1 на отечественных интегральных транзисторах. 2. Ограничения тока нагрузки в данном ВК обеспечивается без ухудшения диапазона изменений напряжений на нагрузке. Это особенно важно для схем с низковольтным питанием (1,5÷3 В). Действительно, в рабочем режиме, когда транзисторы VT4 и VT7 насыщены, диапазон изменения uн в схеме такой же, как и в каскаде без дополнительных цепей коррекции и во многом определяется остаточным напряжением на источниках тока I1 и I2. 3. Ограничение токов нагрузки рассматриваемого ВК осуществляется без введения в эмиттер или коллектор транзисторов VT3 и VT6 измерительных резисторов, которые необходимы в традиционных схемах защиты по току.

68

Рис. 4.13. Вариант построения ВК с ограничением тока нагрузки

Рис. 4.14. Пример построения ВК с ограничением тока нагрузки

69

Рис. 4.15. Вариант реализации выходного каскада

На рисунках 4.13-4.15 показаны варианты реализации ВК с ограничением выходного тока. В схемах выходного каскада (рис. 4.13 и 4.15) обеспечивается снижение общего тока потребления за счет исключения двух токопотребляющих ветвей I3, I4. В этих схемах ток ограничения I огр устанавливается токами источников I1 и I2, которые одновременно определяют и статический режим транзисторов VT1 и VT2. В схеме на рисунке 4.16 порог ограничения тока нагрузки зависит от выходного напряжения ВК. Это объясняется тем, что общий входной ток токовых зеркал ПТ1, ПТ2 имеет две составляющие U I1 ≈ I 2 + н . (4.6) R2 Поэтому порог ограничения

N1  U  I2 + н  , N 2  R2  а мощность, выделяемая на коллекторе транзистора VT3: PкVT3 ≈ I огр (Е п − U н ) . I огр =

(4.7)

(4.8)

Введение транзисторов VT9, VT10 позволяет использовать энергетические возможности транзисторов VT3 и VT6 более эффективно.

70

Рис. 4.16. Схема выходного каскада с ограничением тока нагрузки

Результаты компьютерного моделирования ВК (рис. 4.13 и 4.15) представлены на рисунках 4.17, 4.19, 4.20. Компьютерное моделирование в среде PSpice выходного каскада, соответствующего рисунку 4.13, проводилось при статических токах и параметрах элементов, указанных на рисунке 4.17. При этом отношение площадей эмиттерных переходов транзисторов VT5 и VT4 (VT7 и VT8) соответствовало N1 = 6 , а токи выбирались на уровне I1 = I 3 = I 0 = 0,1 ÷ 1 мА. График зависимости тока нагрузки ВК (рис. 4.13) Iн от входного напряжения Uвх при разных значениях токов источников опорного тока I1 = I 3 = I 0 = 0,1 ÷ 1 мА показан на рисунке 4.18.

71

v cc

I1 {I}

VT4 TP05S

VT5 TP30DS

PARAM ET ERS:

VT3 TN30DS

I = 1m in+

VT2 TP15S

VT1 TN15S

Vcc 15

Rload 500 out

Vs

0 VT6 TP30DS

0

Vee 15

PARAM ET ERS: Vac = 1 Vtr = 2 Vdc = 0

I3 {I}

VT8 TN05S

VT7 TN30DS v ee

Рис. 4.17. Принципиальная схема ВК (рис. 4.13) в среде PSpice Iн, мА 7,4

I0=1мА I0=0,5мА

3,9 I0=0,1мА 0,8 0

-0,7

-3,4

-6,5 -5

-4

-3

-2

-1

0 Uвх, В

1

2

Рис. 4.18. График зависимости тока нагрузки Iн ВК (рис. 4.13) от входного напряжения Uвх

72

3

4

5

vcc Q8 tp15

I1 2m

Q6 tp15

AREA = S1

AREA = S2

PARAMETERS: S1 = 2 S3 = 2

Q2 tn15

AREA = S3 in+

Q5 tp15

Q1 tn15

I4 0

Rload

AREA = S4

10

out

Vs

0

I2 0 Q7 tp15

0

Vcc 15

Q9 tn15

AREA = S3

Q10 tp15

AREA = S4

Vee 15

PARAMETERS: Vac = 1 Vtr = 2 Vdc = 0

I3 2m

Q4 tn15

AREA = S2

Q3 tn15

AREA = S1

vee

Рис. 4.19. Принципиальная схема ВК (рис. 4.14) в среде PSpice

Компьютерное моделирование в среде PSpice проходной характеристики выходного каскада, соответствующего рисунку 4.14, проводилось при статических токах и параметрах элементов, указанных на рисунке 4.19 при I 2 = I 4 = 0 . При этом отношение площадей эмиттерных переходов транзисторов Q6 и Q8 (Q3 и Q4) К 2 = N 3 N 4 = 10 , а отношение К1 изменяN лось в пределах К1 = 1 = 1 ÷ 6 . N2

Рис. 4.20. График зависимости тока нагрузки Iн ВК (рис. 4.19) от входного напряжения Uвх при разных значениях К 1

73

График зависимости тока нагрузки Iн ВК (рис. 4.19) от входного напряжения Uвх при разных значениях К1 показан на рисунке 4.20. Из этого графика следует, что за счет изменения отношения площадей эмиттерных переходов транзисторов токовых зеркал ПТ1 и ПТ2 ( К1 = N1 N 2 ) можно изменять в широких пределах ток ограничения I огр ( 6 ÷ 80 мА). Амплитудно-частотная характеристика выходного каскада (рис. 4.13) на моделях интегральных транзисторов ФГУП НПП «Пульсар» и статических режимах, показанных на рисунке 4.17, представлена на рисунке 4.21. Из нее следует, что верхняя граничная частота ВК (по уровню -3 дБ) на транзисторах ФГУ НПП «Пульсар» превышает 7 ГГц.

Рис. 4.21. Амплитудно-частотная характеристика выходного каскада (рис. 4.13)

На рисунке 4.22 изображены варианты построения схем источников опорного тока для рассмотренных выше ВК. Применение в качестве источников тока подсхем (рис. 4.22 а) позволяет изменять ток ограничения I огр в зависимости от напряжения питания (Е1, Е2): E I 3 ≈ I 01 − 1 . (4.9) R 01 Чем больше Е1, тем меньше I огр , что обеспечивает более эффективное использование энергетических возможностей транзисторов VT3 и VT6. Если в качестве источников тока I3 и I4 применяется подсхема, представленная на рисунке 4.22 б, то ток ограничения I огр будет уменьшаться при повышении температуры микросхемы, т.е. подсхемы на рисунке 4.22 б будут выполнять роль тепловой защиты.

74

а)

б) Рис. 4.22. Варианты построения схем источников опорного тока

4.3 Выходной каскад усилителя мощности с опцией rail-to-rail Двухтактные выходные каскады на n-p-n и p-n-p транзисторах (рис. 4.23) стали одним из базовых элементов многих аналоговых микросхем, широко используются в структуре различных УНЧ и операционных усилителях.

Рис. 4.23. Двухтактный выходной каскад на n-p-n и p-n-p транзисторах

75

Благодаря широкому диапазону изменения выходных напряжений, близкому к напряжению питания, такие выходные каскады широко применяются в современной микроэлектронике. Важной задачей в таких ВК является реализация схемы защиты по току при коротких замыканиях нагрузки и больших входных сигналах управления. На рисунке 4.24 приведена схема выходного каскада с защитой по току, который может использоваться в качестве выходного буферного устройства для усиления быстроизменяющихся аналоговых сигналов по мощности, в структуре выходных каскадов аналоговых микросхем различного функционального назначения, например, операционных усилителях с опцией rail-to-rail при низковольтном питании.

Рис. 4.24. Выходной каскад усилителя мощности с опцией rail-to-rail

В схему выходного каскада (рис. 4.24) введены нелинейные токоограничивающие элементы с электронным управлением, в качестве которых используются соответствующие усилители тока на p-n-p VT3 и n-p-n VT4 вспомогательных транзисторах, входной статический ток которых устанавливается дополнительным двухполюсником R0, включенным между базами этих транзисторов. Рассмотрим работу каскада, показанного на рисунке 4.24. В статическом режиме токоограничивающие транзисторы VT3 и VT4 закрыты. Та-

76

кое состояние транзисторов обеспечивается соответствующим выбором их входных базовых токов, устанавливаемых двухполюсником R0. Таким образом, при нулевом сигнале транзисторы VT1 и VT2 также закрыты. При увеличении uвх положительной полярности до порога открывания VT1 ток коллектора транзистора VT1 и ток нагрузки (Iн) начинают увеличиваться (по абсолютной величине) как обычно, пропорционально uвх: u i н ≈ вх . Rн Как только величина тока эмиттера транзистора VT1 достигнет значения I огр = β3 I R0 , ток нагрузки ограничивается на заданном уровне I огр , зависящем от параметров IR0, β3. При отрицательном uвх выходной каскад работает аналогично, однако параметры ограничения тока нагрузки в этом случае определяются величинами IR0, β4. Компьютерное моделирование в среде PSpice проходной характеристики выходного каскада (рис. 4.24) проводилось при статических токах и параметрах элементов, указанных на рисунке 4.25 (RН = 1 Ом) и различных значениях резистора R0 . Результаты моделирования приведены на рисунке 4.26.

Рис. 4.25. Принципиальная схема ВК (рис. 4.24) в среде PSpice

77

На рисунках 4.27-4.28 приведены возможные варианты построения выходных каскадов с опцией rail-to-rail, отличающиеся построением токоограничивающих элементов на основе повторителей тока и подключением цепей смещения.

Рис. 4.26. Проходная характеристика выходного каскада (рис. 4.24)

Рис. 4.27. Вариант построения ВК с опцией rail-to-rail

78

Рис. 4.28. Вариант реализации ВК с опцией rail-to-rail

Рис. 4.29. Принципиальная схема ВК (рис. 4.28) в среде PSpice

79

Результаты компьютерного моделирования ВК (рис. 4.28) в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар» с параметрами элементов, приведённых на рисунке 4.29 (RН = 1 Ом, Eпит = 15 В, Eсм = 1,2 В) представлены на рисунке 4.30.

Рис. 4.30. Проходная характеристика ВК (рис. 4.29)

80

ГЛАВА 5 ОПЕРАЦИОННЫЕ УСИЛИТЕЛИ С НЕЛИНЕЙНОЙ КОРРЕКЦИЕЙ НА ОСНОВЕ УПРАВЛЯЕМЫХ КОММУТАТОРОВ ТОКА

5.1 Основные динамические параметры Быстродействие операционных усилителей, работающих в режиме больших сигналов, можно существенно повысить за счёт увеличения диапазона активной работы входных дифференциальных каскадов. Схемотехнические пути расширения области активной работы ДУ состоят в подключении к типовым структурам дифференциальных каскадов нелинейных корректирующих цепей [5]. Они вводятся таким образом, что не изменяют свойства базовых каскадов при малых уровнях входных напряжений (uвх), но играют определённую роль в обеспечении дополнительных приращений тока корректирующего конденсатора после достижения uвх некоторого порогового значения Uп. Рассмотрим основные факторы, влияющие на быстродействие и переходные процессы ОУ с нелинейной коррекцией на основе коммутаторов тока. Для операционных усилителей с классической архитектурой (рис. 5.1) максимальная скорость нарастания выходного напряжения ϑ вых в режиме большого сигнала оценивается по формуле [4] ϑвых ≈ 2πf1 U гр , (5.1) где f1 – частота единичного усиления скорректированного ОУ (частота среза АЧХ), Uгр – напряжение ограничения входного каскада ОУ (ДУ)[5].

Рис. 5.1. Архитектура классического ОУ с отрицательной обратной связью

81

Типичные значения Uгр каскадов на биполярных транзисторах U гр ≈ 50 мВ [4], а малосигнальная крутизна их проходной характеристики у21 принимает достаточно большое значение I y 21 = max = tgг 1 , (5.2) U гр где I max = I 0 – максимально возможный выходной ток входного каскада, зависящий от тока общей эмиттерной цепи ДУ I0 [1]. I*max

iск

2 γ2

Imax

1 γ1

Uгр

U*гр = E п

uвх

Рис. 5.2. Проходная характеристика классического ДУ (1) и ДУ с нелинейной коррекцией (2)

Из выражения (5.2) следует, что для повышения ϑвых необходимо увеличивать U гр , т.е. обеспечивать линейный режим работы входного каскада ОУ во всем диапазоне изменения входного напряжения uc, которое может изменяться до величины U c = E ( + ) = Е ( − ) = Е п , где Eп – напряжение питания ОУ. Обычно «продление» проходной характеристики ДУ обеспечивается за счет цепей нелинейной коррекции [5]. Устойчивость ОУ не ухудшится, если при «продлении» проходной характеристики сохранятся углы ее наклона при малом и большом сигналах γ1 = γ 2 , т.е. будет выполняться равенство:

I max I*max = . (5.3) U гр E п Следовательно, максимальный выходной ток ДУ, имеющего расширенный диапазон активной работы, может достигать величины E I*max = п I max . (5.4) U гр Так, если входной каскад имеет I 0 = 1 мА, E п = 15 В, U гр ≈ 50 мВ, то численные значения максимального выходного тока I*max ≈ 300 мА.

82

Таким образом, транзисторы входного каскада быстродействующего ОУ должны обеспечивать на время фронта импульса tф (обычно t ф ≈ 5 ÷ 100 нс) выходной ток, соизмеримый с типовыми значениям выходного тока его выходного каскада. Следует ожидать, что данный вывод потребует пересмотра сложившихся представлений о том, что входной каскад ОУ – это микрорежимная подсхема. Если требуется получить предельно большое быстродействие, то придется мириться с тем фактом, что выходной ток ДУ должен (на короткое время) измеряться десятками, а иногда и сотнями миллиампер. Это первая проблема, которая не всегда учитывается при проектировании быстродействующих ОУ. Вторая проблема связана с тем, что любой ОУ, работающий в структуре сложных аналогово-цифровых устройств, может (в нетиповых режимах) на достаточно большое время t p >> t ф перегружаться по входу большими сигналами (например, при включении питания). В этом случае на достаточно большое время t p >> t ф ко входам ОУ будут прикладываться напряжения, близкие к напряжению питания, и поэтому большой выходной ток ДУ может вызвать тепловое разрушение токоведущих дорожек, перегрев и выход из строя транзисторов ДУ. Таким образом, ОУ с предельным быстродействием не могут иметь высокую надежность при отсутствии защиты от чрезмерно высоких выходных токов входного каскада (если он имеет широкий диапазон линейной работы). Необходимо заметить, что традиционные схемы защиты ОУ по входу прекрасно защищают его входные транзисторы от пробоя, но ограничивают диапазон изменения входных сигналов на уровне Uогр ≈ 0,6-0,7В. Это не позволит получить предельно высокое быстродействие, соизмеримое с быстродействием ОУ для линейного режима, так как: ϑ*вых ≈ 2πf1U огр . Таким образом, разработчикам быстродействующих аналоговых микросхем (АМ) приходится искать компромисс между надежностью работы АМ в любых режимах (обрыв обратной связи, кратковременное отключение одного из источников питания, работа ОУ в режиме компаратора сигналов и т.д.) и предельным быстродействием. Реализовать эти два качества в рамках традиционных технических решений проблематично. Рассмотренные в главе 3 дифференциальные усилители с НКЦ S-класса имеют расширенный диапазон активной работы и могут использоваться в схемах входных каскадов быстродействующих операционных усилителей. Типовая линеаризованная проходная характеристика таких ДУ приведена на рисунке 5.3.

83

iн Iн.max

γ3

I3 I0 I2

γ2

mu=bu=Uп/Uгр, by=tgγ2/tgγ1=my1, h=Uп1/Uп, mu1=Uп1/Uгр, mu3=mu1-bu

γ1 Uгр

Uп

U п1 u1=uвх

Рис. 5.3. Проходная характеристика квазилинейных ДУ и её параметры

Первый участок (рис. 5.3) характеризует усилительные свойства базового входного каскада ОУ с передаточной проводимостью Yп1=tgγ1. Граничное напряжение Uгр, при котором происходит ограничение приращений выходного тока, для типовых параллельно-балансных входных каскадов лежит в пределах 50-100 мВ. На третьем участке, после зоны нечувствительности (Uп), изменения выходного тока определяются проводимостью Yп2=tgγ2. В дополнение к [4] рассмотрим переходные характеристики решающего усилителя, работающего в режиме повторителя напряжения, у которого входной каскад ОУ (рис. 5.1) имеет проходную характеристику (рис. 5.3). Переходный процесс (рис. 5.4) при скачкообразном входном воздействии |Uвх1(t) = Uвх11(t)| и при Uвх > Uп будет иметь три участка. На первом участке базовый входной каскад перегружен и передача входного напряжения осуществляется по дополнительным цепям, расширяющим диапазон его активной работы. Второй участок характеризуется изменениями выходного напряжения, когда Uп >|Uвых-Uвх|>Uгр (рис. 5.3). Третий участок переходного процесса характеризуется переходной ошибкой, не вызывающей динамическую перегрузку базового входного каскада (|Uвых -Uвх |
84

Рис. 5.4. Переходный процесс ОУ в квазилинейном режиме

Если передаточная функция коэффициента усиления напряжения ОУ соответствует апериодическому звену первого порядка [35]: Ку К у ( p) = (5.5) 1 + К у τ1p и yп1= tgγ1= yп2= tgγ2 (рис. 5.3), то временные изменения и граничные координаты участков выходного напряжения определяются следующими приближёнными выражениями:

U вых (1) ( t ) ≈ ( U вх1 + U ГР − U П )(1 − e

−

t τ1

);

t1 U + U ГР − U П , Uвых(t1)≈ Uвх1 -Uп; ≈ ln вх1 τ1 U ГР

U вых ( 2) ( t ) ≈ U вх1 − U П +

U ГР t ; τ1

(5.6)

t2 UП ≈ − 1, Uвых(t2)≈ Uвх1 –Uгр ; τ1 U ГР −

t τ1

U вых ( 3) ( t ) = U вх1 − U ГР e , где τ 1=1/2πf1 – постоянная времени, соответствующая частоте единичного усиления f1 АЧХ коэффициента усиления по напряжению ОУ. На рисунке 5.5 приведены расчётные зависимости относительного времени установления решающего усилителя для 10%-ной зоны ошибки установления выходного напряжения от величины «скачка» выходного сигнала при различных вариантах проходных характеристик входного каскада (при Uгр=50 мВ). Кривой 1 соответствует Uп=Uгр; кривой 2 – Uп=0,5 В; кривой 3 – Uп=1 В; кривой 4 – Uп→∞. 85

τ уст τ1

Рис. 5.5. Зависимость времени установления переходного процесса от выходного напряжения ОУ с НКЦ S-класса

Из рисунка следует, что время установления для ОУ, имеющего входные каскады S-класса, существенно зависит от величины скачка входного напряжения Uвх1. Быстродействие решающего усилителя ухудшается при увеличении зоны нечувствительности проходной характеристики Uп и становится наихудшим при отсутствии цепей нелинейной коррекции. На рисунке 5.6 приведены зависимости скорости нарастания выходного напряжения для указанных режимов работы ОУ от величины скачка напряжения на входе повторителя напряжения (f1=5 МГц). Максимальная скорость нарастания определяется отношением величины выходного напряжения на уровне 0,9Uвых к времени установления. Во всех режимах работы ОУ скорость нарастания выходного напряжения падает с увеличением величины скачка входного сигнала. Кривой 1 соответствует Uп=Uгр; кривой 2 – Uп=0,5 В; кривой 3 – Uп=1 В; кривой 4 – Uп→∞. Таким образом, в режиме больших сигналов при значении порогового напряжения 0,5÷1 В и высоковольтном питании ОУ применение ДУ с НКЦ S-класса в 10-100 раз увеличивает быстродействие ОУ.

86

ϑвых, В / мкс

Рис. 5.6. Зависимость скорости нарастания выходного напряжения ОУ

Зона нечувствительности проходной характеристики в большой степени влияет на скорость нарастания выходного напряжения, но её наличие необходимо для минимизации влияния нелинейных корректирующих цепей на статические характеристики ОУ.

5.2 «Интеллектуальная» защита в операционном усилителе с повышенной надёжностью Современные схемы дифференциальных операционных усилителей реализованы на основе входных каскадов с расширенным диапазоном активной работы – мостовых дифференциальных каскадов, а также каскадов на основе «бриллиантовых» транзисторов [1-5]. По такой архитектуре выполнены операционные усилители ведущих микроэлектронных фирм (AD8631, AD8632, HA2539 и др.), а также многие ОУ с токовой обратной связью LM6181 и др. Существенный недостаток схем быстродействующих ОУ состоит в том, что при достижении в них предельно возможных значений максимальной скорости нарастания выходного напряжения в режиме большого max сигнала ϑвых = 3000 ÷ 6000 В/мкс они имеют низкую надежность из-за больших мощностей, выделяемых в транзисторах микросхемы и токопроводящих дорожках входного каскада во время длительных перегрузок по входу. Поэтому для повышения надежности производители микросхем ис-

87

max кусственно снижают ϑвых ОУ от предельно возможных значений ϑвых до max ϑвых << ϑвых , при которых входной каскад имеет допустимые уровни вы-

ходных импульсных токов. Это обеспечивается различными резистивнодиодными ограничителями на входе ОУ, ухудшающими ряд параметров ОУ, например, входную емкость, шумы и т.д. В предлагаемой схеме ОУ (рис. 5.7) реализована повышенная надежность при сохранении предельно возможного быстродействия, характерного для линейных режимов работы всех его каскадов.

Рис. 5.7. Операционный усилитель с повышенной надёжностью

Рассмотрим работу ОУ при импульсном изменении положительного входного напряжения uвх. В статическом режиме при замкнутой 100 % отрицательной обратной связи выходные транзисторы повторителей тока ПТ1 и ПТ2 находятся в режиме насыщения (имеют близкое к нулю дифференциальное сопротивление). Такой режим обеспечивается соответствующим выбором токов источников I01 и I02, а также площадей эмиттерных переходов выходных

88

(Nвых) и входных (Nвх) транзисторов токовых зеркал ПТ1 (ПТ2) ( A = N вых N вх ≥ 1 ) N I1 = I 2 < вых I 0 = AI 0 , (5.7) N вх где I1 = I 2 – статические выходные токи в узлах 1 и 2 входного каскада ДК. Причем I1 = I вых.i1 , I 2 = I*вых.i1 , I 0 = I 01 = I 02 . В зависимости от численных знаN чений коэффициента A = вых = 1 ÷ 10 и токов I1 = I 2 необходимые (для N вх обеспечения режима насыщения) значения тока I0 составляют 5 ÷ 50 % от токов I1 = I 2 . Как следствие, входной ток токового зеркала ПТ3 в ОУ может незначительно отличаться от выходных токов входного каскада I1 = I 2 . Одна из особенностей биполярных транзисторов – достаточно большое время переключения (tп) из насыщенного состояния в режим отсечки. Как следствие, при возникновении в ОУ (рис. 5.7) импульсных выходных токов входного каскада (токов в цепи узлов 1 и 2) ( I max .2 >> AI 0 ), длительность которых t к << t п , они беспрепятственно передаются через токовые зеркала ПТ1 и ПТ2 на входы 5 и 6 и форсируют процессы перезаряда корректирующего конденсатора Ск, повышая тем самым максимальную скорость нарастания выходного напряжения ОУ. Так как t к << t п , то за время действия импульса выходного тока входного каскада ДК выходной транзистор VT1(VT3) токового зеркала ПТ1 (ПТ2) не успевает выйти из насыщения и поэтому токовые зеркала ПТ1 и ПТ2 не влияют на работу схемы. Поэтому форма импульса iвх.5(t) повторяет форму импульса iвых.1(t). Если выходной ток входного каскада (вследствие его длительной перегрузки) не уменьшается в течение времени t > t п (рис. 5.12, зависимость 2), то выходной транзистор токового зеркала ПТ1 (ПТ2) переходит в активный режим. При этом в насыщение входит выходной транзистор входного каскада, что ограничивает iвых.1 и входной ток iвх.5 подсхемы П1. В результате ОУ будет защищен от разрушения элементов схемы, связанного с тепловыми эффектами. По существу в данном ОУ вводится «интеллектуальная» динамическая защита по току, которая: – не влияет на прохождение «полезных» больших импульсов тока БУ малой длительности ( t к << t п ); – ограничивает выходной ток входного каскада на заданном уровне Iогр, если длительность выходного тока БУ tк превышает заданную tп. На рисунке 5.8 показана схема исследованного ОУ (рис. 5.7) в среде PSpice.

89

На рисунках 5.9-5.12 приведены результаты компьютерного моделирования ОУ в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар». VT16 TP30DS

VT17 TP05S v cc F1

I5 2m

PARAM E T E RS: I2 6m

Vac = 1 Vtr = 10 Vdc = 0

I3 6m VT9 TN50S

F

Vcc 15 R1 100k

VT10 TN50S R2 1m Rm

in+

VT4 TN50S

Vs

VT2 TP50S

VT5 TN50S

in-

50 VT11 TP50S

0

VT3 TP50S

Ck 15p

VT12 TP50S

I1 6m

I4 6m

F2

1

out Rload 1k

0 0

F

VT18 TN30DS

v ee

VT19 TN05S

Рис. 5.8. Схема исследованного ОУ (рис. 5.7) в среде PSpice

На рисунке 5.9 показаны экспериментальные графики зависимости +) тока коллектора Iк9 транзистора VT9 (рис. 5.8), т.е. выходного тока i (вых.1 входного каскада ДК (рис. 5.7), во время фронта переходного процесса (tф) выходного напряжения uвых(t) в замкнутом ОУ. Из этих графиков следует, что в течение tф=4 нс выходной ток входного каскада достигает величины I max > 100 мА, что значительно превышает статический выходной ток этого каскада, но в то же время способствует существенному увеличению ϑвых .

Рис. 5.9. Изменение выходного тока Iк9 входного каскада ОУ (рис. 5.8)

90

Vee 15

Рис. 5.10. Графики медленно изменяющихся (статических) выходных токов входного каскада

На рисунке 5.10 приведены зависимости медленно изменяющихся (статических) выходных токов входного каскада ДК от входного напряже+) −) ния ОУ ( i (вых.1 = I к9 , i (вых.1 = I к11 ) при различных значениях токов I 0 = I1 = I 2 . Из этих графиков следует, что в ОУ «медленные» изменения входного напряжения uвх не приводят к чрезмерным выходным токам, которые могут привести к тепловым разрушениям элементов микросхем. За счет выбора величины тока I0 можно уравнять порогом ограничения медленно изменяющегося выходного тока входного каскада (ДК). (Если I 0 = 3 мА, то I огр ≈ 22 мА. При I 0 = 2 мА, то I огр ≈ 15 мА. Если I 0 = 1 мА, то I огр ≈ 7 мА). Однако это не приводит к ограничению быстроизменяющихся выходных токов ДК, которые способствуют существенному ускорению процесса перезаряда корректирующего конденсатора Ск. На рисунке 5.11 показана амплитудно-частотная характеристика ОУ (рис. 5.8), которая показывает, что его верхняя граничная частота f В = 240 мГц.

Рис. 5.11. Амплитудно-частотная характеристика ОУ (рис. 5.8)

91

Рис. 5.12. Графики изменения токов в схеме ОУ (рис. 5.8)

На рисунке 5.12 представлены графики изменения токов в схеме (рис. 5.7) при разных соотношениях длительностей импульсов выходного +) тока i (вых.1 входного каскада ДК операционного усилителя. На рисунке 5.13 показан вариант построения ОУ, в котором в качестве входного каскада применяется так называемый «бриллиантовый» транзистор, а структура ОУ соответствует архитектуре ОУ с токовой отрицательной обратной связью.

92

Рис. 5.13. Вариант построения ОУ с токовой обратной связью

5.3 Быстродействующий операционный усилитель Рассмотренные в главе 3 дифференциальные каскады, реализованные на базе управляемых коммутаторов тока, могут послужить основой построения операционных усилителей с высоким быстродействием. На рисунке 5.14 приведены функциональная схема и один из примеров построения ДУ на базе рассмотренных выше S-коммутаторов. На рисунке 5.15 показан вариант реализации ДУ, отличающийся местом включения резисторов R1 и R2, определяющих наклон проходной характеристики ДУ в режиме большого сигнала.

93

Рис. 5.14. Функциональная схема ДУ с S-коммутаторами (а) и пример его построения (б)

94

Вых.i1

Вых.i2 VT2

VT1

Вх.1

S1 VD1 VT5

S2 R1

R2

VT3

VT4

~ Вых.*i2 I1

Вх.2

I3

VD2 VT6

~ Вых.*i1 I2 -

Рис. 5.15. Вариант построения ДУ (рис. 5.14)

На рисунке 5.16 показана схема быстродействующего операционного усилителя на базе ДУ (рис. 5.14). Принцип работы ДУ с S-коммутаторами тока достаточно подробно исследован в главе 3, поэтому кратко рассмотрим работу ОУ (рис. 5.16). В статическом режиме при отсутствии входного сигнала коммутаторы S1, S2, S3, S4, находятся в замкнутом состоянии (выходные транзисторы коммутаторов находятся в насыщении). Такое состояние обеспечивается определённым соотношением токов: I1=I2=I3=I4 > I5/2=I6/2. При этом транзисторы VT5, VT6, VT7, VT8 закрыты и практически не влияют на работу ДУ. При увеличении входного напряжения соответствующей полярности возрастает ток, протекающий через S-коммутаторы, что приводит к их размыканию (выходные транзисторы коммутаторов переходят в активный режим) и переходу в активный режим транзисторов, VT7, VT8 (для положительной полярности входного напряжения), или VT5, VT6 (для отрицательной полярности входного напряжения), обеспечивающих приращения тока нагрузки в режиме большого сигнала. Результаты компьютерного моделирования рассматриваемого ОУ в среде PSpise приведены на рисунках 5.18-5.19. При использовании в качестве ПТ1 и ПТ2 идеальных повторителей тока скорость нарастания выходного напряжения достигает значения 5000 В/мкс.

95

ПТ1

+

~ Вых.i2 I5 VT5

VT6

+

+

I1

I2

Вых.i2 S1

R1

S2

+ VT2

Вх.1(-)

VT4

R3 Вх.2(+)

VT1

БУ

VT3 R2

-

+1

R4

Вых.

Ск S3

S4 I3

I4 Вых.*i2 -

-

VT7

VT8 I6

ПТ2

-

~ Вых.*i2 -

Рис. 5.16. Быстродействующий операционный усилитель на базе ДУ (рис. 5.14)

Принципиальная схема ОУ в среде PSpise приведена на рисунке 5.17. В качестве ПТ1 и ПТ2 использованы повторители тока Вильсона.

96

Рис. 5.17. Принципиальная схема ОУ в среде PSpise

Основные параметры разработанного ОУ приведены в таблице 5.1. Т а б л и ц а 5.1 Основные параметры быстродействующего ОУ (рис. 5.17) Параметр Максимальная скорость нарастания, В/мкс Потребляемый ток, мА Коэффициент усиления, Дб Частота единичного усиления, МГц Напряжение питания, В Напряжение смещения, мВ

Значение 4327 12 65 167 ± 15 3

97

На рисунке 5.18 показана амплитудно-частотная характеристика разомкнутого ОУ, а на рисунке 5.19 – переходный процесс ОУ при его работе в режиме инвертора и подаче на вход прямоугольного импульса амплитудой 10 В.

Рис. 5.18. Амплитудно-частотная характеристика разомкнутого ОУ (рис. 5.17)

Рис. 5.19. Переходный процесс ОУ (рис. 5.17)

98

Результаты компьютерного моделирования показывают, что применение в данном ОУ входного квазилинейного каскада с НКЦ S-класса существенно улучшает параметры переходного процесса, повышая в 10-100 раз скорость нарастания выходного напряжения и верхнюю граничную частоту для режима большого сигнала.

5.4 Нелинейная коррекция операционных усилителей по шинам питания Особое место в классе аналоговых устройств занимают силовые каскады на микросхемах операционных усилителей и компенсационных стабилизаторов напряжения. Проблема расширения функциональных возможностей микросхем операционных усилителей и стабилизаторов напряжения, улучшения их нагрузочной способности в настоящее время решается путем применения различных внешних каскадов, которые подключаются к выходу микросхемы или к ее шинам питания. Рассмотренные в предыдущих главах коммутаторы тока могут быть использованы для нелинейной коррекции силовых микросхем, что значительно расширит данный класс схемотехнических решений. На рисунке 5.20 показан пример нелинейной коррекции микросхемы А1 по шинам питания с использованием S-коммутаторов, реализованных на токовых зеркалах ПТ1 и ПТ2. Если микросхема А1 работает в таком

E ( + ) + E ( −) > I A1гр , т.е. её потребR1 ляемые токи соответственно по положительной или отрицательной шинам питания не превышают некоторого порогового значения IA1гр, то выходные транзисторы VT1 и VT2 повторителей тока ПТ1 и ПТ2 находятся в насыщении, подключая А1 к шинам питания. Транзисторы VT3, VT4 при этом закрыты. Если по каким-то причинам произойдёт увеличение тока нагрузки, то соответственно возрастёт потребляемый ток Iп (соответственно по положительной или отрицательной шине питания). Когда Iп превысит заданное значение IA1гр, транзистор VT1(VT2) перейдёт в активный режим. При этом откроется транзистор VT3(VT4), который обеспечит дополнительный ток в нагрузке.

режиме, что выполняется условие I1 =

99

ПТ1 VT1

+ Uэб.3 VT3

Вх.1

А1

(+)

(+) iп

iб3 I1

+

(+)

iк3

Вых.

Вх.2 -

(+)

iн

Rн (-)

iп

R1

VT4

ПТ2

VT2

-

Рис. 5.20. Нелинейная коррекция микросхемы А1 по шинам питания с использованием токовых зеркал ПТ1 (ПТ2)

5.5 Операционные усилители на основе базовых матричных кристаллов Применение базовых матричных кристаллов при производстве интегральных микросхем позволяет сократить сроки их проектирования. БМК НПО «Интеграл» [43] представляет собой набор нескоммутированных элементов (транзисторов, резисторов и т.п.), размещённых на подложке. Используя БМК, разработчик имеет библиотеку схемотехнических решений (фрагменты и законченные схемы различных функциональных узлов), что значительно сокращает время выпуска нового устройства. В этой связи большой интерес представляет исследование практических схем аналоговых устройств автоматики, в основу построения которых положены рассмотренные ранее дифференциальные каскады с НКЦ S-класса. На рисунке 5.21 представлена принципиальная схема быстродействующего операционного усилителя с входным каскадом на базе S-коммутаторов [5]. Она включает в себя входной квазилинейный каскад с рас-

100

ширенным диапазоном активной работы, нагрузкой которого является повторитель тока на элементах q16, R9, R5, q15, q14, q27. Источники тока I1, I2 устанавливают статический режим. В режиме малого сигнала повторитель тока выключен и передача сигнала осуществляется через транзисторы q17,q18. В режиме большого сигнала транзисторы q16, q19, q20 открываются и обеспечивают ускоренный перезаряд корректирующего конденсатора Ск. Результаты компьютерного моделирования переходных процессов в инвертирующем включении ОУ (рис. 5.22) со 100%-ной обратной связью приведены на рисунке 5.22 а, а на рисунке 5.22 б – амплитудно-частотная характеристика. Входной сигнал представлял собой прямоугольный импульс длительностью 0,5 мкс и амплитудой 1,8 В.

Рис. 5.21. Принципиальная схема быстродействующего ОУ

Основные параметры разработанного ОУ приведены в таблице 5.2. Т а б л и ц а 5.2 Основные параметры быстродействующего ОУ (рис. 5.21) Основные параметры Максимальная скорость нарастания, В/мкс Потребляемая мощность, мВт Коэффициент усиления, Дб Входное сопротивление, кОм Частота единичного усиления, МГц Напряжение питания, В

Значение 137,5 7,5 27 50 156,7 ±5

101

Результаты компьютерного моделирования показывают, что применение в данном ОУ входного квазилинейного каскада на основе коммутаторов тока позволяет улучшить параметры переходного процесса и значительно повысить скорость нарастания выходного напряжения и верхнюю граничную частоту для режима большого сигнала. Kу,Дб 30 25 20 15 10 5 0

10

100

1.0

10

100

1.0

10

Рис. 5.22. АЧХ операционного усилителя (рис. 5.21)

Рис. 5.23. Переходный процесс ОУ (рис. 5.21)

102

100 f, МГц

На рисунке 5.24 приведена модификация рассмотренного выше ОУ, обладающего большим коэффициентом усиления и отличающегося другим построением промежуточного и выходного каскадов.

Рис. 5.24. Быстродействующий ОУ с НКЦ S-класса

На рисунке 5.25 приведены результаты компьютерного моделирования переходных процессов (а) и амплитудно-частотная характеристика (б) данного ОУ, полученные при работе в режиме инвертирующего повторителя.

а) Рис. 5.25. Переходный процесс (а) и АЧХ (б) быстродействующего ОУ (рис. 5.24) (начало, окончание на стр.104)

103

Ку, Дб 100

50

0

10

100

1.0

10

100

1.0

10

100 f, МГц

б) Рис. 5.25. Переходный процесс (а) и АЧХ (б) быстродействующего ОУ (рис. 5.24) (окончание, начало на стр.103)

104

ГЛАВА 6 УПРАВЛЯЕМЫЕ КОММУТАТОРЫ ТОКА В СТАБИЛИЗАТОРАХ НАПРЯЖЕНИЯ

6.1 Применение коммутаторов тока в стабилизаторах напряжения Рассмотренная выше схемотехника может найти применение не только в операционных и дифференциальных усилителях, но и в непрерывных стабилизаторах напряжения. На рисунке 6.1 показан пример использования S-коммутаторов тока для нелинейной коррекции ОУ А1 в схеме компенсационного стабилизатора напряжения. S-коммутатор, реализованный на повторителе тока ПТ1, позволяет осуществить контроль выходной токовой координаты состояния подсхемы А1. При выполнении условия I01>IA1гр/N (где N – отношение площадей транзисторов VT1 и VT2) коммутатор (ПТ1) находится в замкнутом состоянии (VT1 – в режиме насыщения), соединяя через небольшое остаточное сопротивление выход А1 с нагрузкой, при этом транзистор VT3 закрыт и практически не влияет на работу схемы. Как только ОУ А1 «исчерпает» свои возможности по наращиванию тока в нагрузке и его выходной ток достигнет некоторого порогового значения IA1гр, превышающее I01, S-коммутатор размыкается, это приводит к открыванию мощного транзистора VT3, который и обеспечивает дальнейшее приращение тока в нагрузке. +Eп

+Uоп VT3 А1 N VT1 +Eп

I01

I01>IA1гр/N

Вых

VT2

Rн

ПТ1

Рис. 6.1. Стабилизатор напряжения с S-коммутатором тока

105

Рис. 6.2. Принципиальная схема стабилизатора (рис. 6.1) в среде PSpice

Рис. 6.3. Изменение токов основных элементов стабилизатора (рис. 6.1)

На рисунке 6.2 приведена принципиальная схема стабилизатора напряжения с S-коммутатором тока (рис. 6.1) в среде PSpice, а на рисун ках 6.3, 6.4 результаты моделирования её работы. Из анализа графика, изображенного на рисунке 6.3, можно сделать вывод, что при некотором токе нагрузки Iн ≥ I01, соответствующем *Rн, происходит размыкание коммутатора (ПТ1). При этом ограничивается ток эмиттера IЭVT1 транзистора VT1 (транзистор входит в активный режим) (рис. 6.1) на уровне I01, открывается транзистор VT3, что приводит к появлению его эмиттерного тока IЭVT3 (рис. 6.3). На рисунке 6.4 показано изменение напряжения Uкэ выходного транзистора VT2 коммутатора тока ПТ1 при изменении сопротивления нагрузки Rн. При некотором значении сопротивления нагрузки *Rн происходит «переключение» коммутатора и напряжение Uкэ выходного транзистора VT1 изменяется от уровня остаточного значения 35 мВ до уровня порога открывания транзистора VT3 0,65 В.

106

Рис. 6.4. Изменение напряжения Uкэ выходного транзистора VT1 коммутатора тока в стабилизаторе напряжения (рис. 6.1)

Аналогичные функции выполняет коммутатор тока ПТ1 в схеме на рисунке 6.5 с применением интегрального стабилизатора напряжения СН. Но данный стабилизатор имеет более низкий КПД, т.к. имеет дополнительную токопотребляющую ветвь I1. Uвх

ПТ1 VT1

VT2

Uкэ.1 VT3 iб3 СН

I0+Iн I1

I0

iк3 Вых. Rн

Iн

Рис. 6.5. Нелинейная коррекция интегрального стабилизатора напряжения СН

107

В схеме, показанной на рисунке 6.6, коммутатор ПТ1 выполняет функции защиты, отключая интегральный стабилизатор напряжения от источника питания Uвх при достижении тока нагрузки некоторого заданного порогового значения. Uвх ПТ1 S1 S2 Uкэ.1

VT1 Iн СН I0+Iн

I1

Вых. Rн

I0

Рис. 6.6. Защита интегрального стабилизатора напряжения

ПТ1

+ N3

N4

VT3

VT4

VT1

VT2

Вых

N1

R1

N2 OУ1

+

I0

Uоп R2

Рис. 6.7. Стабилизатор напряжения с защитой по току нагрузки

На рисунке 6.7 приведён пример построения стабилизатора напряжения с защитой по току нагрузки. В данной схеме S-коммутатор ПТ1 отключает стабилизатор от источника питания, если по каким-то причинам произойдёт увеличение тока нагрузки до заданного порогового значения, определяемого током I0 и отношением площадей транзисторов VT3, VT4 коммутатора ПТ1.

108

ЗАКЛЮЧЕНИЕ

В монографии исследованы принципы построения и свойства управляемых S-коммутаторов тока на основе активных нагрузок, даны рекомендации по их применению в различных аналоговых устройствах автоматики – дифференциальных и операционных усилителях с нелинейной коррекцией, эмиттерных повторителях, стабилизаторах напряжения и др. Разработаны принципы схемотехнического построения аналоговых микросхем, которые характеризуются более широкими функциональными возможностями (защита от пробоя по входу, защита от короткого замыкания в широком диапазоне изменения сигналов и токов нагрузки и т.д.). Рассмотрены составные транзисторы на основе управляемых коммутаторов тока. Получены соотношения, характеризующие их автономные и неавтономные параметры, определён диапазон изменения данных параметров в различных режимах работы, что позволяет провести расчёт различных аналоговых устройств. Исследованы основные модификации дифференциальных усилителей с НКЦ S-класса, изучены статические проходные характеристики при разных значениях управляющих параметров, определены области их применения в микроэлектронных аналоговых устройствах автоматики. Разработаны и исследованы с применением современных программ компьютерного моделирования быстродействующие операционные усилители на базе библиотеки моделей элементов ФГУП НПП «Пульсар» (г. Москва) и базового матричного кристалла НПО «Интеграл» (г. Минск). Результаты, полученные в работе, могут быть использованы при проектировании различных аналоговых электронных устройств автоматики и измерительной техники, при разработке и производстве как специализированных, так и многофункциональных операционных преобразователей с повышенным быстродействием в режиме большого сигнала, реализуемых на основе технологии базовых матричных кристаллов.

109

БИБЛИОГРАФИЧЕСКИЙ СПИСОК Волгин, Л.И. Аналоговые операционные преобразователи для измерительных приборов и систем / Л.И. Волгин. – М., 1983. – 208 с. 2. Крутчинский, С.Г. Структурный синтез аналоговых электронных схем / С.Г. Крутчинский. – Ростов н/Д., Изд-во СКНЦ ВШ, 2001. – 183 с. 3. Балим, Г.М. Избыточные 1/F-флуктуации как ограничитель минимизации размеров и повышения надёжности элементов полупроводниковых микросхем / Г.М. Балим, С.С. Смахтин // Труды международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». – Шахты-Минск, 2001. – 101 с. 4. Операционные усилители с непосредственной связью каскадов / В.И. Анисимов, М.В. Капитонов, Н.Н. Прокопенко, Ю.М. Соколов. – Л., 1979. – 48 с. 5. Прокопенко, Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах: монография / Н.Н. Прокопенко. – Ростов н/Д.: Изд-во Северо-Кавказского научного центра высшей школы, 2000. – 224 с. 6. Никуличев, Н.Н. Схемотехнические способы повышения быстродействия операционных преобразователей аналоговых сигналов в нелинейных режимах: дисс. … канд. техн. наук / Н.Н. Никуличев. – Таганрог, 2002. – 167 с. 7. Прокопенко, Н.Н. Способ построения дифференциальных каскадов с нелинейной коррекцией на основе коммутаторов тока / Н.Н. Прокопенко, Н.Н. Никуличев // Электронный журнал МФТИ «Исследовано в России», 2001. – http://zhurnal.mipt.rssi.ru/articles/2001/022.pdf. 8. Прокопенко, Н.Н. Нетрадиционное применение повторителей тока в аналоговой микросхемотехнике / Н.Н. Прокопенко, Н.Н. Никуличев // Электронный журнал МФТИ «Исследовано в России», 2001. http://zhurnal.mipt.rssi.ru/articles/2001/036.pdf. 9. Прокопенко, Н.Н. Схемотехника S-коммутаторов тока и дифференциальных усилителей на их основе / Н.Н. Прокопенко, Н.Н. Никуличев // Электронный журнал МФТИ «Исследовано в России», 2001. http://zhurnal.ape.relarn.ru/articls/2001/017.pdf 10. Прокопенко, Н.Н. Статические характеристики дифференциальных усилителей с нелинейными корректирующими цепями SU-класса / Н.Н. Прокопенко, Н.Н. Никуличев // Сборник материалов Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». – Шахты: Изд-во ЮРГУЭС, 2001. – C. 167-170. 11. Прокопенко, Н.Н. Управляемые коммутаторы тока в цепях нелинейной коррекции быстродействующих аналоговых микросхем /

1.

110

12.

13.

14.

15.

16.

17.

18.

19.

Н.Н. Прокопенко, Н.Н. Никуличев // Сборник материалов Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». – Шахты: Изд-во ЮРГУЭС, 2001. – C. 7383. Прокопенко, Н.Н. Переходные процессы в операционных усилителях с квазилинейными входными каскадами S-класса / Н.Н. Прокопенко, Н.Н. Никуличев // Современные проблемы фундаментальных наук, информационных технологий и радиоэлектроники: сб. науч. трудов. – Шахты: Изд-во ЮРГУЭС, 2002. – С. 141-144. Прокопенко, Н.Н. Быстродействующий операционный усилитель на основе базового матричного кристалла / Н.Н. Прокопенко, Н.Н. Никуличев // Современные проблемы фундаментальных наук, информационных технологий и радиоэлектроники: сб. науч. трудов / Шахты, Изд-во ЮРГУЭС, 2002. – С. 139-141. Прокопенко, Н.Н. Эффективность защиты от пробоя входных транзисторов в дифференциальных каскадах с нелинейной коррекцией S- и I-классов / Н.Н. Прокопенко, Н.Н. Никуличев // Сборник материалов Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». Ч. 1. – Шахты: Изд-во ЮРГУЭС, 2002. – С. 161-167. Прокопенко, Н.Н. Входные каскады быстродействующих операционных усилителей на базе S-коммутаторов напряжения / Н.Н. Прокопенко, Н.Н. Никуличев // Сборник материалов Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». Ч. 1. – Шахты: Изд-во ЮРГУЭС, 2002. – С. 115-119. Прокопенко, Н.Н. Быстродействующие операционные усилители с НКЦ S- и I-классов / Н.Н. Прокопенко, Н.Н. Никуличев, И.Е. Старченко // Радиоэлектроника, телекоммуникации, информационные технологии: межвуз. сб. науч. тр. – Шахты: Изд-во ЮРГУЭС, 2004. – С. 47-56. Каталог разработок Российско-Белорусского центра аналоговой микросхемотехники / Сев.-Кавк. науч. центр высш. школы, Рос.-Белорус. Центр аналоговой микросхемотехники, Южно-Рос. гос. ун-т экономики и сервиса, Таганрогский гос. радиотех. ун-т, Белорус. гос. ун-т. – Шахты: Изд-во ЮРГУЭС, 2004. – 45 с. Прокопенко, Н.Н. Управляемые активные нагрузки для быстродействующих аналоговых микросхем с низковольтным питанием / Н.Н. Прокопенко, Н.Н. Никуличев, С.В. Крюков // Проблемы современной аналоговой микросхемотехники: сб. материалов V Международного научно-практического семинара. – Шахты: Изд-во ЮРГУЭС, 2006. – С. 94-97. Матавкин, В.В. Быстродействующие операционные усилители / В.В. Матавкин. – М.: Радио и связь, 1989. – 128 с.

111

20. Полонников, Д.Е. Операционные усилители: Принципы построения, теория, схемотехника / Д.Е. Полонников. – М., 1983. – 216 с. 21. Алексеев, А.Г. Операционные усилители и их применение / А.Г. Алексеев, Г.В. Войшвилло. – М.: Радио и связь, 1989. – 119 с., ил. 22. Остапенко, Г.С. Усилительные устройства / Г.С. Остапенко. – М.: Радио и связь, 1989. 23. Дифференциальный усилитель: пат. 2234796 RU, С1, МПК 7 H 03 F 3/34 3/45 / Прокопенко Н.Н., Никуличев Н.Н., Будяков А.С. – 2003120095; заяв. 06.10.2003; опубл. 20.08.2004, Бюл. № 23. 24. Операционный усилитель: патент № 2234797 РФ, МПК 7Н03F 3/45, 3/50 / Прокопенко Н.Н., Никуличев Н.Н. – Заяв. 06.10.2003; опубл. 20.08.2004, Бюл. № 23. 25. Хлыпало, Е.И. Расчет и проектирование нелинейных корректирующих устройств в автоматических системах / Е.И. Хлыпало. – Л.: Энергоиздат, Ленинград. отдел., 1982. – 272 с. 26. Прокопенко, Н.Н., Классификация структурных методов повышения быстродействия операционных преобразователей в нелинейных режимах / Н.Н. Прокопенко, Н.Н. Никуличев // Труды международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». – Шахты-Минск, 2001. – 28 с. 27. Маломощные быстродействующие операционные усилители / В.И. Анисимов, Н.Н. Прокопенко, М.В. Капитонов [и др.] // Активные избирательные системы: межвуз. научн.-техн. сб. – Таганрог: ТРТИ, 1978. – № 4. – С. 119-122. 28. Букреев, С.С. Силовые электронные устройства: Введение в автоматизированное проектирование / С.С. Букреев. – М.: Радио и связь, 1982. – 256 с. 29. Полянин, К.П. Интегральные стабилизаторы напряжения / К.П. Полянин. – М.: Энергия, 1979. – 192 с. 30. Волгин, Л.И. Измерительные преобразователи переменного напряжения в постоянное / Л.И. Волгин. – М.: Советское радио, 1977. – 240 с. 31. Анисимов, В.И. Сравнительная характеристика входных каскадов дифференциальных усилителей / В.И. Анисимов, М.В. Капитонов, Н.Н. Прокопенко // Автоматика и телемеханика: Журнал АН СССР. – 1975. – № 6. – С. 152-160. 32. Капитонов, М.В. Быстродействие операционных усилителей с квазилинейными входными каскадами / М.В. Капитонов, Н.Н. Прокопенко, Ю.М. Соколов // Известия ЛЭТИ им. В.И. Ульянова (Ленина). – Л., 1976. – Вып. 195. – С. 27-32. 33. Полонников, Д.Е. Операционные усилители: принципы построения, теория, схемотехника / Д.Е. Полонников. – М.: Энергоатомиздат, 1983. – 216 с. 112

34. Херпи, М. Аналоговые интегральные схемы / М. Херпи. – М.: Радио и связь, 1983. – 417 с. 35. Аналоговые интегральные схемы / под ред. Д. Конелли. – М., 1977. – 439 с. 36. Пальтов, И.П. Качество процессов и синтез корректирующих устройств в нелинейных автоматических системах / И.П. Пальтов. – М.: Наука, 1975. – 368 с. 37. Прокопенко, Н.Н. Оценка верхней границы динамического диапазона активных RС-фильтров на операционных усилителях / Н.Н. Прокопенко, А.Д. Тытарь // Активные избирательные системы: межвуз. науч.-технич. сб. – Таганрог: ТРТИ, 1976. – № 3. – С. 89-93. 38. Hight-speed operational amplifier LT1815 (Linear Technology), http://www.linear-tech.com/prod/prod_home.html?product_family=opamp. 39. Hight-speed buffer amplifier BUF600 (BURR-BROWN), http://www.burrbrown.com. 40. Dual Variable-Gain Amplifier With Low Noise Pre-Amp VCA2612 (BURR-BROWN), http://focus.ti.com/docs/prod/productfolder.jhtml?genericPartNumber=VC A261. 41. Fully Differential Input/Output High Slew Rate Amplifier THS4151 (National Semiconductor), http://www.national.com. 42. High-Slew-Rate Operational Amplifier MAX4492 (MAXIM), http://dbserv.maxim-ic.com/quick_view2.cfm?qv_pk=2082. 43. Дворников, О.В. Аналоговый биполярно-полевой БМК с расширенными функциональными возможностями / О.В. Дворников, В.А. Чеховский // Chip News. – 1999. – № 2. – С. 21-24. 44. Дворников, О.В. Влияние рассогласования параметров полупроводниковых компонентов на основные характеристики дифференциальных каскадов / О.В. Дворников // Передовой опыт. – М.: ЦООНТИ «ЭКОС». – 1988. – Вып. 3. – С. 31-36. 45. Глиндзич, С.А. Методика создания библиотек параметров моделей для пакета прикладных программ PSPICE / С.А. Глиндзич, О.В. Дворников. Тезисы докладов НТК «Современные проблемы радиотехники, электроники и связи». – Минск, 1995. – 4-5 мая. – С. 370-371.

113

ОГЛАВЛЕНИЕ Введение ........................................................................................................... 3 Глава 1. Основы общей теории и схемотехника базовых схем S-коммутаторов тока ....................................................................................... 6 1.1 Принципы построения ...................................................................... 6 1.2 Нелинейные модели и основные динамические параметры ......... 9 1.3 Дифференциальные коммутаторы тока .......................................... 14 1.3.1 Свойства базовых схем ........................................................... 14 1.3.2 Входные характеристики....................................................... 17 Глава 2. Составные транзисторы на основе S-коммутаторов тока ............ 24 2.1 Принципы построения и статические характеристики ................. 24 2.2 Автономные и неавтономные параметры ....................................... 26 2.3 Основы применения S-составных транзисторов ............................ 31 2.4 Нелинейная S-коррекция в активных нагрузках ............................ 35 Глава 3. Дифференциальные каскады с нелинейной коррекцией на основе управляемых коммутаторов тока ................................................. 37 3.1 Принципы построения ...................................................................... 37 3.2 Дифференциальные усилители с совмещением каналов усиления малого и большого сигналов .......................................... 39 3.3 Дифференциальные усилители с разделением каналов усиления малого и большого сигналов .................................................................. 47 3.4 Дифференциальные каскады на основе S-коммутаторов напряжения ............................................................................................... 49 3.5 Эффекты защиты входных транзисторов дифференциальных каскадов от пробоя .................................................................................. 54 Глава 4. Выходные каскады и усилители мощности на основе S-коммутаторов тока ....................................................................................... 57 4.1 Организация защиты по току нагрузки ........................................... 57 4.2 Выходной каскад с ограничением выходного тока ....................... 67 4.3 Выходной каскад усилителя мощности с опцией rail-to-rail ........ 75 Глава 5. Операционные усилители с нелинейной коррекцией на основе управляемых коммутаторов тока ............................ 81 5.1 Основные динамические параметры ............................................... 81 5.2 «Интеллектуальная» защита в операционном усилителе с повышенной надёжностью .................................................................. 87 5.3 Быстродействующий операционный усилитель ............................ 93 5.4 Нелинейная коррекция операционных усилителей по шинам питания ................................................................................... 99 5.5 Операционные усилители на основе базовых матричных кристаллов.......................................................................................... 100 Глава 6. Управляемые коммутаторы тока в стабилизаторах напряжения 105 6.1 Применение коммутаторов тока в стабилизаторах напряжения .. 105 Заключение ...................................................................................................... 109 Библиографический список............................................................................ 110 114

Научное издание

Николай Николаевич Прокопенко Николай Николаевич Никуличев

НЕЛИНЕЙНАЯ КОРРЕКЦИЯ НА ОСНОВЕ УПРАВЛЯЕМЫХ КОММУТАТОРОВ ТОКА И НАПРЯЖЕНИЯ В АНАЛОГОВЫХ МИКРОСХЕМАХ Монография Ответственный за выпуск Н.В. Ковбасюк Редакторы: В.В. Крайнова, М.И. Товпинец, И.Н. Щухомет Технический редактор Е.Г. Воротникова Компьютерная верстка Е.Н. Черненко

ИД № 06457 от 19.12.01 г. Подписано в печать 14.12.06. Формат бумаги 60х84/16. Печать оперативная. Усл. п.л. 7,2. Уч.-изд. л. 5,8. Тираж 50 экз. Заказ № 490. ПЛД № 65-175 от 05.11.99 г. Издательство ЮРГУЭС. Типография Издательства ЮРГУЭС. 346500, г. Шахты, Ростовская обл., ул. Шевченко, 147

115