СХЕМОТЕХНИКА ЭЛЕКТРОННЫХ СРЕДСТВ
&
+ CT2
Q
+P &
–
O
S T R
• ИЗДАТЕЛЬСТВО ТГТУ •
МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИ...
364 downloads
202 Views
329KB Size
Report
This content was uploaded by our users and we assume good faith they have the permission to share this book. If you own the copyright to this book and it is wrongfully on our website, we offer a simple DMCA procedure to remove your content from our site. Start by pressing the button below!
Report copyright / DMCA form
СХЕМОТЕХНИКА ЭЛЕКТРОННЫХ СРЕДСТВ
&
+ CT2
Q
+P &
–
O
S T R
• ИЗДАТЕЛЬСТВО ТГТУ •
МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ ТАМБОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
СХЕМОТЕХНИКА ЭЛЕКТРОННЫХ СРЕДСТВ Методические указания, программа и контрольные задания для студентов заочного отделения специальности 200800
Тамбов • Издательство ТГТУ • 2004 УДК 621.38(076) ББК Á85 я 73-5 С14
Утверждено Редакционно-издательским советом университета
Рецензент Доктор технических наук, профессор М.М. Мордасов
Составитель З.М. Селиванова
С14
Схемотехника электронных средств: Метод. указ. / Сост. З.М. Селиванова. Тамбов: Изд-во Тамб. гос. техн. ун-та, 2004. 32 с.
Представлены методические указания, программа и контрольные задания по дисциплине «Схемотехника электронных средств», в которых рассмотрены принципы функционирования электронных устройств различного назначения, основные методы их анализа и расчета, примеры решения задач из контрольного задания. Предназначены для студентов заочного отделения специальности 200800. УДК 621.38(076) ББК Á85 я 73-5
© Тамбовский государственный технический университет (ТГТУ), 2004
Учебное издание СХЕМОТЕХНИКА ЭЛЕКТРОННЫХ СРЕДСТВ Методические указания Составитель СЕЛИВАНОВА Зоя Михайловна Редактор В.Н. Митрофанова Инженер по компьютерному макетированию Т.А. Сынкова Подписано к печати 25.02.2004. Формат 60 × 84/16. Гарнитура Times. Бумага газетная. Печать офсетная. Объем: 1,86 усл. печ. л.; 1,8 уч.-изд. л. Тираж 100 экз. С. 156 Издательско-полиграфический центр Тамбовского государственного технического университета 392000, Тамбов, ул. Советская, 106, к. 14
ВВЕДЕНИЕ Методические указания написаны в соответствии с программой курса «Схемотехника электронных средств» по специальности 200800 «Проектирование и технология радиоэлектронных средств». При изучении данного курса студенты должны усвоить методы построения аналоговых, импульсных и цифровых устройств, а также методы их анализа и синтеза по заданным статическим и динамическим характеристикам. 1 МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ВЫПОЛНЕНИЮ КОНТРОЛЬНОЙ РАБОТЫ Целью контрольной работы является проверка усвоения студентами материала по программе дисциплины «Схемотехника электронных средств». Поэтому перед выполнением контрольной работы следует изучить соответствующие разделы курса по рекомендуемой литературе и решить необходимое количество задач. Контрольная работа состоит из семи задач по основным разделам курса и 25 вариантов. Свой вариант студент определяет по двум последним цифрам номера зачетной книжки. Контрольная работа оформляется в тетради, на обложке которой должна быть этикетка с указанием наименования вуза, факультета, группы, дисциплины, фамилии и инициалов студента. При решении каждой задачи необходимо привести условие задачи, начертить заданную схему или графики. В ходе решения давать пояснения и все используемые расчетные формулы. В конце решения задачи написать полученный ответ, а также список использованных источников. 2 ПРОГРАММА ТЕМА 1
ВВЕДЕНИЕ
Назначение электронных средств и современные принципы их проектирования. Качественные показатели электронных средств и их связь с микроэлектроникой. АНАЛОГОВЫЕ, ИМПУЛЬСНЫЕ И ЦИФРОВЫЕ ЭЛЕКТРОННЫЕ СИСТЕМЫ: ОСНОВНЫЕ ОСОБЕННОСТИ И СВОЙСТВА, СРАВНИТЕЛЬНЫЙ АНАЛИЗ, ПРЕИМУЩЕСТВА И НЕДОСТАТКИ. ТЕМА 2 ОСНОВНЫЕ СВОЙСТВА И МАТЕМАТИЧЕСКОЕ ОПИСАНИЕ АНАЛОГОВЫХ УСИЛИТЕЛЬНЫХ УСТРОЙСТВ НАЗНАЧЕНИЕ, СТРУКТУРНАЯ СХЕМА, КЛАССИФИКАЦИЯ, ОСНОВНЫЕ ПАРАМЕТРЫ И ХАРАКТЕРИСТИКИ УСИЛИТЕЛЬНЫХ УСТРОЙСТВ. ТИПЫ УСИЛИТЕЛЕЙ (ПОСТОЯННОГО И ПЕРЕМЕННОГО ТОКА, ШИРОКОПОЛОСНЫЙ, ИЗБИРАТЕЛЬНЫЙ И Т.Д.). Обратная связь как основа синтеза усилительных устройств с заданными свойствами (классификация, влияние на основные параметры усилительного устройства). Математическое описание усилительных устройств. Логарифмические амплитудные и фазовые характеристики. Связь логарифмических характеристик с параметрами усилителей. Синтез устройств с заданными свойствами. Понятие об устойчивости усилителя. Т е м а 3 Усилительные каскады на биполярных и полевых транзисторах Усилитель на транзисторе, включенном по схеме с общим эмиттером и истоком. Основные параметры. Классы усиления. Типовые схемы смещения, методика термостабилизации, эквивалентная схема. Методики расчета. Эмиттерный и истоковый повторители. Основные области применения и характеристики различных режимов усиления. Дифференциальный усилитель, основные характеристики, особенности построения и область применения. Температурная стабильность. Схемы источников постоянного напряжения и тока, токовое зеркало. Использование транзисторов в качестве активной нагрузки усилительного каскада. Улучшение
характеристик дифференциальных усилителей (использование схем источников тока, составных транзисторов и комбинированных схем на полевых и биполярных транзисторах). Оконечные усилители мощности. Принципы построения, условия работы. Реализация различных режимов усиления. Способы согласования с нагрузкой. Усилители на комплектарных транзисторах. Способы защиты от перегрузки. Основные расчетные соотношения. Применение составных транзисторов.
Т е м а 4 Многокаскадные усилители Виды межкаскадных связей. Особенности выполнения межкаскадных связей по постоянному и переменному токам. Методика расчета RC-цепей связи по заданным частотным свойствам. Усилители постоянного тока. Построение частотных и фазовых характеристик.
Т е м а 5 Операционные усилители Назначение. Основные допущения. Условное графическое изображение. Принципы построения, структурная схема типового операционного усилителя, особенности схемотехники, основные параметры и характеристики. Применение цепей частотозависимой обратной связи. Т е м а 6 Преобразователи аналоговых сигналов на базе операционных усилителей Построение функциональных преобразователей на основе операционного усилителя: суммирующие, вычитающие, интегрирующие, дифференцирующие, логарифмические усилители, функциональные преобразователи, источники тока и напряжения, ограничители уровня – назначение, принципы построения, типовые схемные решения, основные параметры и расчетные соотношения. Т е м а 7 Устройства сравнения аналоговых сигналов Однопороговые и двухпороговые сравнивающие устройства на основе операционного усилителя, триггеры Шмитта: назначение, типовые схемы включения, условное обозначение, точность порогов срабатывания и отпускания, основные параметры, характеристики и расчетные соотношения. Интегральные компараторы: особенности построения, функциональные возможности, основные параметры и характеристики, типовые схемы включения, расчетные соотношения. Т е м а 8 Импульсные усилители мощности Области применения, преимущества и недостатки импульсных усилителей мощности. Обобщенная структурная схема. Методы импульсного усиления электрического сигнала. Основные требования к импульсным усилителям мощности. Статические и динамические потери при активном и активноиндуктивном характере нагрузки. Режимы импульсного усиления мощности. Типовые схемные решения. Методы снижения потерь. Основные расчетные соотношения. Т е м а 9 Источники вторичного электропитания Назначение, основные свойства и характеристики, структурные схемы. Выпрямители: схемы одно и двухполупериодных выпрямителей, принципы функционирования, основные свойства и расчетные соотношения. Фильтры: основные типы, свойства, области применения и расчетные соотношения. Источники вторичного электропитания непрерывного и импульсного действия. Особенности построения стабилизаторов напряжения и тока. Основные схемы импульсных регуляторов, физика работы, свойства, основные расчетные схемы импульсных регуляторов, физика работы, свойства, основные расчетные соотношения.
Стабилизирующие и нестабилизирующие преобразователи напряжения: назначение, основные типы и их свойства. Методы стабилизации выходных параметров и повышения энергетической эффективности. Основные тенденции и перспективы развития. Т е м а 10 Представление цифровой информации электрическими сигналами, классификация и способы описания цифровых устройств Особенности представления информации электрическими сигналами. Понятие логических констант, переменных, функций, их представления электрическими сигналами. Способы представления логических функций; словесное описание, алгебраическая форма записи (дизъюнктивная и конъюнктивная формы), таблицы истинности, кубические комплексы. Взаимное преобразование логических функций, логические элементы. Переход от логических функций к структурным схемам и обратно. Классификация логических устройств. Т е м а 11
Минимизация структуры логических устройств
Цель минимизации структуры логических устройств. Общие принципы минимизации. Покрытие функции алгебры логики минимальной стоимости. Минимизация с использованием карт Вейча (Карно) и методов «машинной» минимизации. Т е м а 12
Комбинационные логические устройства
Функционально полные системы логических элементов. Синтез логических устройств в заданном базисе логических элементов. Особенности построения логических устройств на реальной элементной базе (использование элементов с заданным числом входов). Типовые комбинационные логические устройства: шифраторы, дешифраторы, мультиплексоры, демультиплексоры, цифровые компараторы, преобразователи кода – назначение, структура построения, основные свойства и характеристики. Т Е М А 13
ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЛОГИЧЕСКИЕ УСТРОЙСТВА
Назначение триггеров, их классификация и методы описания. Типы триггеров, одноступенчатые триггеры (асинхронный и синхронный RS-триггер, D-триггер, T-триггер), двухступенчатые триггеры (RS-триггер, JK-триггер), триггеры с динамическими входами (RS-триггер, JK-триггер) назначение и принципы построения. Триггеры с комбинированными входами. Синтез последовательностных устройств: понятие состояния цифрового автомата (ЦА), обобщенная структурная схема ЦА, определение объема памяти ЦА. Методы синтеза ЦА, переход от таблицы состояния к логической схеме и обратно, функциональные узлы последовательностных логических устройств: счетчики – назначение, классификация, способы переноса сигнала, основные типы (двоичные, двоично-кодированные, реверсивные); регистры – назначение, классификация, основные типы (параллельные, последовательные); организация межрегистровых связей. Т е м а 14
Арифметико-логическое устройство (АЛУ)
Сумматоры: полусумматоры, одно- и многоразрядные сумматоры, алгоритмы функционирования, основные уравнения и структурные схемы. Структура арифметико-логического устройства. Реализация арифметических и логических операций. Схемотехническая организация АЛУ. Т е м а 15
Базовые логические элементы (БЛЭ)
Классификация и основные требования к логическим элементам: совместимость входных и выходных сигналов, нагрузочная способность, свойства квантования сигнала, помехоустойчивость.
Характеристики логических элементов: амплитудная переходная, входная и выходная характеристики; статические, динамические и интегральные параметры логических элементов. Классификация и основные области применения различных БЛЭ. БЛЭ транзисторно-транзисторной логики (ТТЛ); состав базовых элементов, схемотехника, принципы работы, способы повышения быстродействия, разновидности и основные параметры. БЛЭ эмиттерно-связанной логики (ЭСЛ): состав базовых элементов, схемотехника, принцип работы, способы повышения быстродействия, разновидности и основные характеристики. БЛЭ логика на МДП-транзисторах (п-МОП, р-МОП, КМОП): состав базовых элементов, схемотехника, принцип работы, разновидности и основные характеристики. БЛЭ интегральной инжекционной логики (И2Л): схемотехника, разновидности, основные характеристики, принципы работы и построения структуры. Т Е М А 16
ГЕНЕРАТОРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ И ТАЙМЕРЫ
Назначение и основные характеристики, принципы построения и типы генераторов. Автогенераторы и одновибраторы на элементах ТТЛ логики, автогенераторы на элементах КМОП логики (условия генерации, расчет длительности и периода импульсов). Интегральные таймеры: область применения и структурная схема, принцип действия, основные схемы включения (автоколебательный и заторможенный генераторы). Т е м а 17
Полупроводниковые запоминающие устройства (ЗУ)
Основные определения и классификация. Оперативные запоминающие устройства (ОЗУ); структура при одномерной и двумерной организации, способы наращивания объема памяти на заданной элементной базе. Типы элементарных запоминающих элементов на биполярных и полевых транзисторах (запоминающие элементы статических ЗУ на биполярных транзисторах с диодами Шотки, на ЭСЛэлементах, на структурах И2Л, на МОП и КМОП транзисторах, элементы ЗУ динамического типа). Постоянные запоминающие устройства. Характеристики и параметры полупроводниковых ЗУ. Постоянные запоминающие устройства (ПЗУ): классификация, принципы построения, основные характеристики и области применения. Масочные, прожигаемые и репрограммируемые ПЗУ: схемотехника базовых запоминающих ячеек, принципы работы и изготовления, методы программирования и репрограммирования. Т е м а 18
Логические устройства с программируемыми характеристиками
Назначение и область применения программируемых логических интегральных схем (ПЛИС). Обобщенная структура и классификация. Программируемая матричная логика, программируемые логические матрицы, базовые матричные кристаллы: особенности структуры и схемотехническая реализация. Применение мультиплексора в качестве универсального логического элемента. Т е м а 19
Аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП)
Классификация, основные определения и характеристики ЦАП и АЦП. Типовые схемы построения ЦАП. ЦАП с суммированием токов: типовая схема, основные параметры и характеристики, использование интегральных схем при построении ЦАП. Основные типы АЦП-АЦП: последовательного счета со счетчиком (циклические и нециклические), поразрядного уравновешивания, параллельного преобразования, с интегрированием. Основные свойства и характеристики, области применения, типовые схемы, принципы работы. Применение специализированных интегральных микросхем при построении АЦП. Преобразователи напряжения-частота: основные параметры и характеристики, типовые схемы, принципы действия. Особенности применения типовых интегральных микросхем и преобразователя. Т е м а 20
Заключение
Автоматизация процессов проектирования логической структуры БИС и СБИС. Кремниевые компиляторы. Перспективы развития электроники, функциональная электроника. 3 МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ТЕМАМ КУРСА И ПРИМЕРЫ РЕШЕНИЯ ЗАДАЧ 3.1 Схемотехника усилительных каскадов на биполярных и полевых транзисторах При разработке усилительных устройств наибольшее распространение получили каскады на биполярных и полевых транзисторах, в которых используется соответственно схемы включения транзистора с общим эмиттером и общим истоком. Реже используются схемы включения с общим коллектором и общим стоком. Схемы включения с общей базой или общим затвором находят применение только в узком классе устройств, например, во входных цепях радиоприемных устройств, работающих в диапазоне УКВ. Задача 1 В каскаде ОЭ (рис. 1) используется транзистор, у которого h11э = 800 Ом; h12э = 5 ⋅ 10-4; h21э = 48; h22э = 80 мкСм; Rк = 5,1 кОм; Rн = 10 кОм; Rг = 1 кОм; Rэ = 0,51 кОм. Найти коэффициент усиления по напряжению и по току, входное и выходное сопротивление. РЕШЕНИЕ Найдем входное сопротивление схемы. Известно, что Rвх = rб + (rэ + Rэ) (1 + h21э) = rб + rэ (1 + h21э) + Rэ (1 + h21э). В этом выражении слагаемые rб + rэ (1 + h21э) есть параметр h11э. Поэтому можно считать, что Rвх = h11э + (1 + h21э) Rэ = 800 + 49 ⋅ 0,51 ⋅ 103 = = 25,8 кОм. Для определения коэффициента усиления по напряжению воспользуемся выражением KU = –β Rкн / (Rг + Rвх), +E R R R E
R
Рис. 1 Усилительный каскад с ОЭ где β ≈ h21э – коэффициент передачи тока базы; Rкн = Rк || Rн = + Rн) – эквивалентное сопротивление в цепи коллектора. Подставив числовые значения, получим: KU = − 48
5,1 ⋅10 3 10 5,1 + 10
[(1 + 25,8) 10 ] = −6,05 . 3
ЗДЕСЬ ЗНАК МИНУС ГОВОРИТ ОБ ИНВЕРСИИ СИГНАЛА. Коэффициент усиления по току определяется отношением
RкRн / (Rк +
K I = −β
Rг Rк 10 3 5,1 ⋅10 3 = 48 = 0,6 . 3 Rг + Rвх Rк + Rн (1 + 28,5) 10 (5,1 + 10) 103
Отмечаем, что схема не дает усиления по току. Выходное сопротивление равно: Rвых = Rк || rк* (1 + β γб), где γб = Rэ / (Rэ + Rг) – коэффициент токораспределения в базе; rк* =
1 h22
− дифференциальное сопротив-
ление коллекторного перехода. Подставляем данные: rк* (1 + βγ б ) =
1 80 ⋅10 − 6
0,51 ⋅10 3 1 + 48 ≈ 200 (1 + 0,51) 103
кОм.
Отсюда Rвых = 5,1 ⋅ 103 || 200 ⋅ 103 = 5,1 ⋅ 200 / (5,1 + 200) 103 ≈ 4,9 кОм; Rвых ≈ Rк. Задача 2 Рассчитать схемы двухтактного бестрансформаторного оконечного каскада (рис. 2), работающего в режиме АВ, если требуемая мощность в нагрузке составляет 4 Вт при Rн = 5 Ом; выходное сопротивление источника сигнала Rг = 100 Ом; диапазон частот 0 – 16 кГц. Решение Найдем амплитуды напряжения и тока в нагрузке U нт = 2 Rн Pн ,
где Pн – мощность в нагрузке; Uнт= 2 ⋅ 4 ⋅ 5 ≈ 6 В; Iнт = Uнт / Rн = 6 / 5 = 1,2 А. Исходя из амплитуды напряжения Uнт и полагая Uнач ≈ 3В, выберем напряжение питания ≥ Uнт + Uнач = 6 + 3 = 9 В. Выбираем │Епит│ Енач = ±9 В. +Enu R1 T1 D1 D2 T2
R
U R2 #E
Рис. 2 Усилитель мощности Граничная частота транзистора ƒв ≥ fв М в2 − 1 , где fв – верхняя граничная частота усилителя; Мв – коэффициент частотных искажений схемы в области высоких частот. Полагая, что на частоте fв коэффициент частотных искажений равен Мв = 2 и принимая fв = 16 кГц, получаем fв ≥ 16 ⋅ 103 / 2 − 1 = 16 кГц.
Рассчитанным параметрам удовлетворяет пара биполярных транзисторов КТ 814 (p – n – p) и КТ 815 А (n – p –n), имеющих такие параметры Iк макс =1,5А; β ≥ 40; Рк доп = 10 Вт; Uкэ макс = 40В; fт = 3 МГц. Их вольт-амперные характеристики (ВАХ) показаны на рис. 3. Как видим, здесь выполнены следующие условия: I кт < I к макс ;
(0,25…0,3)Рвых ≤ Рк доп; | Епит | < Uкэ доп. Указанная в справочнике граничная частота fт связана с частотой 6 fв соотношением: fт ≈ β fв, откуда следует, что fβ ≈ fт / β = (3 ⋅ 10 ) /40 = = 75 кГц, т.е. требования по частоте также выполняются. Выбираем кремниевый диод, устанавливаемый для начального смещения – Д 206. Из его ВАХ следует, что для обеспечения на этом диоде напряжения 0,6 В через него должен течь ток 5мА. Отсюда находим сопротивление резисторов R1 и R2: R1 = R2 = (Епит – Uд) / Iд = (9 – 0,6) / (5 ⋅ 10-3) = 1,68 ⋅ 103 Ом. I,
I,
2,0 80
1,6 1,2 25 мА
40
0,8 15
0,4 I=5
0
0,3
0,6
0,9 U,
0
3
6
а)
9
12
U,
б) Рис. 3 Входная (а) и выходные (б) характеристики
Ближайший номинал 1,6 кОм. Отмечаем, что R1, R2 ≥ Rвх. Коэффициент передачи усилителя по напряжению: KU ≈ [(1 + β) Rн] / (Rг + Rвх) ≈ (1 + β) Rн / [ Rг + (1 + β) Rн] = = (41 ⋅ 5) / (100 + 41 ⋅ 5) = 0,67. Амплитуда входного напряжения: Uт вх = Uтн / KU = 6 / 0,67 = 9,55 B. Амплитуда входного тока: Iт вх = Uт вх / Rвх = 9,55 / 205 = 46,5 мА.
Контрольные вопросы 1 Какие существующие методы стабилизации режима покоя известны? 2 От каких параметров зависит коэффициент усиления каскада на транзисторе, включенном по схеме с общим эмиттером? 3 Как зависят коэффициент усиления и передаточная функция каскада с цепью последовательной ООС по току нагрузки от сопротивления Rэ? 4 Чему равно входное сопротивление эмиттерного повторителя? 5 Что такое дифференциальный усилитель? 6 Какие напряжения называются синфазными? 7 Как введение разделительных конденсаторов влияет на ЛАЧХ многокаскадного усилителя с RCсвязями? 8 Что такое дрейф нуля усилителя постоянного тока? 9 Поясните, почему в эмиттерные цепи каскадов усиления постоянного тока включены стабилизаторы? 10 Почему выходные транзисторы усилителей мощности обычно включают по схеме с общим коллектором? 4.2 Схемотехника операционных усилителей Операционный усилитель (ОУ) – унифицированный многокаскадный усилитель постоянного тока, удовлетворяющий следующим требованиям к электрическим параметрам: коэффициент усиления по напряжению стремится к бесконечности; входное сопротивление стремится к бесконечности; выходное сопротивление стремится к нулю; если входное напряжение равно нулю, то выходное напряжение также равно нулю; бесконечная полоса усиливаемых частот. Являясь идеальным усилительным элементом, ОУ составляет основу всей аналоговой электроники, что стало возможным в результате достижений современной микроэлектроники, позволившей реализовать достаточно сложную структуру ОУ в интегральном исполнении на одном кристалле и наладить массовый выпуск подобных устройств. На основе операционного усилителя созданы многочисленные электронные устройства: инвертирующий и неинвертирующий усилители, дифференциальный усилитель, мультивибратор, компаратор, активные фильтры и т.д. Объясняется это тем, что, введя в цепи прямой и обратной передачи его сигналов различные линейные и нелинейные цепи, можно направленно синтезировать узлы с требуемым алгоритмом преобразования входного сигнала. Задача 3 В схеме одновибратора (рис. 4) R1 = 30 кОм; R2 = 75 кОм; R = 51 кОм; С = 10 нФ. Найти длительность импульса на входе и время восстановления. Решение ДЛИТЕЛЬНОСТЬ ВЫХОДНОГО ИМПУЛЬСА: t и = τ ln [1 /(1 − γ )] ,
где τ = CR = 10 ⋅ 10-9 ⋅ 51 ⋅ 103 = 510 мкС; γ = R1 / (R1 + R2) = 30 / (30 + 75) ≈ 0,286; 1/ (1 – γ) = 1 / (1 – 0,286) = 1,4; ln [1 /(1 − γ )] = ln 1,4 = 0,336;
tи = 510 ⋅ 0,336 = 171.
R +15 U D1
С
D2
R2
#15
U R1
Рис. 4 Схема одновибратора Время восстановления tвосст = τ ln (1 + γ) = 510 ln (1 + 0,286) = 128 мкС. Диод Д2 включен для устранения влияния источника запускающих сигналов на работу одновибратора после его запуска. Задача 4 Рассчитать активный фильтр низкой частоты по схеме на рис. 5, а со следующими параметрами: полоса пропускания 0…20 Гц; коэффициент передачи в диапазоне рабочих частот 100. Решение Верхняя круговая частота полосы пропускания равна ϖв = 2πfв = = 2π ⋅ 20 = 40π. Для реализации схемы используем операционный усилитель К140УД22 с параметрами Kчo = 5 ⋅ 104 ;
Тоу = 1,59 ⋅ 10-3 с.
Определим требуемый коэффициент передачи цепи ООС по постоянному току Kч ooc = Kи o / (1 + Kи o Kч)
или
Kч = (Kи o – Kи ooc) / (Kи oocKи o) = (5 ⋅ 104 – 100) / (5 ⋅ 104 ⋅ 100) = 9,98 ⋅ 10-3. Найдем требуемую постоянную времени Тоос 2 = 1 / ϖ в = 1 / 40π = 7,96 ⋅ 10-3 с.
R
DA R R U U
а)
K(ω)
20 lg K ooc
ω = 1/T1
ω
1/T
б) Рис. 5 Типовая схема фильтра низких частот (а) и ее ЛАХЧ (б) Согласно передаточной функции Wоу оос (Р) = Kи оос (Тч2Р + 1) / (Тоос 1 Р + 1). Для выбранной схемы имеем Тч1 > Тч2 и Kи o Kч = 499 >> 1. Тогда с достаточной точностью можно полагать, что Тоос 2 ≈ Тч1 = Roc Сoc. Допустим, Rкор = 1 кОм. Тогда Rос = Kи ooc Rкор = 100 кОм. Сос = Тоос 2 / = Roc -3 3 8 = 7,96 ⋅ 10 / (100 ⋅ 10 ) = 7,96 ⋅ 10 ф = 79,6 нФ. Принимаем Сос = 75,0 нФ. КОНТРОЛЬНЫЕ ВОПРОСЫ 1 Чем отличаются передаточные характеристики ОУ по инвертирующему и неинвертирующему входам? 2 Какой вид имеет ЛАЧХ стандартного ОУ? 3 Зачем во входном каскаде ОУ используют дифференциальный усилитель? 4 Как соотносятся максимальное выходное напряжение ОУ и напряжение питания? 5 Что такое частота единичного усиления ОУ? 6 Чем определяется диапазон рабочих частот реального интегратора? 7 Чем ограничивается полоса пропускания фильтра высокой частоты? 8 Объясните, каким образом можно уменьшить погрешность выходного напряжения реального интегратора? 9 Определите тип ООС, используемой в повторителе напряжения? 10 Объясните, почему между входами ОУ и общей шиной необходимо включать резисторы с одинаковым сопротивлением?
3.3 Математическое описание и минимизация цифровых устройств
В цифровой технике применяются позиционные системы счисления: двоичные, восьмеричные, десятичные и шестнадцатиричная. Наибольшее распространение получила двоичная система счисления. Для описания алгоритмов работы цифровых устройств используется Булева алгебра, на основе которой формируются функции алгебры логики (ФАЛ). Устройства, алгоритмы которых описываются при помощи ФАЛ, называются логическими. Исходные ФАЛ обычно минимизируют. Целью минимизации ФАЛ является уменьшение стоимости ее технической реализации и повышение надежности. Задача 5 Минимизация ФАЛ, заданную таблицей истинности (табл. 1), для единичных значений с использованием карты Вейча. 1 Таблица истинности Х4
Х3
Х2
Х1
0 0 0 0 0 0 0
0 0 0 0 1 1 1
0 0 1 1 0 0 1
0 1 0 1 0 1 0
Y 0 1 1 1 0 1 0 Продолжение табл. 1
Х4
Х3
Х2
Х1
0 1 1 1 1 1 1 1 1
1 0 0 0 0 1 1 1 1
1 0 0 1 1 0 0 1 1
1 0 1 0 1 0 1 0 1
Y 0 0 0 0 0 1 1 1 1
X2 X2 X3 X1
1 1
1
1
1
2
1
X1 1
X3
1 X1
1 X4 X4
3
X4
Рис. 6 Карта Вейча Решение По заданной ФАЛ составим карту Вейча (рис. 6). Единичные значения ФАЛ для переменных Х1, Х2, Х3, Х4 заносим в карту Вейча. Далее единичные значения ФАЛ в карте Вейча объединяем в контуры. При этом число клеток таблицы в контуре должно равняться 2k, где k = 0, 1, 2, 3, … – целые числа. Затем выписываем из каждого контура общие переменные. Минимизированная логическая функция представляется в виде логической суммы произведений общих переменных каждого контура карты Вейча. Y1 = X 2 X 4 X 3 ; Y = Y1 + Y2 + Y3 ;
Y2 = X 4 X 3 ;
Y3 = X 2 X 4 X 1 ;
Y = X 2 X 4 X 3 + X 4 X 3 + X 2 X 4 X1 .
Контрольные вопросы 2 3 4 5
1 В чем заключается минимизация ФАЛ с помощью карты Вейча? Представьте карты Вейча функции двух, трех, четырех и пяти переменных. К чему сводится алгоритм минимизации ФАЛ? В чем заключается минимизация недоопределенной ФАЛ? В чем заключается минимизация системы ФАЛ? 3.4 Схемотехника комбинационных логических устройств
Синтезировать цифровое устройство, в том числе и комбинационное, – это значит по заданным правилам построить структурную схему минимальной сложности из логических элементов заданного базиса. Решение задачи синтеза должно учитывать особенности логических элементов выбранного базиса, например, ограничения на возможные коэффициенты разветвления по входам и выходам логических элементов и др. При изучении комбинационных устройств необходимо рассмотреть типовые функциональные узлы комбинационных логических устройств: мультиплексоры и демультиплексоры, преобразователи кодов (шифраторы и дешифраторы), цифровые компараторы, а также арифметико-логические устройства. Задача 6 Осуществить минимизацию логической функции Y (Х4 Х3 Х2 Х1), заданную таблицей истинности (табл. 2), с помощью карты Вейча и построить структурную схему логического устройства, используя базовые логические элементы И – НЕ. Решение Единичные значения ФАЛ заносим в карту Вейча (рис. 7). Считываем контуры и получаем минимизированное значение ФАЛ Y = X 2 X 3 X1 + X 4 X 3 X1 + X 3 X 2 X 4 + X 3 X1 X 2 .
Для реализации логического устройства в базисе «И – НЕ», преобразуем полученную ФАЛ по правилам Де-Моргана в базисе ЛЭ «И – НЕ». 2 ТАБЛИЦА ИСТИННОСТИ Х4 0 0 0 0 0 0 0
Х3 0 0 0 0 1 1 1
Х2 0 0 1 1 0 0 1
Х1 0 1 0 1 0 1 0
Y 0 0 0 1 1 1 0
0 1 1 1 1 1 1 1 1
1 0 0 0 0 1 1 1 1
1 0 0 1 1 0 0 1 1
1 0 1 0 1 0 1 0 1
0 0 1 0 1 1 0 0 0
X2 X2 1
1
X3
1
X1 X3
1
1 X1
1 X3
X4 X4
X4
Рис. 7 Карта Вейча Y = X 2 X 3 X1 + X 4 X 3 X1 + X 3 X 2 X 4 + X 3 X1 X 2 = = ( X 2 X 3 X1) ⋅ ( X 4 X 3 X1) ⋅ ( X 3 X 2 X 4 ) ⋅ ( X 3 X1 X 2 ) .
Для реализации логического устройства потребуется четыре инвертора, четыре трехвходовых элемента И-НЕ и один четырехвходовый элемент И – НЕ. Полученная структурная схема логического устройства показана на рис. 8.
X1
&
X2
& y
& X3
X4
&
&
Рис. 8 Структурная схема логического устройства КОНТРОЛЬНЫЕ ВОПРОСЫ 1 В чем особенность синтеза логических устройств на базе ЛЭ с числом входов, большим требуемого; меньшим требуемого? 2 Каковы назначение и структурная схема мультиплексора; демультиплексора? 3 Поясните назначение и условное графическое изображение преобразователя кодов. 4 Приведите структурные схемы шифратора и дешифратора, поясните их назначение. 5 Поясните назначение и приведите логическую схему цифрового компаратора. 3.5 Схемотехника последовательностных устройств
Особенностью последовательностных логических устройств является зависимость сигнала не только от действующих в настоящий момент на входе логических переменных, но и от тех, которые действовали в предыдущие моменты времени. Очевидно, что для выполнения этого условия значения переменных должны быть запомнены логическим устройством. Функцию запоминания значений логических переменных в цифровых схемах выполняют триггеры. При изучении последовательностных логических устройств необходимо рассмотреть основные функциональные узлы последовательностных логических устройств: регистры, счетчики, распределители тактов. Задача 7 На вход последовательного шестиразрядного регистра (рис. 9) подается двоичное число Х = 011101001. Какое число будет записано в регистр через семь тактов, если в исходном состоянии он обнулен. Q
X D
T
Q D T
Q D
T
D
T
Q4 D
Q
Q T
D
T
РИС. 9 ШЕСТИРАЗРЯДНЫЙ РЕГИСТР РЕШЕНИЕ В ДАННЫЙ РЕГИСТР ОСУЩЕСТВЛЯЕТСЯ ПОСЛЕДОВАТЕЛЬНЫЙ ВВОД ДВОИЧНОГО ЧИСЛА Х. ПРИ ЭТОМ С ПРИХОДОМ КАЖДОГО ТАКТИРУЮЩЕГО ИМПУЛЬСА НА ВХОД С ПОСЛЕДУЮЩИЕ ТРИГГЕРЫ БУДУТ ПЕРЕКЛЮЧАТЬСЯ В ТО СОСТОЯНИЕ, В КОТОРОМ НАХОДИЛСЯ ПРЕДЫДУЩИЙ ТРИГГЕР, ТО ЕСТЬ В ТРИГГЕРЫ ЗАПИСЫВАЕТСЯ ТА ИНФОРМАЦИЯ, КОТОРАЯ БУДЕТ НА ЕГО ИНФОРМАЦИОННОМ ВХОДЕ D. Таким образом, через семь тактов в регистр будет записано двоичное число 110100. КОНТРОЛЬНЫЕ ВОПРОСЫ Поясните назначение триггерных устройств. Как строятся триггеры с динамическим управлением? 3 Приведите структурные схемы и условные обозначения параллельного, сдвигающего и реверсивного регистров. 4 Назовите основные параметры и признаки классификации счетчиков. 5 Каким образом достигается повышение быстродействия счетчиков? 4 КОНТРОЛЬНАЯ РАБОТА 1 2
Задача 1 В усилительном каскаде с общей базой (рис. 10) заданы следующие параметры: h21б; h12б; h22б; h11б; Rэ; Rк; Rн; Rг (табл. 3). Найти усилительные параметры схемы.
#
+
R
R R
R
Рис. 10 Усилительный каскад с ОБ 3 Исходные данные к задаче 1 № вар ианта
h21б
0
0,97
10
3
1
0,99
8
2
0,98
3
h12б × h22б, h11б, × 10-4 мкСм Ом
Rэ, Ом
Rк, Ом
Rн, КОм
Rг, Ом
39
180
1
13
100
4
27
180
1.5
15
130
9
2
24
150
1,2
18
150
0,99
10
1
30
200
1
10
100
4
0,96
7
4
22
180
1,5
20
180
5
0,97
10
3
24
220
1,2
22
200
6
0,99
8
2
39
200
1
13
130
7
0,98
9
1
27
180
1,5
15
100
8
0,96
7
4
30
150
1,2
18
150
9
0,97
8
2
22
200
1
10
180 Продолжение табл. 3
№ вар ианта
h21б
10
0,98
10
3
11
0,99
9
13
0,97
14
h12б × h22б, h11б, × 10-4 мкСм Ом
Rэ, Ом
Rк, Ом
Rн, КОм
Rг, Ом
39
220
1,2
20
130
1
27
200
1,5
22
100
8
3
30
180
1,2
15
200
0,96
10
1
22
150
1,5
18
180
15
0,99
9
2
39
180
1
20
100
16
0,98
8
3
27
200
1,5
13
100
17
0,96
10
1
39
180
1
15
130
18
0,97
9
4
30
220
1,2
18
150
19
0,99
7
2
27
180
1,5
10
100
20
0,96
10
3
24
150
1
20
180
21
0,98
7
1
22
220
1,2
22
200
22
0,97
8
4
29
150
1,5
13
130
23
0,99
9
2
30
200
1
15
100
24
0,96
10
1
27
180
1,2
18
150
Задача 2 Рассчитать усилитель мощности, схема которого приведена на рис. 11, со следующими параметрами: Рвых, Вт; Rн, Ом; fmin, Гц; fmax, Гц, значения которых приведены в табл. 4. 4 Исходные данные к задаче 2 № варианта
0
1
2
3
4
5
6
7
8
9
1 0
1 1
1 2
Рвых, Вт
1 3
1 2
1 1
7
8
9
1 0
9
8
7
1 1
1 2
1 3
Rн, Ом
1 0
1 3
1 5
8
1 0
1 3
8
1 5
1 3
1 0
1 5
1 0
1 3
fmin, Гц
4 6
5 2
5 0
4 8
5 4
4 6
5 0
4 8
5 4
4 6
5 0
5 2
4 8
fmax, кГц
1 2
1 5
1 3
1 4
1 6
1 3
1 2
1 4
1 2
1 5
1 1
1 3
1 4 Продолжение табл. 4
№ варианта
13 14 15 16 17 18 19 20 21 22 23 24
Рвых, Вт
9
Rн, Ом
10 13 15
8
13 12 11 8
7
8
9
10 13 12 11
10 13 15
8
10 13 15
8
fmin, Гц 50 52 46 54 48 50 54 52 46 48 50 52 fmax, кГц
10 13 12 11 15 14 12 13 10 15 14 12
+U R
R VT2 t R
R VT3
Рис. 11 Схема двухтактного усилителя мощности Задача 3 В схеме мультивибратора, приведенной на рис. 12, известны значения R1, R2, R, C, E1=|– E2| = 15 B (табл. 5). Определить, чему равен период колебаний мультивибратора?
R +1 U U
-2 R2
R1
Рис. 12 Схема мультивибратора 5 Исходные данные к задаче 3 № варианта
0
1
2
3
4
5
6
7
8
9
1 0
1 1
1 2
R1, кОм
30 39 24 27 30 39 22 24 27 30 39 22 24
R2, кОм
56 75 51 62 51 56 62 68 75 62 68 56 52
R, кОм
10 18 15 18 10 15 18 15 10 18 15 10 18 0 0 0 0 0 0 0 0 0 0 0 0 0
С, нФ
50 50 50 50 50 50 50 50 50 50 50 50 50
№ варианта
13 14 15 16 17 18 19 20 21 22 23 24
R1, кОм
24 22 30 39 27 30 22 39 24 22 30 39
R2, кОм
52 56 68 62 75 68 62 56 51 62 51 75
R, кОм
18 10 15 10 18 15 10 18 15 10 18 15 0 0 0 0 0 0 0 0 0 0 0 0
С, нФ
50 50 50 50 50 50 50 50 50 50 50 50
Задача 4 Используя операционный усилитель К140УД20, спроектировать активный фильтр высокой частоты (рис. 13) с коэффициентом передачи Kи, Rос, Тоу = 15,9 ⋅ 10-3 с, нижней частотой полосы пропускания fн (табл. 6). R2
R1
R U U
Рис. 13 Активный фильтр высоких частот
6 Исходные данные к задаче 4 № варианта
0
1
2
3
4
5
6
7
8
9
1 0
1 1
1 2
Kи
65 70 50 60 80 65 55 70 80 65 70 60 60
Rос, кОм
2,7 2,4 3,0 3,9 4,3 4,7 2,2 2,7 2,4 3,0 3,9 4,3 4,3
fн, Гц
55 48 60 50 45 48 55 60 45 50 48 55 55 0 0 0 0 0 0 0 0 0 0 0 0 0
№ варианта Kи
13 14 15 16 17 18 19 20 21 22 23 24 70 65 80 70 55 65 80 60 50 70 65 55
Rос, кОм
3,9 3,0 2,4 2,7 2,2 4,7 4,3 3,9 3,0 2,4 2,7 4,7
fн, Гц
48 50 45 60 55 48 45 50 60 48 55 45 0 0 0 0 0 0 0 0 0 0 0 0
Задача 5 Минимизировать ФАЛ, заданную таблицей истинности (табл. 7), для единичных значений с использованием карты Вейча. 7 Исходные данные для решения задачи 5 Входные переменные
Значение ФАЛ для соответствующего варианта
Х4 Х3 Х2 Х1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 0
0
0
0
1 0 1 0 1 0 1 1 0 1 0
1
0
0
0
0
0
1
1 1 1 1 0 0 1 1 1 1 0
0
0
1
0
0
1
0
0 0 0 1 0 1 0 0 0 1 1
1
0
1
0
0
1
1
0 1 0 0 1 1 1 0 1 0 0
1
0
1
0
1
0
0
0 0 1 1 0 0 1 1 0 0 1
1
1
0
0
1
0
1
1 1 1 0 1 1 1 1 1 0 0
0
1
0
0
1
1
0
1 1 1 1 0 1 1 1 0 1 1
1
0
1
0
1
1
1
0 0 0 1 0 0 1 0 0 1 0
0
1
1
1
0
0
0
1 0 0 1 0 0 1 0 1 1 0
1
1
1
1
0
0
1
1 1 1 0 1 1 0 1 1 1 1
0
1
0
1
0
1
0
0 1 1 0 1 1 0 1 0 1 0
1
1
0
1
0
1
1
0 0 0 0 1 0 0 0 0 0 1
0
0
1
1
1
0
0
0 0 1 1 0 1 0 0 1 0 1
0
0
1
1
1
0
1
0 1 0 0 1 1 0 1 0 1 0
1
1
0
1
1
1
0
1 1 1 0 1 0 1 1 1 1 1
0
1
0
1
1
1
1
1 0 1 1 0 1 0 0 1 0 1
0
1
0 Продолжение табл. 7
Входные переменные
Значение ФАЛ для соответствующего варианта
Х4 Х3 Х2 Х1 14 15 16 17 18 19 20 21 22 23 24 0
0
0
0
0
0
1
0
1
0
1
0
1
1
0
0
0
0
1
1
1
1
0
1
0
1
0
1
0
0
0
0
1
0
1
1
0
1
0
0
1
1
0
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
0
1
0
1
0
0
1
0
0
0
1
1
1
0
1
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
1
1
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
1
0
1
0
0
1
1
0
1
0
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
0
1
0
0
0
0
1
0
1
0
1
0
1
1
0
1
0
1
1
1
1
0
1
1
0
1
0
1
1
0
1
1
0
0
1
1
0
0
0
1
0
1
0
1
1
0
0
1
0
1
0
1
1
1
1
0
0
1
1
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
1
1
0
0
1
0
1
0
0
1
1
0
0
1
1
1
1
1
0
0
0
1
0
0
0
0
1
0
1
Задача 6 Осуществить минимизацию логической функции (ФАЛ) Y (Х4, Х3, Х2, Х1), заданную таблицей истинности (табл. 8), с помощью карты Вейча и построить структурную схему логического устройства, используя базовые логические элементы И – НЕ. 8 Исходные данные для решения задачи 6 Входные переменные
Значение ФАЛ для соответствующего варианта
Х4 Х3 Х2 Х1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 0
0
0
0
1 0 1 1 0 1 0 1 0 1 0
1
1
0
0
0
0
1
1 1 1 0 1 1 1 1 0 0 1
1
0
1
0
0
1
0
1 0 1 1 0 0 1 0 1 1 0
1
1
1
0
0
1
1
0 1 0 0 1 0 0 1 0 1 1
1
1
1
0
1
0
0
1 0 0 1 0 1 0 0 1 1 1
0
1
0
0
1
0
1
0 1 0 0 0 1 1 1 0 1 1
1
0
1
0
1
1
0
1 0 1 0 0 0 0 0 1 0 1
0
1
0
0
1
1
1
1 0 1 1 1 1 1 0 1 0 0
0
0
1
1
0
0
0
0 0 1 1 1 0 0 1 0 0 1
0
1
0
1
0
0
1
0 0 1 0 0 1 0 1 0 1 1
1
0
0
1
0
1
0
1 0 1 1 1 1 1 0 0 0 0
1
0
1
1
0
1
1
1 1 0 1 1 0 1 1 0 1 1
0
1
0
1
1
0
0
0 1 0 0 0 1 0 0 0 1 0
0
0
1
1
1
0
1
1 0 1 0 1 1 0 1 1 0 1
0
0
0
1
1
1
0
0 1 0 1 1 0 1 0 0 0 0
0
1
1
1
1
1
1
0 1 0 0 0 0 1 1 1 0 0
1
0
0 Продолжение табл. 8
Входные переменные
Значение ФАЛ для соответствующего варианта
Х4 Х3 Х2 Х1 14 15 16 17 18 19 20 21 22 23 24 0
0
0
0
1
0
1
1
1
0
1
1
0
0
1
0
0
0
1
0
1
0
0
0
1
0
1
1
1
0
0
0
1
0
0
1
0
1
0
0
1
0
1
0
0
0
0
1
1
1
0
1
0
1
1
0
1
0
1
1
0
1
0
0
0
1
0
1
0
1
1
0
1
0
0
0
1
0
1
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
1
0
0
1
1
1
0
0
0
0
1
0
1
1
1
0
1
1
0
0
0
1
0
1
0
0
1
0
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
0
1
0
1
0
0
0
1
0
1
0
1
1
0
1
0
1
1
0
1
1
1
0
1
1
1
0
0
0
0
1
0
0
1
0
0
1
1
0
1
1
0
1
1
1
0
1
1
0
1
1
0
0
1
1
1
1
0
0
1
1
0
1
1
1
0
0
1
1
1
1
1
1
1
0
1
0
0
0
0
1
1
0
0
Задача 7 На вход последовательного четырехразрядного регистра (рис. 14) подается двоичное число Х (табл. 9). Какое число будет записано в регистр через шесть тактов, если в исходном состоянии регистр обнулен. Q1
Х
Т
Q4
Q3
Q2
Т
Т
Рис. 14 Четырехразрядный регистр 9 Исходные данные к задаче 7 № варианта
Число Х
0
1
2
3
4
5
6
7
8
9
1 0
1 1
1
0
1
0
1
1
0
1
0
1
0
1
1
1
0
1
0
0
1
1
1
0
1
0
1
0
1
1
1
1
0
1
0
1
0
1
0
1
0
0
0
0
1
0
1
0
1
0
0
0
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
0
0
1
0
0
1
0
0
1
0
0
0
0
1
0
1
0
0
1
№ варианта
Число Х
1 2
1 3
1 4
1 5
1 6
1 7
1 8
1 9
2 0
2 1
2 2
2 3
2 4
1
0
1
0
1
1
0
1
0
1
0
1
0
0
1
1
1
0
0
1
0
1
0
1
0
1
1
0
0
0
1
0
1
1
1
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
0
1
1
0
0
0
1
0
1
0
1
0
0
1
0
0
0
1
0
0
1
0
0
0
0
1
0
СПИСОК ЛИТЕРАТУРЫ 1 Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника. М.: Радио и связь, 1996. 768 с. 2 Манаев Е.И. Основы радиоэлектроники. М.: Радио и связь, 1990. 512 с. 3 Каяцкас А.А. Основы радиоэлектроники. М. Высшая школа, 1988. 464 с. 4 Цифровые интегральные микросхемы: Справочник / М.И. Богданович, И.Н. Грель, С.А. Дубинина и др. Минск: Беларусь, Полымя, 1996. 605 с. 5 Полупроводниковые приборы. Диоды, тиристоры, оптоэлектронные приборы: Справочник / Под ред. Н.Н. Горюнова. М.: Энергоатомиздат, 1984. 6 Головатенко–Абрамова Л.П., Лапидес А.М. Задачи по электронике. М.: Энергоатомиздат, 1992. 110 с.
