Схемотехника ЭВМ: Рабочая программа, методические указания к изучению дисциплины, задание на контрольную работу

Министерство образования и науки Российской Федерации Государственное образовательное учреждение высшего профессионального образования СЕВЕРО-ЗАПАДНЫЙ ГОСУДАРСТВЕННЫЙ ЗАОЧНЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ Кафедра компьютерных технологий и программного обеспечения

СХЕМОТЕХНИКА ЭВМ Методические указания к изучению дисциплины Задание на контрольную работу Рабочая программа

Факультет информатики и систем управления Направление и специальность подготовки дипломированного специалиста:

654600– информатика и вычислительная техника 220100 – вычислительные машины, комплексы, системы и сети Направление подготовки бакалавра: 552800 – информатика и вычислительная техника

Санкт-Петербург 2004

2

Утверждено редакционно-издательским советом университета УДК 681.3(07) СХЕМОТЕХНИКА ЭВМ: Рабочая программа, методические указания к изучению дисциплины, задание на контрольную работу. - СПб.: СЗТУ, 2004 г.- 37 Рабочая программа дисциплины разработана в соответствии с требованиями государственных образовательных стандартов высшего профессионального образования по направлению подготовки дипломированного специалиста 654600 (специальность 220100-вычислительные машины, комплексы, системы и сети) и направлению подготовки бакалавра 552800. Методический сборник содержит рабочую программу, методические указания к изучению дисциплины, тематический план лекций, перечень основной и дополнительной литературы, задание на контрольную работу и методические указания к её выполнению. В рабочей программе рассмотрены вопросы профессиональной работы в области схемотехники ЭВМ. В число тем, подлежащих изучению, включены: схемотехника основных логических элементов ЭВМ, схемотехника триггерных устройств, состязания сигналов в цифровых схемах, логические и эксплуатационные основы средних и больших интегральных схем, схемотехническая организация микропроцессоров, базовые матричные кристаллы для цифровых БИС, схемотехника запоминающих устройств, схемотехника периферийных устройств, основы проектирования схемотехники ЭВМ, перспективы развития схемотехники ЭВМ. Рассмотрено на заседании кафедры компьюторных технологий и программного обеспечения 25 сентября 2003 г.;одобрено методической комиссией факультета информатики и систем управления 20 октября 2003 г. Рецензенты : кафедра системотехники и ЭВМ (зав. кафедрой И.А. Бригаднов, д-р.физ-мат.наук., проф.); А.Н. Губин, канд.техн.наук., доц. (ЛинКомп «ЛТД»). Составители: Г.И. Анкудинов, д-р, техн.наук, проф.. И.Г. Анкудинов, канд.тенх.наук, доц., P.P. Хамидуллин, канд.техн.наук, проф. © Северо-Западный государственный заочный технический университет, 2004

3

ПРЕДИСЛОВИЕ - Цели и задачи изучения дисциплины: Дисциплина «Схемотехника ЭВМ» посвящена рассмотрению принципов построения и проектирования функциональных узлов ЭВМ и их практической реализации. Освоение материала требует знакомства с логическими операциями, двоичной системой счисления и действиями над двоичными числами, а также с принципами работы транзисторов и транзисторных переключательных каскадов. Современная база средств вычислительной техники базируется на микроэлектронике т.е. строится на единой элементной базе, определяемой различными по сложности микросхемами - от логических элементов, выполняющих простейшие операции, до сложнейших программируемых, содержащих тысячи логических элементов. Основными целями преподавания дисциплины являются: • ознакомление студентов с основными положениями микроэлектроники и ролью, которую предстоит сыграть микроэлектронике как одной из магистральных направлений вычислительной техники; • обеспечение базовой подготовки специалистов, необходимой для успешного изучения специальных дисциплин и последующей научнотехнической и организационно-методической деятельности, связанной с проведением научных исследований и оценкой эффективности разработанных предложений и их внедрением в производство.

4

- Задачи изучения дисциплины: Основными задачами изучения дисциплины являются следующие: • получение теоретических знаний и практических навыков по выполнению научных исследований в области вычислительной техники; • знание проблем, стоящих перед современной вычислительной техникой и основных направлений ее развития; • освоение особенностей схемотехники цифровых устройств, принципов функционирования базовых ячеек больших интегральных схем (БИС), основных технико-экономических характеристик БИС и перспектив развития микроэлектроники, как элементной базы вычислительных устройств; • умение использовать полученные знания для правильного выбора схемотехнических решений при разработке вычислительной техники, а также для задания технических требований на ее разработку.

- Связь с другими дисциплинами: Изучение данной дисциплины опирается на понятия и методы, излагаемые в общенаучных и общетехнических дисциплинах, таких как «Физика», «Высшая математика», «Электроника», «Электротехника». В свою очередь «Схемотехника ЭВМ» является базой для изучения и выполнения курсовых работ по таким дисциплинам как «Организация ЭВМ, комплексов и систем», «Микропроцессорные системы», «Периферийные устройства», «Сети ЭВМ и средства телекоммуникаций».

5

Основной формой изучения материала является самостоятельная работа над рекомендованной литературой. По основным вопросам программы читаются лекции. 1. СОДЕРЖАНИЕ ДИСЦИПЛИНЫ

Изучение дисциплины рассчитано на 200 часов учебных занятий, из которых 32 часа отводится на лекции, 24 часа на выполнение лабораторных работ, 4 часа на практические занятия, 140 часов предназначены для самостоятельной работы. Промежуточный контроль знаний проводится по результатам выполнения студентами лабораторных и контрольных работ, а также защите курсового проекта. 1.1. РАБОЧАЯ ПРОГРАММА (200 часов) ВВЕДЕНИЕ (4 часа) [4], c.5…15; [8], c.6…18; [9], 8…15 Задачи и содержание курса. Роль вычислительной техники в ускорении научно-технического прогресса. Логический базис, материалы, технология, конструктивное оформление, уровни интеграции. Заказные, полузаказные и универсальные, большие интегральные схемы (БИС) и сверхбольшие интегральные схемы (СБИС). Сверхскоростные интегральные микросхемы (ИМС).

6

Классификация ИМС. Электрические характеристики ИМС: передаточная, входная, выходная, и нагрузочная. Параметры ИМС и их связь с характеристиками. Определение запасов помехоустойчивости ИМС по семейству передаточных характеристик. Влияние температуры на основные параметры ИМС. Влияние статического электричества на параметры ИМС. ГОСТы и ЕСКД в схемотехнике ЭВМ.

1.1.1. СХЕМОТЕХНИКА ОСНОВНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ ЭВМ (14 часов) [1], c.263…286; [2], c.53…80; [3], c.663…669

Общие сведения. Инвертор (элемент - НЕ). Принцип работы. Конъюктор (элемент И). Принцип работы.

Дизъюнктор (элемент

ИЛИ). Принцип работы. Принципы построения схем И-НЕ, ИЛИ-НЕ, И-ИЛИ-НЕ и т.д. Базовый логический элемент диодно-транзисторной логики (ДТЛ, ДТЛШ). Основные статические и динамические параметры. Принцип работы. Базовые логические элементы транзисторно-транзисторной логики (ТТЛ и ТТЛШ). Основные статические и динамические параметры. Принцип работы. Базовые логические элементы эмиттерносвязанной логики (ЭСЛ). Основные статические и динамические параметры. Принцип работы. Базовый логический элемент с инжекционным питанием (И2Л). Статические и динамические характеристики. Принцип работы. Базовые логические элементы на n-МОП и КМОП-

7

транзисторах. Основные статические и динамические характеристики. Принцип работы. Сравнительный анализ основных характеристик, рассмотренных ИМС. Области применения, преимущества и недостатки. 1.1.2. СХЕМОТЕХНИКА ТРИГГЕРНЫХ УСТРОЙСТВ (16 часов) [1], c.302…307; [2], c.123…157; [4], c.101…117

Основные понятия. Классификация триггеров по логическому функционированию (RS, T, D, DV, JK, комбинированные, со сложной логикой) и по способу записи информации (асинхронные и синхронные), одноступенчатые и двухступенчатые. Синтез триггерных устройств. Критические и статические состязания сигналов в триггерных схемах.

1.1.3. СОСТЯЗАНИЯ СИГНАЛОВ В ЦИФРОВЫХ СХЕМАХ (8 часов) [4], c.15…22

Статический риск сбоя, динамический риск сбоя в комбинационных схемах. Критические состязания сигналов. Анализ цифровых схем на состязания. Устранение состязаний сигналов в комбинационных схемах. Способы синтеза цифровых схем, свободных от состязаний. Синхронные схемы. Неустойчивая работа синхронных схем.

8

1.1.4. ЛОГИЧЕСКИЕ И ЭКСПЛУАТАЦИОННЫЕ ОСНОВЫ СРЕДНИХ И БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ ( 18 часов) [1], c.417…480; [7], c.137…149, 150…167

Регистры. Классификация. Принципы работы. Основные этапы проектирования синхронных реверсивных сдвигающих регистров. Счетчики. Классификация. Принципы работы. Основные этапы проектирования синхронных реверсивных счётчиков. Проектирование комбинационных схем с использованием мультиплексоров. Принципы построения и логика работы логических схем, выполняющих функции дешифраторов, мультиплексоров, сумматоров, компараторов, преобразователей кодов. Схемотехника арифметико-логических устройств (АЛУ).

1.1.5. СХЕМОТЕХНИЧЕСКАЯ ОРГАНИЗАЦИЯ МИКРОПРОЦЕССОРОВ (16 часов) [4], c.249…299; [9], 211…213

Микропроцессоры. Классификация. Статические и динамические характеристики. Принципы построения типовых схем микропроцессорных систем. Особенности построения интегральных схем, обеспечивающих программный доступ микропроцессоров к внешним устройствам.

9

1.1.6. БАЗОВЫЕ МАТРИЧНЫЕ КРИСТАЛЛЫ (БMК) ДЛЯ ЦИФРОВЫХ БИС (10 часов) [3], 728…736; [4], c.380…391; [11], c.49…93, c.119…202, c.211…250

Классификация БМК. Быстродействие логических элементов на БМК. Схемно-конструктивные особенности построения БМК. Динамические и статические характеристики и параметры БМК. Схемотехника и конструкция БМК на основе n-МОП и КМОП-транзисторов.

1.1.7. СХЕМОТЕХНИКА ЗАПОМИНАЮЩИХ УСТРОЙСТВ (ЗУ) (10 часов) [3], c.693…710; [4], c.175…249

Классификация и основные параметры ЗУ. Схемотехника ячеек памяти статического и динамического типа. БИС постоянных, репрограммируемых и ассоциативных ЗУ. Перспективы развития БИС памяти. 1.1.8. СХЕМОТЕХНИКА ПЕРИФЕРИЙНЫХ УСТРОЙСТВ (4 часа) [4], c.299…357

Особенности и классификация схемотехники периферийных устройств. Усилители-формирователи, согласующие элементы, генераторы и преобразователи. Схемы интерфейсных БИС и контроллеров.

10

1.1.9. ОСНОВЫ ПРОЕКТИРОВАНИЯ СХЕМОТЕХНИКИ ЭВМ (10 часов) [10], c.231…257 Этапы и методы проектирования схемотехники ЭВМ. Основы интегрированной системы автоматизированного проектирования интегральной схемотехники. Подсистемы схемотехнического и конструкторского проектирования матричных БИС. 1.1.10. СХЕМОТЕХНИКА КОМБИНАЦИОННЫХ И ПОСЛЕДОВАТЕЛЬНЫХ УСТРОЙСТВ (10 часов) [5], 147…180; [6], c.6…48, 93…118, 165…187

Пороговые и мажоритарные элементы. Принципы построения комбинационных и последовательных схем на основе мультиплексоров, программируемых логических матриц и постоянных ЗУ.

1.1.11. ЦИФРО-АНАЛОГОВЫЕ (ЦАП) И АНАЛОГО-ЦИФРОВЫЕ (АЦП) (10 часов) [7], c.274…300 Классификация. Основные параметры АЦП и ЦАП. Коммутаторы. Компараторы. Применение ЦАП и АЦП в устройствах ввода и вывода. Схемы выборки и хранения.

11

1.1.12. ПЕРСПЕКТИВЫ РАЗВИТИЯ СХЕМОТЕХНИКИ ЭВМ (10 часов) [4], c.391…445

Схемы субнаносекундного диапазона. Быстродействующие логические элементы и ЗУ. Оптоэлектронная и квантооптическая схемотехника ЭВМ. 1.2. Тематический план лекций для студентов очно-заочной формы обучения (32 часа) Темы лекций

Объём, ч

1. Введение. Цель и задачи дисциплины. Базовые логические элементы (БЛЭ). Схемотехника БЛЭ типов: И-НЕ, ИЛИ-НЕ, 4

И-ИЛИ-НЕ и т.д. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2. Триггерные устройства. Проектирование триггерных устройств MS-структуры . . . . . . . . . . . . . . . . . . . . . . . .. . . . . . . .

4

3. Проектирование сдвигающих регистров и пересчётных схем . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

4

4. Классификация и основные параметры запоминающих устройств (ЗУ). Оперативные и постоянные ЗУ . . . . . . . . . . .

4

5. Схемотехника ЗУ статического и динамического типов. Программируемые логические матрицы . . . . . . . . . . . . . . . . . 6. Проектирование сложных комбинационных схем

с

использованием ИС средней и повышенной степени инте-

4

12

грации. Проектирование цифровых устройств на основе про-

4

граммируемых логических интегральных схем. . .. . . . . . 7. Цифро-аналоговые преобразователи (ЦАП) и аналогоцифровые преобразователи (АЦП). Применение ЦАП и АЦП в устройствах ввода и вывода . . . . . . . . . . . . . . . . . . . . . .

4

... 8. Микропроцессоры (МП). Основные принципы построения МП систем. Перспективные методы проектирования схем функциональных узлов ЭВМ . . . . . . . . . . . . . . . . . . . . . .

4

1.3. Темы практических занятий ( 4 часа) Темы практических занятий

Объем, ч

1. Проектирование триггерных устройств

2

2. Проектирование двоичных счетчиков

1

3. Проектирование сдвигающих регистров

1

1.4. Темы лабораторных работ (24 часа) Темы лабораторных работ 1. Исследование статических и динамических параметров базовых логических элементов 2. Исследование двоичного счётчика 3. Исследование сумматоров 4. Исследование синхронных триггерных устройств 5. Исследование десятичных дешифраторов 6. Исследование 8-канальных мультиплексоров 7. Исследование сдвигающих регистров 8. Исследование постоянных запоминающих устройств

Объём,ч 3 3 3 3 3 3 3 3

13

2. ЛИТЕРАТУРА Основная 1.

Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства:

Учебн. пособие для втузов.- СПб.: Политехника, 1996.- 885с.: ил. 2.

Новиков Ю.В. Основы цифровой схемотехники: Базовые эле-

менты и схемы: Методы проектирования.-М.: Мир, 2001.- 379 с.,ил. 3.

Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Пол-

ный курс): Учебник для вузов / Ю.Ф. Опадчий, О.П. Глудкин, А.И. Гуров; Под ред. О.П. Глудкина.-М.: Горячая Линия – Телеком, 2002.-768 с.: ил. 4. Угрюмов Е.П. Цифровая схемотехника. – СПб.:БХВ – СанктПетербург,2000.-528 с.: ил. 5. Бибило

П.И. Синтез логических схем с использованием языка

VHDL – М.: СОЛОН-Р, 2002.- 384 с.: ил. 6. Соловьев В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем.- М.: Горячая линияТелеком, 2001.-636 с.: ил. 7. Прянишников В.А. Электроника: Курс лекций.-2-е изд. исп. и доп.- СПб.: КОРОНА принт, 2000.- 416 с.: ил. Дополнительная 8. Соломатин Н.М. Логические элементы ЭВМ.-М.:Высш.шк.,1987.144с.:ил.

14

9. Аваев Н.А. и др. Основы микроэлектроники: Учебное пособие для вузов.- М.: Радио и связь, 1991.- 288 с.: ил. 10.

Солонина А.И., Улахович Д.А., Яковлев Л.А. Цифровые про-

цессоры сигналов фирмы Motorola.- СПб.: БХВ-Петербург, 2000. – 512 с.: ил. 11.

Куприянов М.С., Матюшкин Б.Д. Цифровая обработка сиг-

налов. – СПб.: Политехника, 1998. – 220 с. 4.

МЕТОДИЧЕСКИЕ УКАЗАНИЯ К ИЗУЧЕНИЮ ДИСЦИПЛИНЫ ВВЕДЕНИЕ

Вычислительная техника играет важнейшую роль в ускорении научно-технического прогресса. Элементная база является основой построения и развития вычислительной техники, поэтому особое внимание следует уделить интегральной микроэлектронике, а, именно, интегральным микросхемам различной степени интеграции, определению их параметров по передаточным характеристикам, а также зависимости этих параметров ИМС от условий эксплуатации в составе ЭВМ. Необходимо уяснить принципы, положенные в основу классификации ИМС. Вопросы для самопроверки 1. Что такое передаточная характеристика ИМС? 2. Как определить параметры ИМС по семейству передаточных характеристик? 3. Перечислите основные характеристики ИМС.

15

4. Как определить положение рабочих точек и запасов помехоустойчивости на передаточной характеристике ИМС? 5. Как влияет температура на основные параметры ИМС? 6. Как влияет статическое электричество на параметры ИМС? 3.1. СХЕМОТЕХНИКА ОСНОВНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

В настоящее время основными базовыми элементами ЭВМ являются ТТЛ (ТТЛШ), ЭЛС, И2Л, сверхскоростные ИМС на МЕП транзисторах, а также ИМС на n-МОП и КМОП транзисторах. При изучении данной темы следует обратить внимание не только на количественную, но и на качественную сторону процессов, происходящих при работе перечисленных типов логических схем. Рассматривая схемы на МОП транзисторах, необходимо уяснить основы работы МОП транзистора в ключевом режиме, а также особенности функционирования инверторов с нелинейным и квазилинейным сопротивлениями нагрузки. Особое внимание следует обратить на реализацию логических схем с использованием КМОП транзисторов, сравнить потребляемую мощность, быстродействие и помехоустойчивость с ранее рассмотренными схемами на биполярных и униполярных транзисторах.

16

Вопросы для самопроверки 1. Какую функцию выполняют эмиттерные повторители в схемах ЭСЛ? 2. Поясните работу схемы ТТЛ. В чем её отличие от схемы ТТЛШ? 3. Поясните особенности функционирования И2Л

схемы, выпол-

няющей логическую функцию ИЛ И-НЕ. 4. Поясните работу сверхскоростной ИМС на МЕП транзисторах 5. Поясните особенности функционирования логического элемента на n-МОП транзисторах 6. Поясните особенности функционирования логического элемента на КМОП транзисторах. 3.2. СХЕМОТЕХНИКА ТРИГГЕРНЫХ УСТРОЙСТВ.

Основное внимание при изучении данного раздела должно быть уделено основам логического проектирования триггерных устройств и составлению таблицы его внешних переходов, которая является наиболее ответственным этапом синтеза триггерных схем, поэтому изучение вопросов, касающихся её составления, требует особой внимательности. Кроме того, необходимо усвоить словарную форму описания триггерных устройств, что в дальнейшем позволит формализовать процесс синтеза субсистем.

17

Вопросы для самопроверки 1. Перечислите основные этапы синтеза триггерных устройств. 2. Как устраняются критические и статические состязания сигналов в триггерных схемах? 3. В какой форме задаются функции внешних переходов триггерных устройств? 4. Какие комбинации входных сигналов триггерных устройств называются запрещенными? 5. Как составить описание работы триггерного устройства в терминах типов переходов его выходного сигнала? 5.

Почему возникает необходимость в построении двухступенча-

тых триггерных устройств? 3.3. СОСТЯЗАНИЯ СИГНАЛОВ В ЦИФРОВЫХ СХЕМАХ При изучении данного раздела необходимо чётко себе представлять, что такое статический и динамический риск сбоя в комбинационных схемах, уметь анализировать цифровые схемы на состязания, а также устранять состязания сигналов в комбинационных схемах. Следует обратить внимание на способы синтеза цифровых схем, свободных от состязаний. Вопросы для самопроверки 1. В чем заключается сущность критических состязаний сигналов? 2. В чем отличие динамического риска от статического? 3. Каким образом устраняются статические состязания сигналов? 4. Каким образом устраняются критические состязания сигналов?

18

3.4. ЛОГИЧЕСКИЕ И ЭКСПЛУАТАЦИОННЫЕ ОСНОВЫ СРЕДНИХ И БОЛЬШИХ ИНТЕГРАЛЬНЫХ СХЕМ

Основным содержанием этого раздела являются вопросы синтеза узловых схем цифровых вычислительных устройств. Необходимо уяснить основные этапы проектирования и принципы работы синхронных реверсивных сдвигающих регистров; основные этапы проектирования и принципы работы синхронных реверсивных счётчиков; уметь проектировать комбинационные схемы с использованием мультиплексоров. Следует обратить внимание на принципы построения и логику работы логических схем, выполняющих функции дешифраторов, мультиплексоров, компараторов, сумматоров, преобразователей кодов, а также на схемотехнику арифметико-логических устройств (АЛУ). Вопросы для самопроверки 1. Какое свойство счётчика характеризует его коэффициент пересчёта? 2. Каким образом формируется выходной сигнал мультиплексора? 3. Как связаны между собой количество разрядов счётчика и его коэффициент пересчёта? 4. Почему описание работы синхронного сдвигающего регистра можно свести к описанию работы одного разряда регистра? 5. В каком функциональном узле сохраняются результаты арифметических и логических операций, выполняемых АЛУ?

19

3.5. СХЕМОТЕХНИЧЕСКАЯ ОРГАНИЗАЦИЯ МИКРОПРОЦЕССОРОВ

При изучении этого раздела курса следует обратить особое внимание на основные принципы построения типовых схем микропроцессорных систем, а также на принципы построения интерфейсных схем, которые обеспечивают программный доступ микропроцессоров к внешним устройствам. Вопросы для самопроверки 1. Чем определяется логика функционирования микропроцессора? 2. Как может быть организовано взаимодействие микропроцессора с внешними устройствами? 3. Какие системы обработки сигналов прерывания в микропроцессорных системах Вы знаете? 4. Какие сигналы необходимы для организации взаимодействия микропроцессора с внешними устройствами (например, с оперативным запоминающим устройством).

20

3.6. БАЗОВЫЕ МАТРИЧНЫЕ КРИСТАЛЛЫ (БМК) ДЛЯ ЦИФРОВЫХ БИС

В данном разделе необходимо понять особенности построения базовых матричных кристаллов; изучить их динамические и статические характеристики. Знать преимущества и недостатки схемотехники БМК на биполярных и

n-МОП-транзисторах. Следует обратить внимание

на библиотеку типовых функциональных элементов БМК.

Вопросы для самопроверки 1.Как классифицируются БМК? 2.Каково быстродействие логических элементов на БМК? 3.Перечислите основные статические и динамические характеристики БМК. 4.Как проектируют схемы БИС на БМК с использованием библиотеки схемных решений? 5. Что входит в топологическую ячейку БМК?

3.7. СХЕМОТЕХНИКА ЗАПОМИНАЮЩИХ УСТРОЙСТВ

На всех этапах развития вычислительной техники устройства памяти определяют эффективность использования технических и программных средств ЭВМ. Это обстоятельство подчеркивает необходимость как по-

21

вышения быстродействия и информационной емкости запоминающих устройств, так и снижение их стоимости. При изучении темы необходимо уяснить схемотехнику ячеек памяти статического и динамического типа. Обратить внимание на особенности построения и функциональное назначение БИС постоянных, репрограммируемых запоминающих устройств, а также на перспективы развития БИС памяти. Вопросы для самопроверки 1. Какими параметрами характеризуются запоминающие устройства? 2. Дайте классификацию запоминающих устройств. 3. Назовите основные отличия динамических оперативных запоминающих устройств от статических. 4. Каково функциональное назначение постоянных запоминающих устройств ? 5. Каким образом осуществляется взаимодействие микропроцессора с блоками оперативных запоминающих устройств? 6. Какие перспективы развития БИС памяти Вы знаете? 3.8. СХЕМОТЕХНИКА ПЕРИФЕРИЙНЫХ УСТРОЙСТВ

При изучении данной темы следует обратить внимание на основные особенности элементов внешних устройств, которые заключаются в том, что элементы, применяемые в конкретном внешнем устройстве, обычно специфичны именно для этого устройства, так как их структура

22

и выполняемые ими функции в значительной степени зависят от назначения конкретного внешнего устройства. Необходимо знать особенности схемотехники таких периферийных устройств, как усилители-формирователи, согласующие элементы, генераторы и преобразователи. Вопросы для самопроверки 1. Назовите основные группы специализированных схем периферийных устройств. 2. Каково функциональное назначение усилителя-формирователя? 3. За счёт чего обеспечивается высокая плотность записи информации на оптические носители? 4. Какие схемы интерфейсных БИС и контроллеров Вы знаете? 3.9. ОСНОВЫ ПРОЕКТИРОВАНИЯ СХЕМОТЕХНИКИ ЭВМ

При изучении данного раздела дисциплины необходимо уяснить цели проектирования, заключающиеся в определении структуры и параметров схемы, которые обеспечивают функционирование проектируемой схемы с заданными показателями качества. При этом важным является умение выбрать наиболее приемлемые критерии при проектировании оптимальных схем и эффективно использовать ЭВМ на всех этапах проектирования цифровых схем.

23

Вопросы для самопроверки 1. Почему возникла необходимость в автоматизированном проектировании элементов и узлов ЭВМ? 2. Перечислите этапы и методы проектирования схемотехники ЭВМ. 3. Каковы особенности ИМС, которые необходимо учитывать при проектировании элементов и узлов ЭВМ? 3.10. СХЕМОТЕХНИКА КОМБИНАЦИОННЫХ И ПОСЛЕДОВАТЕЛЬНЫХ УСТРОЙСТВ Мажоритарные и пороговые элементы получили распространение при построении высоконадёжных систем, где они выполняют функции восстановления искажённой информации. При изучении этой темы необходимо обратить внимание на логику работы пороговых и мажоритарных элементов. Вопросы для самопроверки 1. Что из себя представляет структурная схема порогового элемента? 2. В чём сущность выполнения операции мажоритарности? 3. Что такое пороговые функции? 4. Какие элементы используются в последовательных схемах для запоминания состояний схемы? 5. Для реализации каких схем используются логические программируемые матрицы?

24

6. На какие входы мультиплексора подаются входные сигналя при реализации комбинационных схем? 3.11. ЦИФРО-АНАЛОГОВЫЕ (ЦАП) И АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ (АЦП)

При изучении этого раздела необходимо обратить внимание на классификацию и основные параметры АЦП и ЦАП, а также их применение в устройствах ввода и вывода. Вопросы для самопроверки 1. Как связана разрешающая способность АЦП с диапазоном изменения входного сигнала и количеством разрядов в выходном сигнале? 2. Как определяется динамическая погрешность АЦП? 3. Сколько компараторов необходимо для преобразования аналоговой величины в трёхразрядное слово с использованием параллельного метода ( с использованием последовательного метода)? 4. Приведите классификацию АЦП по методам формирования выходного сигнала. 5. Почему при решении задач цифро-аналогового преобразования часто используют смешанный код чисел? 6. Назовите основные функциональные узлы ЦАП. 6. Как реализуются источники опорного напряжения в ЦАП?

25

3.12. ПЕРСПЕКТИВЫ РАЗВИТИЯ СХЕМОТЕХНИКИ ЭВМ

При рассмотрении этого вопроса нужно учитывать, что при создании перспективных ЭВМ главная роль принадлежит интегральной микроэлектронике, о широких возможностях которой свидетельствуют достижения технологии производства полупроводниковых СБИС субнаносекундного диапазона. Другой путь всестороннего решения вопроса создания перспективных ЭВМ заключается в использовании новых физико-химических эффектов и построении на их основе устройств функциональной микроэлектроники. Среди эффектов наибольший интерес представляют Джозефсоновские устройства обработки сигналов, оптические дисковые запоминающие устройства, устройства на поверхностных акустических волнах и биомолекулярные микросхемы. Вопросы для самопроверки 1. Чем обусловлена высокая помехозащищенность оптоэлектронных устройств? 2. Как кодируются логический 0 и логическая 1 в квантооптических элементах?

26

Таблица 1 Варианты и исходные данные для расчета логического элемента КМДП Параметры

Предпоследняя цифра шрифта 0, 4, 5

1, 6

2, 7

3, 8,9

3

5

3

5

Напряжение питания Uип,В Тип схемы

ИНВЕРТОР

ИЛИ-НЕ

И-НЕ

И-НЕ

Температура окружающей среды, o

С

20

20

20

20

4

5

3

4

Коэффициент объединения по входу Коб

Таблица 2 Параметры

Последняя цифра шифра 0

1

2

3

4

5

6

7

8

9

Коэффициент разветвления Краз

10

20

20

15

25

15

25

10

15

20

5

10

15

8

12

8

12

5

8

15

20

10

15

10

15

20

5

20

10

5

Ёмкость нагрузки, Сн, пФ Частота

повто-

рения входных сигналов, fп, М Гц Напряжение логического U0,В

«0» 0

0

0

0

0

0

0

0

0

0

27 U1, напряжение логической «1» ,В

4

5

4

5

4

4

5

4

5

5

Напряжение порога переключения транзистора

n-

типа U пор n,В

1,5

1,6

1,8

-1,5

-1,5

-1,5

0,3

0,2

2

2,2

2,4

2,3

2,4

1,5

2

-1,5

-1,5

-1,5

-1,5

-1,5

-1,5

-1,5

0,35 0,3

0,3

0,3

0,35

0,2

0,3

0,3

035

0,2

0,2

0,2

0,2

0,2

0,2

0,2

0,2

Напряжение порога переключения транзистора p- типа U пор,р В Удельная

кру-

тизна транзисторов n-типа Кn,мА/В2 Удельная

кру-

тизна транзисторов р-типа, Кp,mA/B2

0,2

4. 1. МЕТОДИКА РАСЧЕТА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ НА КМДП – ТРАНЗИСТОРНЫХ СТРУКТУРАХ При рассмотрении методики расчета логических элементов используется принципиальная электрическая схема инвертора (рис.1) и переходной процесс, изображенный на рис.2. Исходные данные для расчета даны в табл. 1 и 2.

28

Рис. 1

Рис. 2 4.1.1. РАСЧЁТ ИНВЕРТОРА 4.1.1.1. Расчёт статических параметров Оценку статических параметров необходимо проводить по следующим формулам: 1. Проверяем условие нормальной работы схемы

29

⏐Uпор. p⏐ + Uпор.n < Uип (если условие не соблюдается, то следует выбрать другое ближайшее по номиналу Uип). 2. Напряжение логического перепада Uл = U1 - U0 3. Напряжение порога переключения Vп = -[ √Kn Uпор n + √Kp( Uип + Uпор р. ] / ( √Kn + √Kp) 4. Запас помехоустойчивости по уровню «0» U+п = Vп 5. Запас помехоустойчивости по уровню «1» -

U п=Uип - Vп 6. Ширина зоны неопределенности Vп ≈ 0,1 B 7. Токи, потребляемые логическим элементом в состоянии «0» и «1», в статическом режиме, соответственно равны Iп0=Iп1=0 8. Мощность потребляемая логическим элементом в статическом режиме Рст.= Uст*Iст = Pст = 0 Вт, 9. Принимаем входное сопротивление элемента для состояния «0» и «1» на входе Rвх= 108 ...1010 Ом 10. Принимаем выходное сопротивление элемента для состояния «0» и «1» на выходе Rвых=105 ...106 Ом

30

4.1.1.2. Расчет динамических параметров 11. Определение общей паразитной ёмкости на выходе схемы для следующих значений составляющих емкостей: Сз-к n и Сз-к p = 0,5 пФ - ёмкости затвор-канал транзисторов VТ2, VT1 с каналами n и p типов, соответственно; Сз-с n и С з-с p = 0,5 пФ - ёмкости затвор-сток транзисторов VТ2 , VT1с каналами n и p типов, соответственно; См = 1,5 пФ - паразитная емкость межэлементных соединений; Сз-и n и С з-и p = 0,5 пФ - ёмкости затвор-исток транзисторов VT2,VТ1 с каналами n и р-типов, соответственно; Сн - емкость нагрузки. Сп = Сз-к n+ Сз-с n + Сз-и p + См + Сн 13.Определяем время перехода из состояния «1» в состояние «0», т.е. время включения t1,0= 0,8 Cп Uип / Kn ΔU2пор, где ΔUпор = Uип - Uпор n -⏐Uпор p⏐ 14.Определяем время задержки распространения при включении t1,0 зд.р=tn(Uип -Vп)/(Uип-Uпор n), где

tn = 2Cп / Kn (Uип - Uпор n) 15. Определяем время перехода из состояния «0» в состояние «1», т.е. время выключения t0,1 = 0,8 Cп Uип / Kp ΔU2пор

31

16. Определяем время задержки распространения при выключении t0,1зд.р = tp Vп / (Uип - Uпор p), где

tp = 2 Cп /[Kp (Uип - |Uпор p| ] 17.Определяем среднее время задержки распространения

tзд.р.ср = ( t1,0зд.р + t0,1зд.р )/2 18. Определяем мощность потребления элемента в динамическом режиме при заданной

fп

Рдин =fп Cп U2ип, где

fп =1/Тпер - рабочая частота переключения.

4.1.2. РАСЧЁТ ЭЛЕМЕНТА ИЛИ-НЕ (рис. 3) 4.1.2.1. Расчёт статических параметров Оценка статических параметров элемента ИЛИ-НЕ проводится в следующем порядке: 1.

Для элемента ИЛИ-НЕ первый пункт расчета соответствует первому пункту расчета инвертора.

32

Рис. 3 2. При определении статических и динамических параметров и характеристик логических элементов ИЛИ-НЕ и И-НЕ на КМДПтранзисторах заменяют группы транзисторов в проводящем состоянии одним эквивалентным транзистором с удельной крутизной Кэкв, определяемой соотношениями: -для последовательно включенных транзисторов Кэкв = К/m -для параллельных транзисторов Кэкв = Km, где m,К - соответственно количество проводящих транзисторов и их удельная крутизна; Кэкв - эквивалентная крутизна транзисторов с каналами n и р –типов.

33

Транзисторы VТ1 и VТ2 - транзисторы с каналами n-типа; транзисторы VТ3 и VТ4 с каналами р-типа. 3. Напряжение порога переключения определяют по пункту 2 (расчет инвертора), заменяя Кn= Кэкв.n и Кр= Кэкв.р. 4. Все остальные пункты расчета инвертора (3...9) сохраняются и для расчета логического элемента ИЛИ-НЕ. 4.1.2.2. Расчет динамических параметров 5. Определение общей паразитной емкости Сп на выходе элемента ИЛИ-НЕ необходимо проводить согласно пункту 11 расчета инвертора, принимая во внимание, что значение паразитной емкости затвор-канал и затвор-сток вычисляется по формулам Сз-к n = Коб.Сз-к n ; Сз-с n =2 Коб.Сз-с n; Cз-и p = Kоб. Сз-и p, При расчете динамических параметров логических элементов 2ИЛИНЕ и 2И-НЕ принять значение паразитной емкости Сп= 15 пФ. 6. Определение времени включения и выключения логического элемента производится с учетом ранее вычисленных значений удельной эквивалентной крутизны транзисторов и общей их паразитной ёмкости согласно пунктам 13-16 расчета инвертора. 7. Средняя задержка распространения определяется согласно пункту 17 расчета инвертора. 8. Динамическая мощность элемента ИЛИ-НЕ Рдин определяется согласно пункта 18 расчета инвертора.

34

4.1.3. РАСЧЁТ ЭЛЕМЕНТА И-НЕ (рис.4) 4.1.3.1.Расчет статических параметров Оценка статических параметров логического элемента И-НЕ производится следующим образом: 1. Напряжение логического перепада определяется согласно пункту 1 расчета инвертора. 2. Удельная эквивалентная крутизна транзисторов определяется по пункту 2 расчета логического элемента ИЛИ-НЕ. 3. Напряжение порога переключения

определяется по формуле

пункта 2 расчета инвертора с учётом того, что Кn= Кэкв.n и Кр=Кэкв.р. 4. Расчёт остальных статических параметров элемента И-НЕ аналогичен расчету инвертора по пунктам 3...9.

35

Рис.4

4.1.3.2. Расчет динамических параметров 5. Значение паразитной ёмкости Сп на выходе элемента 2И-НЕ принять равной 15 пФ согласно пункта 5 расчета динамических параметров элемента 2ИЛИ-НЕ. 5. Определение остальных динамических параметров элемента И-НЕ осуществляется согласно пунктов 13...18 расчета динамических параметров инвертора, с учетом вычисленных значений удельной эквивалентной крутизны транзисторов .

36

Содержание Предисловие. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3 1.

Содержание дисциплины . . . . . . . . . . . . . . . . . . . . . . . 5

1.1.

Рабочая программа. . . . . . . . . . . . . . . . . . . . . . . . . . . . .5

1.2.

Тематический план лекций. . . . . . . . . . … . . . . . . . . 11

1.3.

Темы практических занятий . . . . . . . . . . . . . . . . . . . .12

1.4.Темы лабораторных работ . . . .. .. . . . . .. . . . . . . . . . . . 12 2. Литература . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 3. Методические указания к изучению дисциплины . . . . 14 4. Задание на контрольную работу и методические указания к её выполнению . . . . . . . . . . . . . . . . . . . . . 26