Разработка формирователя сигналов: Методические указания к контрольной работе по дисциплине ''Вычислительная техника и информационные технологии''

Госкомитет России по связи и информатизации ПОВОЛЖСКАЯ ГОСУДАРСТВЕННАЯ АКАДЕМИЯ ТЕЛЕКОММУНИКАЦИЙ И ИНФОРМАТИКИ

МЕТОДИЧЕСКИЕ УКАЗАНИЯ

к контрольной работе по дисциплине "ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА И ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ"

"РАЗРАБОТКА ФОРМИРОВАТЕЛЯ СИГНАЛОВ" Для студентов специальностей 200900, 201000, 201100 заочного факультета ускоренной подготовки

Авторы-составители:

ГОРЧАКОВА М. А., к.т.н., доцент КУЛЯС О. Л., к.т.н., доцент БЕДНЯК С. Г., ст. преподаватель

Самара 2004

СОДЕРЖАНИЕ Стр. ВВЕДЕНИЕ …………………………………………………………… 3 Рекомендуемая литература …………………………………………… 3 1. ЗАДАНИЕ НА ВЫПОЛНЕНИЕ КОНТРОЛЬНОЙ РАБОТЫ…….. 4 2. ПРОЕКТИРОВАНИЕ ФОРМИРОВАТЕЛЯ СИГНАЛОВ НА ЖЕСТКОЙ ЛОГИКЕ …………………………………………….. 7 2.1. Определение цифровых последовательностей на входах ЦАП…. 8 2.2. Синтез преобразователя кода……………………………………… 9 2.3.Синтез счётчика импульсов ………………………………………. 10 2.4. Выбор схемы и расчет генератора тактовых импульсов ………. 13 2.5. Выбор схемы ЦАП ………………………………………………... 14 2.6. Составление полной принципиальной схемы формирователя … 16 3. ОФОРМЛЕНИЕ КОНТРОЛЬНОЙ РАБОТЫ ……………………… 16

3 ВВЕДЕНИЕ Методическая разработка предназначена для использования в качестве пособия при выполнении контрольной работы на заочном факультете ускоренной подготовки телекоммуникационных специальностей. Контрольная работа посвящена проектированию формирователя цифровых и аналоговых сигналов сложной формы на "жесткой логике" и позволяет студентам применить теоретические знания для решения задач синтеза цифровых устройств.

РЕКОМЕНДУЕМАЯ ЛИТЕРАТУРА 1.

Цифровая и вычислительная техника: Учебник для вузов/ Э. В. Евреинов, Ю.Т. Бутыльский, И. А. Мамзелев и др.; под ред. Э.В. Евреинова. –М.: Радио и связь, 1991. – 464 с. 2. Микропроцессорный комплект К1810: Структура, программирование, применение: Справочная книга/ Ю.М. Казаринов, В. Н. Номоконов, Г.С. Подклетнов и др.; под ред. Ю. М. Казаринова. – М.: Высш. Школа, 1990.- 269 с. 3. Григорьев В. Л. Программирование однокристальных микропроцессоров. – М.: Энергоатомиздат, 1987. – 288 с. 4. Шило В.Л. Популярные цифровые микросхемы: справочник. - М.: Металлургия, 1988. - 352 с. 5. Пухальский Г.И., Новосельцева Т.Я. Проектирование дискретных устройств на интегральных микросхемах: справочник. - М.: Радио и связь, 1990. -304 с. 6. Федорков Б.Г., Телец В.А., Дегтяренко В.П. Микроэлектронные цифроаналоговые и аналого-цифровые преобразователи. - М.: Радио и связь, 1984. 120 с. 7. Федорков Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение. - М.: Энергоатомиздат, 1990. -320 с. под 8. Цифровые и аналоговые интегральные микросхемы: справочник/ редакцией С.В. Якубовского. - М., Радио и связь, 1990. - 496 с. 9. Белецкий Я. Турбо Ассемблер: версия 2.0: Учебное пособие для студентов вузов. – М.: Машиностроение, 1994, - 160 с. 10. Новиков Ю. В., Калашников О. А., Гуляев С. Э. Разработка устройств сопряжения для персонального компьютера IBM PC. Под общей редакцией Ю.В. Новикова. Практ. пособие. – М.: ЭКОМ., 1998. – 224 с. 11. Методические указания к лабораторным работам по курсу цифровая и вычислительная техника. Часть 1. - Самара, ПИИРС, 1992. - 66 с.

4 1. ЗАДАНИЕ НА ВЫПОЛНЕНИЕ

КОНТРОЛЬНОЙ РАБОТЫ

Необходимо разработать формирователь двух сигналов: периодического цифрового четырехразрядного сигнала M(i) = Q4Q3Q2Q1, имитирующего работу четырехразрядного двоичного счетчика с заданным модулем счета, и периодического аналогового напряжения сложной формы U(t), используя аппаратный и программно-аппаратный способ реализации. Обобщенная структурная схема формирователя, реализованного аппаратным способом на «жесткой логике», представлена на рис. 1.1. Q 4Q 3Q 2Q 1

CT ГТИ

Tc

ПК

Y1 Y2 Y3

Ц АП

U (t)

Y4 Y5 Y6 Y7 Y8

X1

X2

Рис.1.1. Обобщенная структура формирователя сигналов Устройство состоит из генератора тактовых импульсов (ГТИ), счетчика импульсов (СТ), преобразователя кодов (ПК) и цифро-аналогового преобразователя (ЦАП). Формирователь сигналов работает следующим образом: импульсы с выхода генератора с периодом следования Тс поступают на 4-х разрядный счетчик, который с каждым импульсом изменяет свое состояние на единицу. На выходах счетчика формируются заданные последовательности четырехразрядных сигналов Q4Q3Q2Q1. Затем, с помощью преобразователя кодов, эти последовательности преобразуются в восьмиразрядные последовательности сигналов Y8Y7Y6Y5Y4Y3Y2Y1, которые управляют работой ЦАП. С выхода ЦАП снимается пропорциональное входным восьмиразрядным последовательностям аналоговое напряжение заданной величины и формы U(t), например такое, как на рис.1.2. Дополнительные входы счетчика предназначены: X1- для установки начального состояния счетчика. При активном уровне Х1 на

5 выходах формирователя должны появиться сигналы, соответствующие M(i) = M(0) и U(i) = U(0); X2 - для принудительной остановки работы. При активном уровне Х2 формирователь должен приостановить работу до получения дальнейших инструкций. U (t )

U (5) U (4)

2

U (3)

U (6)

U (2)

1

U (1)

U (7)

0

t

9 10

U (0)

1 2 3 4 5 6 7 8

0 1 2 3 4 5 6 7 8

U (8)

-1

9 10

0 1 2 3 4 5 6

U (9)

-2 U (10)

Рис.1. 2. Напряжение на выходе ЦАП Для выбора варианта задания необходимо рассчитать трехразрядный код варианта АВС, а затем по таблицам 1.1, 1.2 и 1.3 произвести выбор исходных технических данных на проектирование устройства. Значение буквы А (последняя цифра номера зачетной книжки) - определяет период повторения К формируемых сигналов и порядок смены кода счетчика М(i) в соответствии с табл.1.1, в которой i - порядковый номер выдаваемой кодовой комбинации. Табл. 1.1. Варианты задания разряда А П о р я д о к с л е д о в а н и я M ( i) A 0 1 2 3 4 5 6 7 8 9

K 1 1 1 2 1 0 9 1 2 1 1 1 0 9 1 2 1 1

i= 0

i= 1

i= 2

i= 3

i= 4

i= 5

i= 6

i= 7

i= 8

i= 9

i= 1 0

i= 1 1

2 8 4 4 1 3 9 1 0 1 4 1 1

3 7 5 3 1 2 8 1 1 1 5 0 2

4 6 6 2 1 1 7 1 2 0 1 5 3

5 5 7 1 1 0 6 1 3 1 1 4 4

6 4 8 0 9 5 1 4 2 1 3 5

7 3 9 1 5 8 4 1 5 3 1 2 6

8 2 1 0 1 4 7 3 0 4 1 1 7

9 1 1 1 1 3 6 2 1 5 1 0 8

1 0 0 1 2 1 2 5 1 2 6 9 9

1 1 1 5 1 3

1 2 1 4

1 3

4 0 3

3 1 5

2

8 1 0

7 1 1

6

Кроме этого значения А определяют логический базис для проектируемого устройства и активные уровни сигналов Х1 и Х2: для четных значений А - базис И-НЕ, активные уровни Х1 и Х2 - "0"; для нечетных значений А - базис ИЛИ-НЕ, активные уровни Х1 и Х2 - "1".

6 Формируемый четырехразрядный код Q4Q3Q2Q1 определяется значениями М(i) с помощью выражения М(i) = 23* Q4 +22*Q3+21*Q2+20*Q1, т.е. он является двоичным эквивалентом кода счетчика. Например: для A = 0; Период повторения формируемых сигналов К = 11. Начальное значение кода счетчика М(0) = 2. Конечное значение кода счетчика М(10) = 12. С увеличением i значение кода M(i) увеличивается. Таким образом, первый из формируемых сигналов имитирует суммирующий счетчик с коэффициентом счета K=11(10). Определяем, формируемые четырехразрядные кодовые комбинации: M(0) = 2 = 23 *0 + 22 *0 + 21 *1 + 20 *0;

Q4Q3Q2Q1 = 0010;

Q4Q3Q2Q1 = 0011; M(1) = 3 = 23 *0 + 22 *0 + 21 *1 + 20 *1; --------------------------------------------Q4Q3Q2Q1 = 1100; M(10) = 12 = 23 *1 + 22 *1 + 21 *0 + 20 *0; Значение буквы В (сумма последней и предпоследней цифр зачетной книжки с отбрасыванием разряда десятков) - определяет величину формируемого ступенчатого аналогового напряжения на выходе ЦАП в соответствии с табл.1.2. Значения задаются в k равноотстоящих точках периода U(i), где i= 0,1,...,k-1, а между точками напряжение U(t) постоянно и определяется: U(t) = U(i), ti =< t < ti+1 где ti - момент переключения кода счетчика в i-тое состояние (см. рис. 1.2). Табл.1.2. Варианты задания разряда В Напряжение U(i) для различных состояний , В

B U(0)

0 1 2 3 4 5 6 7 8 9

0 -1 2 2 3 -3 4 1,5 0 1,5

U(1)

U(2)

0,5 1 -2 -3 1,5 1 2 2 -1 3 -1,5 0 3,5 2 3 4,5 -1 -2 -1,5 -2

U(3)

U(4)

1,5 2 -4 -3,5 0,5 0 0 -1 -1 0 -1,5 2 1,5 0 4,5 3,5 -2,5 -3 -3 1

U(5)

U(6)

2,5 1,5 -3 -2,5 3 2,5 -2 -2 0 0 2 2 0 1,5 2,5 2 -4 -4,5 1,5 2

U(7)

U(8)

U(9)

0,5 -0,5 -1,5 -2 -1,5 -1 2 1,5 1 -2 0 1 0,5 1 -1,5 1,5 0 -1,5 2 2 2,5 1,5 -1,5 -2 -2 -2 -1 2,5 3 2

U(10) U(11)

-2,5 -0,5 0,5 2 -3 -3 3 -2,5 -0,5 1,5

-2 0 0 2 -3,5 -3,5 4 -3 -0,5 0,5

Значение буквы С (целая часть результата деления последней цифры зачетной книжки на 2) - задает длительность одной ступеньки аналогового напряже-

7 ния Тс, а также минимальное Umin и максимальное Umax напряжения на выходе ЦАП, в соответствии с таблицей 1.3. Табл.1.3. Варианты заданий разряда С C

Т с , м с

U m in , B

U m a x ,B

0 1 2 3 4

0 ,5 1 2 3 1 ,5

-

5 6 7 8 9

5 6 7 8 9

Полученные в результате выбора варианта исходные данные можно свести в таблицу, подобную табл. 1.4. (Два правых столбца этой таблицы заполняются значениями, рассчитанными в разделе 2.1).

А=0

В=0

i

M(i)

Порядковый номер кодовой комбинации

Значение кода счетчика DEC

0 1 2 3 4 5 6 7 8 9 10

2 3 4 5 6 7 8 9 10 11 12 2.

1. 2. 3.

Табл. 1.4. Исходные данные для проектирования С =0 Х1,Х2= лог.базис Umin=-5В, Umax=5B Тс =0,5мс "0" И- НЕ Q4Q3Q2Q1 U(i), В Y8Y7Y6Y5Y4Y3Y2Y1 Y(i) Код счетчика

Напряжение на выходе ЦАП

BIN

0 0 0 0 0 0 1 1 1 1 1

0 0 1 1 1 1 0 0 0 0 1

1 1 0 0 1 1 0 0 1 1 0

Значение кода на входе ЦАП

Код на входе ЦАП

DEC

0 1 0 1 0 1 0 1 0 1 0

0 0,5 1 1,5 2 2,5 1,5 0,5 -0,5 -1,5 -2,5

128 140 153 166 179 192 166 140 115 89 63

BIN

1 1 1 1 1 1 1 1 0 0 0

0 0 0 0 0 1 0 0 1 1 0

0 0 0 1 1 0 1 0 1 0 1

0 0 1 0 1 0 0 0 1 1 1

0 1 1 0 0 0 0 1 0 1 1

0 1 0 1 0 0 1 1 0 0 1

0 0 0 1 1 0 1 0 1 0 1

0 0 1 0 1 0 0 0 1 1 1

ПРОЕКТИРОВАНИЕ ФОРМИРОВАТЕЛЯ СИГНАЛОВ НА «ЖЕСТКОЙ» ЛОГИКЕ

Проектирование формирователя включает в себя следующие этапы: Определение цифровых последовательностей на входах ЦАП; Синтез преобразователя кодов; Синтез счетчика импульсов;

4. 5. 6. 7.

8 Выбор и расчет схемы генератора тактовых импульсов; Выбор схемы цифро-аналогового преобразователя; Составление полной принципиальной схемы формирователя; Расчет задержки прохождения сигналов и потребляемой формирователем мощности. 2.1. Определение цифровых последовательностей на входах ЦАП

Для того, чтобы ЦАП мог формировать аналоговые напряжения необходимой величины U(i), на его цифровые входы необходимо подавать пропорциональные этим напряжениям двоичные коды Y(i) (см. рис. 1.1). Для определения этих кодовых комбинаций найдём напряжение ΔU , соответствующее единице младшего значащего цифрового разряда на входе ЦАП, как

U min + U max , (2.1) n 2 где Umin и Umax - минимальное и максимальное напряжения на выходе ЦАП, n - разрядность используемого ЦАП. Для всех вариантов задания будем считать, что разрядность ЦАП равна 8, а значения Umin и Umax выбираются по таблице 1.3. Значения цифрового кода Y(i) вычисляются по формуле: ΔU =

⎡ U (i )

Y ( i ) = int ⎢

⎢⎣ Δ U

+

U min U min

+ U max

⎤

n 2 ⎥,

⎥⎦

(2.2)

где int[a] - целая часть числа a , n - разрядность ЦАП. Второе слагаемое учитывает начальное смещение цифрового кода, так как последний является только положительным, а напряжение на выходе ЦАП может иметь различную полярность. Для заданных значений Umin, Umax и n= 8 его значение постоянно и равно 128. Для определения цифровых последовательностей Y8Y7Y6Y5Y4Y3Y2Y1 необходимо воспользоваться соотношением: Y(i) =27*Y8 +26*Y7 +25*Y6 +24*Y5 +23*Y4 +22*Y3 +21*Y2 +20*Y1, (2.3) т.е. перевести значения цифрового кодаY(i) в двоичную систему счисления. Пример : Для вариантов задания с В = 0 имеем: в соответствии с (2.1) напряжение младшего значащего разряда ΔU = 10 / 256 = 0,039В . По выражениям (2.2) и (2.3) вычисляем значения цифровых кодов Y(i) в десятичном и двоичном эквиваленте:

9

⎤ ⎡ 0 + 128 ⎥ = 128 = 10000000 ; Y ( 0 ) = int ⎢ 10 2 ⎣ 0, 039 ⎦ ⎤ ⎡ 0 ,5 + 128 ⎥ = 140 = 10001100 ; Y (1) = int ⎢ 10 2 ⎣ 0,039 ⎦ ------------ --------------------------------------------------⎡ − 2 ,5 ⎤ Y (10 ) = int ⎢ + 128 ⎥ = 63 = 001111111 ; 10 2 0 , 039 ⎣ ⎦ Заполним полученными значениями кодов на входах ЦАП Y(i) два правых столбца таблицы 1.4. Эта таблица является таблицей исходных данных для дальнейшего проектирования формирователя сигналов. 2.2. Синтез преобразователя кода Согласно схеме, показанной на рис.1.1, восьмиразрядные кодовые комбинации Y(i) формируются преобразователем кода из четырехразрядных кодовых комбинаций Q4Q3Q2Q1, получаемых на выходе счетчика. Таблица 1.4 связывает сигналы на входе преобразователя кода Q4Q3Q2Q1 с выходными сигналами Y8Y7Y6Y5Y4Y3Y2Y1 и является таблицей истинности КЦУ с четырьмя входами и восемью выходами. В процессе синтеза преобразователя кода необходимо: • минимизировать логические функции Y1=f(Q4,Q3,Q2,Q1), Y2=f(Q4,Q3,Q2,Q1), ... , Y8=f(Q4,Q3,Q2,Q1) методом карт Карно, используя покрытие единиц или нулей карты. При этом следует иметь в виду, что эти функции являются не полностью определенными. • - преобразовать минимизированные логические выражения в базис ИНЕ для четных и ИЛИ-НЕ для нечетных вариантов (значение буквы А в коде выбора варианта). • - построить функциональную и принципиальную схемы преобразователя кодов, выбрав для реализации логических функции такие варианты, которые требуют минимального числа корпусов интегральных микросхем (ИМС) ТТЛ серий К155, К555, К1533. Недостающие сведения о синтезе подобных КЦУ можно найти в [ 1 ], [ 4 ], [ 5 ], [ 8 ], [ 11 ]. 2.3.Синтез счётчика импульсов

10 В качестве счётчика импульсов целесообразно использовать интегральную микросхему К555ИЕ7, обозначение и схема включения которой показана на рис. 2.1. Это четырехразрядный асинхронный реверсивный счётчик с возможностью предустановки. Модуль счета счетчика 16, т.е. при работе в режиме счета он последовательно переходит из одного состояния в другое начиная с состояния 010 = 00002 и заканчивая состоянием 1510 = 11112. Выводы счетчика имеют следующее назначение: Входы "D1", "D2", "D4" и "D8" предназначены для предварительной установки состояния счетчика. На эти выводы подается четырехразрядная кодовая комбинация, которую можно загрузить в счетчик. Вход "L" -вход разрешения предустановки. При подаче логического "0" установленная на входах предустановки комбинация записывается в триггеры счетчика и появляется на выходах. Входы "+1" и "-1" - суммирующий и вычитающий входы счетчика соответственно. Срабатывание счетчика происходит при положительном перепаде напряжения на одном из входов. При этом на неиспользуемый вход должен подаваться уровень логической "1". Вход "R" - асинхронный вход сброса всех триггеров счетчика в состояние 0. Сброс осуществляется подачей логической "1". Выходы "1", "2", "4", "8" - прямые выходы разрядов счетчика. На выходах ">=15" и "<=0" - формируются сигналы логического "0" при достижении максимального и минимального состояний счетчика соответственно. Напряжение питания счетчика +5 В, потребляемый ток 34 мА. Максимальная тактовая частота 25 МГц, время установки кода счетчика около 40 нс. Исходные данные для синтеза счетчика берем из таблицы 1.4. Для рассматриваемого варианта счетчик должен работать в режиме сложения, иметь 11 состояний, начальное состояние счетчика M(0) = 2, конечное состояние счетчика M(10) = 12. Принцип синтеза счетчиков с произвольным модулем счета заключаются в исключении из работы "лишних" состояний. Для рассматриваемого варианта требуется исключить из работы 5 "лишних" состояний, что можно осуществить с помощью принудительной установки счетчика в начальное состояние M(0) = 2 вместо состояния M(10+1) = 13. Такую принудительную установку можно выполнить, если на входы предустановки подать код начального состояния счетчика, а в момент перехода счетчика в состояние M(10+1) = 13 сформировать сигнал разрешения предустановки. Сигнал разрешения предустановки формируется схемой предустановки, которая по сути является дешифратором числа 13 (См. рис. 2.1). Для синтеза схемы предустановки составим таблицу истинности ее работы, исходя из следующих предположений: логический 0, необходимый для разрешения предустановки, должен появляться на ее выходе только в момент вре-

11 мени, когда счетчик находится в состоянии М(10+ 1) = 13. Это значит, что для любых других состояний счетчика на выходе схемы предустановки должна формироваться логическая 1. Таким образом, таблица истинности будет иметь вид таблицы 2.1. +5 В

CT

D1

1

D2

2

D4

4

D8

8

Q1 Q2

Y пу С хема предуста новки

Q3 Q4

L Вход счета

+1 -1

> 15 < 0

R

Рис. 2.1. Схема включения ИМС и принцип построения счетчиков с произвольным модулем счета Табл.2.1. Таблица истинности схемы предустановки Входные сигналы

Q4 Q3 Q2 Q1 1 1 0 1 остальные комбинации

Выходной сигнал

Yпу 0 1

Записав по этой таблице логическое выражение в СКНФ получим: ___

___

___

Yпу = Q 4 ∨ Q 3 ∨ Q 2 ∨ Q1 или, перейдя в базис

И-НЕ,

Yпу = Q4 * Q3 * Q2 * Q1 .

12 Временные рис.2.2.

В ход +1

1

диаграммы

2

3

работы

4

5

счетчика в этом режиме показаны на

6

7

8

9

10

11

12

Q1 t Q2 t Q3 t Q4 t L t

Рис.2.2. Временные диаграммы работы счетчика Согласно задания, счетчик имеет два дополнительных входа: X1- вход установки начального состояния и X2- вход остановки счета. Это значит, что при подаче на входы X1 и X2 активных логических уровней должна происходить установка начального состояния счетчика и остановка счета соответственно. Причем эти входы должны обладать наивысшим приоритетом по сравнению с другими. Поскольку установка начального состояния происходит с помощью механизма предустановки, то по сигналу X1 должен формироваться сигнал разрешения предустановки, который следует подать на вход "L" счетчика. Его формирование происходит в схеме установки начального состояния. Остановку счета можно произвести, если прекратить подачу импульсов на счетный вход счетчика по сигналу X2. Это осуществляется в схеме остановки счета. Таким образом, функциональная схема счетчика принимает вид, показанный на рис. 2.3. Синтез схем установки начального состояния и остановки счета осуществляется обычным образом: составляется таблица истинности для каждого выходного сигнала, на основании которой записываются минимизированные логические выражения. Полученные выражения переводятся в логический базис, согласно своего варианта задания, и затем строится схема устройств на выбранных элементах ТТЛ серии.

13 При синтезе следует принять, что для четных вариантов активными уровнями сигналов X1 и X2 являются уровни логического 0, а для нечетных вариантов - логической 1.

+5 В

D1

X1

Схема установки начального состояния

CT

1

D2

2

D4

4

D8

8

Q1 Q2

Схема пред-

Q3

установки

Q4

L +1

Вход счета

-1

Схема остановки счета

> 15 < 0

R

X2

Рис.2.3. Функциональная схема синтезируемого счетчика 2.4. Выбор схемы и расчет генератора тактовых импульсов В качестве генератора тактовых импульсов можно использовать любой импульсный автогенератор на логических элементах ТТЛ серий. Исходными данными для расчета его элементов является частота следования тактовых импульсов Fти, которая связана с заданной длительностью ступеньки аналогового напряжения на выходе ЦАП Тс простым соотношением: Fти = 1/Tc. Краткие сведения и методику расчета элементов схемы ГТИ можно найти в [4, с.50-53], [5, с.91-99].

14 2.5. Выбор схемы ЦАП В качестве ЦАП в проектируемом устройстве можно использовать интегральную микросхему К572ПА1. Это 10-разрядный перемножающий ЦАП, выполненный по КМОП технологии и отличающийся малой потребляемой мощностью в 0,1 Вт. Его основные динамические характеристики: время установления выходного напряжения tу = 5 мкс и дифференциальная нелинейность преобразования менее 0,8% от полной шкалы. Условное графическое обозначение ЦАП и схема его включения показана на рис.2.4, а его внутренняя структура подробно рассмотрена в [6, с.45...51],[7, c.48...128 ]. Назначение выводов ИМС: Х1...Х10 - цифровые входы , причем Х1 - вход младшего разряда. Uоп - вход для подключения источника опорного напряжения. Y1, Y2 - аналоговые выходы ЦАП, которые являются токовыми. Roc - вывод внутреннего резистора обратной связи. Ucc - вывод для подачи напряжения питания +5...17В. OU - вывод для подключения общего провода. Конструктивно ЦАП выполнен в 16 выводном корпусе типа DIP. В состав микросхемы входит резистивная прецизионная матрица R-2R, токовые ключи на МОП транзисторах и входные усилители-инверторы, которые обеспечивают управление ключами от стандартных уровней цифрового сигнала. Микросхема работает с прямым параллельным двоичным кодом, который подается на цифровые входы Х10...Х1 и реализует функцию перемножения опорного напряжения на цифровой код Х10...Х1 в четырех квадрантах. Благодаря тому, что коммутирующие ключи выполнены на МОП транзисторах, ЦАП допускает выбор опорного напряжения в широком диапазоне -17...+17 В. Поскольку выходы ЦАП токовые, то для преобразования тока в напряжение к выходам Y1 и Y2 подключаются операционные усилители DA2, DA3. Операционный усилитель DA2 обеспечивает суммирование токов, поступающих с коммутирующих ключей, находящихся в состоянии "1", а DA3 - с ключей, находящихся в состоянии"0". В качестве операционных усилителей следует использовать микросхемы с незначительным смещением нуля и достаточно высоким быстродействием: например КР544УД2 [8]. Благодаря использованию двух операционных усилителей эта схема формирует на выходе биполярное напряжение в пределах от -Uоп до Uоп. Связь между напряжением на выходе преобразователя, опорным напряжением Uоп и цифровым кодом на входах X10...X1 определяется выражением:

15 __ ____ Uвых = -Uоп(2(n-1)Xn + 2(n-2)Xn-1 + ... +20X1) /2n + Uоп(2(n-1)Xn + 2(n-2)Xn-1 + __ (2.4) ... +20X1) /2n + Uоп /2n Здесь n - количество разрядов ЦАП. В разрабатываемом устройстве, ЦАП К572ПА1 используется в восьмиразрядном включении, поэтому на два младших разряда X1 и X2 подаются постоянные логические уровни "0". Эта зависимость представлена в виде таблицы 2.2. Для согласования входных уровней с выходами ТТЛ логики можно снизить напряжение питания Ucc до величины 5 В. При построении схемы ЦАП следует произвести выбор величины опорного напряжения, от которого, как видно из таблицы 2.2 и выражения (2.4), зависит величина максимального и минимального напряжений на выходе ЦАП. Так для получения Umin = - 5 В и Umax = +5 В, значение Uоп должно равняться минус 5 В. Выбранное опорное напряжение подается на вывод Uоп DA1 (см. рис. 2.4). Uоп

D A1 U оп

# /^

R oc

X1 Y1

X2

R1

X3

D A3

D A2

X4

R2

U вых

Y2

X5 X6 X7 X8 X9 X10 U cc

OU

+U

C

C

C

C +U

-U

-U

-15В C2 C1

C3 + 15В + 5В

Рис.2.4. Принципиальная схема ЦАП. DA1 - К572ПА1, DA2, DA3 544УД2А. Табл.2.2. Зависимость напряжения на выходе ЦАП от цифрового кода на входе при восьмиразрядном включении

16 Код на цифровых входах ЦАП X10 X9 X8 X7 X6 X5 X4 X3 X2 X1 0 0 0 0 0 0 0 0 0 0 . . . 0 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 . . . 1 1 1 1 1 1 1 1 0 0

Напряжение на выходе схемы +Uоп ... +2-7 Uоп 0 -2-7 Uоп ... -(1 - 2-7 ) Uоп

2.6. Составление полной принципиальной схемы формирователя Полная принципиальная схема составляется путем объединения всех разработанных выше узлов формирователя в единую схему. Она выполняется на стандартном листе со штампом и должна содержать позиционные обозначения всех элементов, их типы и номинальные значения в соответствии с требованиями ЕСКД. 3. ОФОРМЛЕНИЕ КОНТРОЛЬНОЙ РАБОТЫ Контрольная работа (КР) оформляется на листах бумаги формата А4 (210х297 мм), которые брошюруются. Обложкой КР служит титульный лист, форма которого приведена на рис.3.1. Текст пояснительной записки располагается с одной стороны листа, на котором оставляются поля: слева - 25, справа - 10, сверху и снизу - 20 мм. Все страницы КР, за исключением титульного листа, который имеет номер 1, нумеруются: страница 2- рецензия на КР, страница 3 - содержание КР с обязательным указанием страниц. В конце пояснительной записки приводится список использованной литературы, оформленный в соответствии с правилами ЕСКД. Рисунки и таблицы выполняются карандашом или шариковой ручкой по линейке. Принципиальные схемы можно выполнять на миллиметровой бумаге с лицевой или обратной стороны. Все рисунки и таблицы должны иметь нумерацию, название и при необходимости пояснительный текст. Госкомитет РФ по связи и информатизации Поволжская государственная академия телекоммуникаций и информатики

17

Кафедра "ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА" Сдана на проверку

Допустить к защите

"_____"___________ 2004 г.

"_____"___________2004 г. Защищена с оценкой "_____"___________2004 г.

КОНТРОЛЬНАЯ РАБОТА "РАЗРАБОТКА ФОРМИРОВАТЕЛЯ СИГНАЛОВ" Пояснительная записка на ____листах

Студент(ка) группы (роспись)

Фамилия И. О.

Руководитель

Фамилия И. О.

№ зачетной книжки

Самара, 2004

Рис.5.1. Образец оформления титульного листа После списка литературы помещаются приложение, которое содержит принципиальную схему разработанного формирователя на «жесткой логике» на листе формата А3 или А4. Лист должен быть оформлен в соответствии с требо-

18 ваниями ЕСКД и иметь штамп, позиционные обозначения элементов, их типы и номинальные значения. Контрольная работа подписывается студентом на титульном листе.