Проектирование аналоговых микросхем для прецизионных измерительных систем: монография

УЧРЕЖДЕНИЕ ОБРАЗОВАНИЯ «БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ»

И.И. Абрамов, О.В. Дворников

Проектирование аналоговых микросхем для прецизионных измерительных систем Монография

Минск Академия управления при Президенте Республики Беларусь 2006

УДК 621.382 ББК 34.9 А16

Рецензенты: член-корреспондент НАН Беларуси, доктор технических наук, профессор В.А. Пилипенко; доктор физико-математических наук, профессор В.М. Борздов; кандидат технических наук С.В. Здоровцев

Абрамов, И.И. А16

Проектирование аналоговых микросхем для прецизионных измерительных систем: монография / И.И. Абрамов, О.В. Дворников. – Мн.: Акад. упр. при Президенте Респ. Беларусь, 2006. – 286 с. ISBN 985-457-747-3

В монографии рассмотрено проектирование специализированных аналоговых микросхем на основе предложенного системного подхода. Особое внимание уделено адекватности моделирования в «Spice-подобных» программах, оригинальным схемотехническим решениям и их реализации на базовом матричном кристалле АБМК_1_3. Материал книги основан на результатах научных исследований и опытноконструкторских работ авторов в области прецизионных измерительных систем. Монография предназначена для специалистов по проектированию и применению аналоговых микросхем, инженерно-технических работников, использующих машинное моделирование, а также может быть полезна студентам старших курсов, аспирантам и преподавателям соответствующих специальностей.

Научное издание Абрамов Игорь Иванович, Дворников Олег Владимирович

Проектирование аналоговых микросхем для прецизионных измерительных систем В авторской редакции Подписано в печать __.__.2006. Формат 60×84/16. Бумага офсетная. Печать офсетная. Усл. печ. л. __,__. Уч.-изд. л. __,__. Тираж 100 экз. Зак.__ Отпечатано в редакционно-издательском центре. Академия управления при Президенте Республики Беларусь. Лицензия № 220007, Минск, ул. Московская, 17

ПРЕДИСЛОВИЕ Для улучшения показателей качества современной радиоэлектронной аппаратуры широко применяются микроэлектронные устройства аналоговой обработки сигналов, проектирование которых требует от инженеров глубоких знаний в нескольких смежных областях. Однако в технической литературе обычно рассматриваются только отдельные этапы разработки аналоговых интегральных схем (ИС) без их взаимной связи. Так, известные книги Р. Хайнемана «PSPICE. Моделирование работы электронных схем», В.Д. Разевига «Система проектирования OrCAD 9.2» посвящены схемотехническому моделированию электронных устройств, в «Основах микроэлектроники» И.П. Степаненко, «Аналоговых интегральных схемах» С. Соклофа внимание уделено микросхемотехнике аналоговых ИС, конструктивно-технологическим решениям активных и пассивных элементов. В то же время выполнение авторами опытноконструкторских работ по созданию более чем 40 аналоговых ИС для прецизионных измерительных систем позволило установить, что проектирование специализированных аналоговых микросхем необходимо осуществлять с учетом специфики параметров и конструкции интегральных элементов БИС/СБИС в неразрывной связи описания электрических схем при моделировании с топологическим исполнением элементов. Именно эти вопросы рассмотрены в монографии, причем особое внимание уделено адекватности моделирования в «Spice-подобных» программах, оригинальным схемотехническим решениям и их реализации на базовом матричном кристалле АБМК_1_3. Структура монографии ориентирована на последовательное изучение основных вопросов разработки аналоговых ИС. В главе 1 проанализированы тенденции и проблемы проектирования прецизионных аналоговых интерфейсов, а именно: организационно-экономические, выбора технологии изготовления, схемотехнического и топологического синтеза, оптимизации, моделирования. Установлено, что прецизионные аналоговые БИС целесообразно реализовывать в виде заказных или полузаказных микросхем, предпочтительнее применение совмещенной технологии, позволяющей одновременно сформировать n-p-nбиполярный и p-канальный полевой транзистор с p-n-переходом. Основными проблемами моделирования ИС являются повышение адекватности описания физических процессов и точности моделирования характеристик транзисторных структур, разработка критериев качества для определения погрешности моделей, создание методик идентификации параметров моделей и учета влияния наиболее существенных пара-

зитных элементов. При проектировании рекомендуется применение сформулированного системного подхода. В главе 2 изучены специфика параметров и характеристик биполярных и полевых транзисторов современных БИС/СБИС, приведены упрощенные модели, сформулированы основные критерии качества полевых транзисторов с p-n-переходом, описаны различные конструкции интегральных транзисторов. Для аналитических расчетов аналоговых ИС наиболее пригодны комбинированные модифицированные модели Гуммеля–Пуна и Шихмана–Ходжеса, на основе которых получены выражения для определения разброса напряжения на прямосмещенном эмиттерном переходе, неидентичности максимального значения коэффициента передачи тока биполярных транзисторов в зависимости от параметров технологического процесса, структуры элементов, режима работы. Приведены экспериментальные данные по величине напряжения Эрли и неидентичности характеристик интегральных элементов. Сформулированы конструктивно-технологические требования для увеличения идентичности параметров n-p-n-транзисторов и описана оригинальная матричная конструкция полупроводникового прибора с высокой идентичностью параметров. Также рассмотрены конструкции двухзатворных полевых транзисторов, биполярных транзисторов с защитными элементами и результаты их экспериментальных исследований. Глава 3 посвящена схемотехническому моделированию полупроводниковых ИС, в том числе описанию интегральных элементов в «Spice-подобных» программах, маршруту моделирования, особенностям идентификации параметров моделей, уменьшению взаимодействия интегральных элементов через полупроводниковую подложку. Предложены модифицированные эквивалентные электрические схемы интегральных элементов, способы соединения изолирующих областей и описано их влияние на характеристики ИС, сформулированы рекомендации по выбору коэффициента масштабирования биполярных и полевых транзисторов, рассмотрен упрощенный метод описания влияния подложки. В главах 4 и 5 подробно описаны аналоговые компоненты электроизмерительных приборов и измерительных преобразователей для ядерной электроники, а именно: дифференциальные каскады, повторители тока, компараторы напряжения, выходные каскады, широкополосные усилители с регулируемым усилением, преобразователи среднеквадратического значения напряжения, импульсные преобразователи заряд– напряжение, ток–напряжение, устройства временной привязки. Приведены соотношения, которые позволяют выбрать режим работы транзисторов, обеспечивающий необходимый уровень статических параметров различных аналоговых устройств,

сформулировано условие «компенсации» входного тока полевого транзистора с p-nпереходом. Выделены конструктивно-схемотехнические способы уменьшения уровня шумов; соотношения, которые позволяют выбирать режим работы биполярных и полевых транзисторов, обеспечивающий необходимый уровень шумов; проанализированы схемы наиболее распространенных малошумящих преобразователей заряд– напряжение. Для микромощных преобразователей установлены факторы, которые рекомендуется учитывать при схемотехнической оптимизации. В главе 6 описаны структура и особенности элементов специализированного биполярно-полевого базового матричного кристалла АБМК_1_3, а в приложениях приведены результаты моделирования аналоговых устройств, основные элементы библиотеки схемотехнических решений АБМК_1_3. Материал монографии основан на опыте, приобретенном при проектировании специализированных микросхем для ОАО «МНИПИ» (описаны в гл. 4) и НЦФЧВЭ БГУ (гл. 5, 6), а также при преподавании дисциплин «Системы автоматизированного проектирования топологии интегральных схем», «Системы автоматизированного проектирования cхемотехники интегральных схем» студентам БГУИР (гл. 2, 3). В связи с этим авторы благодарны техническому директору ОАО «МНИПИ» Володкевичу А.А., директору НЦФЧВЭ БГУ, д-ру физ.-мат. наук, проф. Шумейко Н.М. за всестороннюю помощь при выполнении НИОКР, а также соавторам публикаций, совместно с которыми были проведены исследования. Авторы признательны д-рам техн. наук Белоусу А.И. и Прибыльскому А.В., обративших еще в 1980 году наше внимание на необходимость и сложность проектирования аналоговых БИС/СБИС. В работе над монографией очень помогли полезные замечания и советы многих наших коллег из ОАО «МНИПИ», НЦФЧВЭ БГУ, БГУИР, особенно Володкевича А.А., Глиндзича С.А., Реутовича С.И., канд. техн. наук Батурицкого М.А., Чеховского В.А. Авторы

выражают

глубокую

благодарность

рецензентам

зам.

директора

ГЦ «Белмикроанализ» НПО «Интеграл», чл.-корр. НАНБ, д-ру техн. наук, проф. Пилипенко В.А., профессору кафедры «Физическая электроника» БГУ, д-ру физ.-мат. наук, проф. Борздову В.М., зам. технического директора ОАО «МНИПИ», канд. техн. наук Здоровцеву С.В. за ценные замечания, которые позволили улучшить монографию. Мы будем признательны за замечания и пожелания, которые просим направлять по адресам: [email protected]; [email protected].

ГЛАВА 1. Тенденции и проблемы проектирования прецизионных

аналоговых интерфейсов

1.1. Введение С момента изготовления первых полупроводниковых ИС и до настоящего времени основные усилия при их разработке направлены на увеличение функциональной сложности и быстродействия, уменьшение энергопотребления. Значительные успехи достигнуты в области цифровых КМОП ИС. Так, самые сложные кристаллы насчитывают сотни миллионов транзисторов. В то же время информация, поступающая из окружающего нас мира, имеет непрерывную (аналоговую) природу, поэтому во многих цифровых системах требуется предварительное аналого-цифровое преобразование сигналов. В большинстве случаев непосредственное соединение датчика, преобразующего внешние воздействия в электрические сигналы, с серийно выпускаемым аналогоцифровым преобразователем (АЦП) приводит к потере части информации. Это связано с тем, что АЦП проектируются максимально универсальными и при этом не учитывается специфика реальных источников сигналов. В связи с этим высококачественная система обработки информации должна иметь прецизионный аналоговый интерфейс между датчиком и цифровыми устройствами. Аналоговый интерфейс осуществляет предварительную обработку поступающей информации, в частности преобразование выходного сигнала датчика в удобный для последующей работы сигнал, увеличение отношения сигнал/шум, выработку управляющих сигналов. Выполнение аналоговых интерфейсов на универсальных ИС малой степени интеграции (операционных усилителях (ОУ) и дифференциальных усилителях (ДУ), охваченных отрицательной обратной связью (ОС), компараторах, источниках опорного напряжения, фильтрах и др.) увеличивает энергопотребление, массу, габариты, снижает надежность, требует сложной настройки и в конечном итоге может существенно повысить себестоимость радиоэлектронной аппаратуры (РЭА). В то же время для электроизмерительных приборов, ядерной электроники и некоторой другой РЭА принципиально невозможна разработка высококачественного аналогового интерфейса на универсальных ИС [1.1] вследствие жестких требований, предъявляемых к компонентам входных каскадов. Кроме того, при применении уни-

версальных ИС возможно несанкционированное повторение оригинальных конструктивно-схемотехнических решений, а некоторые высококачественные импортные ИС просто недоступны. Указанные причины приводят к тому, что разработчики РЭА стремятся реализовать аналоговый интерфейс на одной полупроводниковой пластине с цифровой системой или в виде отдельной аналоговой ИС вплоть до уровня БИС/СБИС. Дальнейшее развитие технологий микроэлектроники привело к интеграции аналоговых интерфейсов и датчиков внутри одного микроэлектронного устройства, которое можно отнести к новому классу функционально сложных изделий – преобразователей физических (физико-химических) величин [1.2, 1.3]. В таком преобразователе могут быть конструктивно-технологически объединены все основные элементы функционально полного канала обработки аналоговой информации от чувствительного элемента (датчика) на входе до АЦП, микропроцессора и исполнительного устройства на выходе. В целом применение субмикронной технологии для изготовления аналоговых ИС обеспечило значительное увеличение их функциональной сложности, но не позволило автоматически улучшить быстродействие при сохранении прецизионных параметров. Невысокая по сравнению с цифровыми ИС серийность узкоспециализированных аналоговых интерфейсов не обеспечивает окупаемость затрат на совершенствование полупроводниковой технологии их изготовления, поэтому при проектировании таких устройств необходимо всестороннее изучение существующих технических и экономических возможностей и поиск компромиссного решения. Проведенный анализ позволил выделить следующие основные комплексы проблем проектирования прецизионных аналоговых БИС/СБИС: организационноэкономические; выбор технологии изготовления; выполнение схемотехнического и топологического синтеза и оптимизации; моделирование. Рассмотрим их по отдельности. 1.2. Организационно-экономические проблемы Во многом успех новой РЭА на рынке определяется ценой в первые годы массовых продаж, которая сильно зависит от стоимости и времени разработки аппаратуры. Применение специализированных БИС/СБИС значительно улучшает технические характеристики РЭА. В то же время процесс разработки ИС часто определяет суммар-

ные материальные и временные затраты на создание РЭА и зависит от уровня квалификации коллектива специалистов, их способности быстро и бездефектно проектировать БИС/СБИС. В настоящее время не существует идеального способа проектирования, гарантирующего одновременно высокий уровень технических характеристик ИС, их малую себестоимость при серийном производстве и простоту, сжатые сроки, невысокие затраты на выполнение разработки. Каждый из способов проектирования имеет свои преимущества и недостатки, и конкретный выбор способа в значительной степени зависит от предполагаемых объемов производства ИС. В отличие от традиционных способов реализации цифровых микроэлектронных устройств [1.4] для аналоговых интерфейсов можно выделить три основных направления их реализации: 1) заказные ИС (ASIC – Application Specific Integrated Circuit*), разрабатываемые на уровне активных и пассивных элементов с привлечением, при необходимости, ранее апробированных узлов и блоков или функциональнозавершенных блоков и макроблоков, так называемых IP-компонентов (Intellectual Property – интеллектуальная собственность), для систем на кристалле (SoC – Systemon-Chip); 2) полузаказные ИС (программируемые изготовителем) на базовых матричных кристаллах (MCA – Master Chip Array) и структурных ИС (SA – Structured ASIC); 3) программируемые (потребителем) аналоговые ИС (ПАИС) (FPAA – Field Programmable Analog Arrays). При создании заказных ИС и аналоговых IP-компонентов для систем на кристалле проектируют полный комплект шаблонов, что позволяет наиболее полно использовать возможности полупроводниковой технологии с целью получения требуемых параметров и максимально плотной упаковки, обеспечивающей минимальную площадь и себестоимость кристалла при массовом производстве. Однако такой процесс проектирования требует значительных невозвратных затрат на проектирование (NRE – NonRecurring Engineering), которые окупаются только при большой серийности продукции или при изготовлении высококачественных ИС для конкурентоспособной дорогостоящей РЭА. Разработку заказных ИС и систем на кристалле проводят по техническому заданию (ТЗ) в специализированных центрах проектирования (дизайн-центрах).

_________ *

При переводе, по возможности, использовался словарь [1.5].

Многие дизайн-центры не имеют собственного полупроводникового производства, но обеспечивают процесс создания ИС от разработки ТЗ до измерений, испытаний и поставок сертифицированных изделий, за исключением непосредственно изготовления кристаллов, выполняемого в «кремниевых мастерских» по контракту с дизайнцентром. Системы на кристалле представляют собой сочетание на одном кристалле в виде IP-компонентов таких сложных узлов, как процессоры, память, контроллеры, АЦП, аналоговые макроблоки и др. [1.6]. Проектирование систем на кристалле проводится, в основном, на уровне соединений ранее апробированных блоков без изменения их внутренней структуры. Так как большой объем цифровых функций целесообразно выполнять на МОП-элементах, то системы на кристалле и входящие в них аналоговые IP-компоненты изготавливают по МОП-технологиям. Следует отметить, что большинство дизайн-центров являются широкопрофильными предприятиями, которые не связаны организационно с предприятиямиразработчиками РЭА, и обычно их специалисты не знают специфики применения прецизионных аналоговых интерфейсов в конкретной аппаратуре. Поэтому при создании узкоспециализированных аналоговых ИС необходимо тесное взаимодействие, полное взаимопонимание разработчиков РЭА и ИС, постоянное обсуждение возникающих технических проблем с учетом возможностей выбранной полупроводниковой технологии. Концепция базовых матричных кристаллов (БМК) предполагает предварительное изготовление полупроводниковых пластин со сформированной матрицей несоединенных базовых ячеек, а также наличие библиотеки стандартных элементов и комплекса программ для схемотехнического и топологического проектирования полузаказных ИС [1.7–1.9]. Каждая базовая ячейка состоит из несоединенных активных и пассивных элементов, соединения между которыми выполняют в кремниевой мастерской. Программирование БМК осуществляется формированием дополнительных технологических слоев межсоединений (металлизации) и межслойных контактов. Для этого необходима разработка и изготовление дополнительных шаблонов, количество которых гораздо меньше, чем для заказных ИС. Библиотека элементов содержит всю необходимую для проектирования информацию, а именно: схему электрическую принципиальную (СХЭП), результаты измерений или моделирования параметров, то-

пологические чертежи. В значительной степени состав библиотеки определяется экспертным путем и включает те элементы, которыми привыкли оперировать разработчики аналоговых систем на основе ИС малой и средней степени интеграции. Элементы библиотеки спроектированы для конкретного БМК, поэтому топологические чертежи содержат только слои специализации, и применение элементов библиотеки возможно в БМК с одинаковой структурой ячейки. Библиотека элементов и комплекс программ проектирования доступны потребителям. В результате проектирование полузаказной ИС может осуществляться как в дизайн-центре, так и на предприятии, разрабатывающем РЭА, на уровне элементов БМК и/или элементов библиотеки, но изготовление всегда происходит в кремниевой мастерской. В последние годы появилась тенденция к изменению взаимодействия при создании полузаказных ИС. Так, возросшая сложность проектов полузаказных ИС требует применения специальных дорогостоящих аппаратных и программных средств разработки топологии, не доступных многих предприятиям, разрабатывающим РЭА. В связи с этим проектирование полузаказных ИС целесообразно проводить на предприятиях-изготовителях ИС или в дизайн-центрах. Основное отличие структурной ИС [1.10, 1.11] от БМК заключается в том, что некоторые соединения элементов выполнены заранее. Следовательно, структурные ИС представляют собой спроектированную и изготовленную полупроводниковую пластину с встроенными блоками памяти, интерфейсами ввода-вывода, функциональными аналоговыми блоками и матрицей несоединенных элементов. Для специализации структурных ИС также используются дополнительные шаблоны, но проектирование выполняется на уровне блоков. При этом часто указывают, что структурные ИС имеют архитектуру «море модулей» (sea of modules) по сравнению с «морем вентилей» (sea of gates) многих БМК. Использование в структурных ИС и БМК ранее апробированных блоков уменьшает риск проектирования и снижает требования к квалификации разработчиков ИС, а наличие до начала этапа проектирования почти полностью сформированных полупроводниковых пластин сокращает время изготовления полузаказных ИС. Исходные пластины БМК и структурных ИС изготавливаются массовым способом, что уменьшает их себестоимость. Однако существующие аналоговые блоки, как правило, универсальны и значения параметров часто не устраивают разработчиков прецизионных

аналоговых интерфейсов. Кроме того, ориентация на производство сложнофункциональных изделий привела к тому, что большинство БМК и структурных ИС выполнены по МОП-технологиям и имеют присущие МОП-элементам недостатки. Только некоторые компании предлагают БМК для проектирования прецизионных аналоговых ИС, например семейство Quick Chip фирмы Maxim, серия базовых кристаллов 700 Series Chips фирмы Array Design Inc. [1.12] или АБМК_1 _2 [1.13, 1.14]. ПАИС [1.15, 1.16] по способам специализации подобны широко известным программируемым логическим ИС (FPGA – Field Programmable Gate Arrays). В ПАИС задание требуемых аналоговых функций осуществляется потребителем программным путем без участия кремниевой мастерской и дизайн-центра. Наиболее известны среди них следующие: isPAC (In-System Programmable Analog Circuit) компании Lattice Semiconductor, FPAD (Field Programmable Analog Devices) компании Fast Analog Solution, FPAA компании Anadigm. ПАИС при минимальных затратах обеспечивают максимальную гибкость проектирования, в частности быструю специализацию требуемых функций, программное изменение характеристик, возможность неоднократного перепрограммирования. Это уменьшает риск проектирования, позволяет экспериментально апробировать несколько вариантов одного изделия, предоставляет уникальную возможность получения отличающихся функций и/или параметров в различные моменты времени на одной и той же ИС путем изменения управляющей информации. Недостатком всех программируемых ИС является низкая экономическая эффективность при средней и большой серийности выпуска, что связано с 3–5-кратной избыточностью их элементов [1.17]. Универсальность ПАИС затрудняет, а во многих случаях исключает реализацию прецизионных аналоговых характеристик. Даже основное преимущество (возможность многократного перепрограммирования) может ограничить их применение в жестких условиях эксплуатации, так как допускает появление дефектов самопроизвольного изменения внутренних связей. Кроме того, необходимо учитывать, что стоимость зарубежных программируемых ИС для жестких условий эксплуатации в десятки-сотни раз превышает стоимость аналогичных ИС коммерческого исполнения, а их применение в ряде изделий специального назначения ограничено нормативными документами [1.18]. Таким образом, на ПАИС можно быстро и эффективно провести макетирование аналогового интер-

фейса, пригодного только для обеспечения требуемого функционирования. В дальнейшем такое изделие рекомендуется оптимизировать и реализовать на отечественном БМК или в виде заказной ИС. Сложившаяся в области программируемых ИС ситуация привела к созданию технологии замещения импортных программируемых ИС отечественными БМК [1.17], элементы которой можно использовать для аналоговых применений. Проведенный анализ показывает, что изготовление прецизионных аналоговых интерфейсов возможно в виде заказных ИС или на БМК. Заказные ИС имеют лучшие технические характеристики и меньшую себестоимость каждого кристалла при массовом производстве, однако материальные и временные затраты на их разработку довольно значительны. Более того, их проектирование требует применения дорогостоящего программного обеспечения. По экономическим соображениям более выгодно применение БМК, которые должны быть доработаны для высокоточного выполнения аналоговых функций. 1.3. Выбор технологии изготовления Характеристики аналоговых блоков обычно ухудшаются при уменьшении размеров элементов, даже вдали от предельно возможных, и при этом усложняется проектирование прецизионных аналоговых интерфейсов. В связи с этим при выборе технологии изготовления последних учитывают следующие факторы: 1) номенклатуру и параметры интегральных элементов; 2) адекватность и точность моделей элементов; 3) доступность для использования апробированных схемно-топологических решений; 4) возможность и эффективность одновременной реализации аналоговых и цифровых функций; 5) максимальный размер полупроводниковой пластины; 6) себестоимость и сроки изготовления партий пластин; 7) средний процент выхода годных кристаллов типовых размеров; 8) стабильность технологического процесса и воспроизводимость его параметров; 9) стойкость элементов к внешним воздействиям. Наибольшую сложность при разработке прецизионных аналоговых интерфейсов представляет выбор номенклатуры и параметров активных элементов, который невозможно правильно сделать без оценки допустимой погрешности выполнения требуемой аналоговой функции и выявления наиболее значимых источников погрешности. Все погрешности можно условно разбить на четыре группы [1.19]: статические, динамические, случайные и обусловленные детерминированными помехами/фоном.

В идеальном случае «точное» выполнение аналоговой функции должно осуществляться для любых сигналов вне зависимости от их формы и амплитуды. Сложность выполнения этого условия привела к тому, что в серийно выпускаемых универсальных ИС малая погрешность достигается в ограниченной области параметров входных сигналов, в соответствии с которой ИС допустимо классифицировать следующим образом: 1) прецизионные, характеризующиеся хорошими статическими параметрами и малым уровнем шума; 2) широкополосные, обеспечивающие требуемые малосигнальные параметры в широкой полосе частот; 3) быстродействующие (для обработки сигналов с большой амплитудой и короткими фронтами). Прецизионные аналоговые интерфейсы являются изделиями, предназначенными для работы с конкретными источниками сигналов. От них требуется обеспечение малой погрешности в заданной области параметров входного сигнала. В связи с этим необходим поиск компромисса между статическими параметрами, уровнем шума, полосой пропускания и скоростью нарастания. Поэтому аналоговые интерфейсы могут не соответствовать ни одному из указанных классов. Основными способами уменьшения статической погрешности являются: улучшение параметров элементов, схемотехническое усовершенствование аналоговых узлов, введение корректирующих цепей для подстройки параметров ИС при измерениях на полупроводниковой пластине и в корпусе. При использовании аналоговых блоков с ОС статические погрешности блоков целесообразно уменьшать только до уровня, сравнимого с погрешностью, вносимой элементами ОС. Дальнейшее улучшение аналоговых блоков приведет к усложнению схемы и тем самым к снижению надежности и ухудшению ее частотных свойств без значительного уменьшения суммарной погрешности. Подстройка позволяет уменьшить как мультипликативную, так и аддитивную составляющую статической погрешности, в том числе вносимую функциональными элементами ОС. Это уменьшение достигается при фиксированной температуре, но наличие температурных дрейфов приводит к ухудшению параметров в рабочем диапазоне температур. Более того, применение подстройки параметров на полупроводниковой пластине приводит к увеличению трудоемкости изготовления и площади ИС. Такой подход допустим в ИС малой степени интеграции и сильно усложняет создание аналоговых БИС/СБИС с большим количеством прецизионных функций.

Уменьшить статические погрешности можно путем увеличения коэффициента передачи тока в схеме с общим эмиттером биполярных транзисторов (БТ), крутизны полевых транзисторов (ПТ) и выходного малосигнального сопротивления транзисторов, улучшения идентичности параметров элементов, уменьшения объемных сопротивлений полупроводниковых областей транзисторов. К сожалению, как уже отмечалось, переход к субмикронным размерам вызывает увеличение погрешностей аналоговых ИС. Так, МОП-транзисторы с малой длиной канала имеют большую малосигнальную передаточную проводимость (крутизну), что уменьшает мультипликативную составляющую погрешности при работе на низкоомную нагрузку. В то же время они обладают рядом недостатков, ограничивающих их применение в аналоговых блоках, а именно: значительный разброс порогового напряжения и удельной крутизны, приводящий к появлению большого напряжения смещения ОУ и ДУ; высокий уровень низкочастотного шума типа 1/f; нестабильность рабочего режима вследствие температурного и временного дрейфа порогового напряжения; сильная модуляция длины канала, которая значительно уменьшает выходное малосигнальное сопротивление и усиление каскадов с активной нагрузкой. Небольшие вертикальные и горизонтальные размеры приводят к уменьшению пробивного напряжения, что требует уменьшения напряжения питания и ухудшает отношение сигнал/шум. Частично недостатки субмикронных МОП-элементов могут быть устранены за счет применения в аналоговых блоках транзисторов с длиной канала большей, чем в цифровых узлах. Однако этого недостаточно для выполнения прецизионных аналоговых функций. Даже главное преимущество МОП-транзисторов (малый обратный ток затвора) трудно использовать в полной мере для аналоговых блоков вследствие необходимости применения элементов защиты затвора от пробоя электростатическим зарядом, которые обычно имеют утечку, превышающую обратный ток затвора. Уменьшение размеров БТ также приводит к появлению ряда отрицательных последствий. Малая глубина залегания базовой области вызывает сильное влияние коллекторного напряжения на толщину активной базы. Результатом этого является уменьшение выходного малосигнального сопротивления и напряжения смыкания БТ. Увеличение последнего приводит к уменьшению коэффициента передачи тока. В БТ с мелкой глубиной залегания базы усиливается влияние токов рекомбинации в припо-

верхностных базовых областях, на эмиттерном контакте и в области эмиттера, что существенно уменьшает коэффициент передачи тока. Кроме того, полупроводниковые структуры малых геометрических размеров характеризуются большим разбросом параметров. Таким образом, высокая плотность упаковки, малая емкость и большая граничная частота современных интегральных БТ, к сожалению, совмещены с низкими выходным малосигнальным сопротивлением, пробивными напряжениями p-n-переходов и промежутка коллектор–эмиттер, а также малым значением коэффициента передачи тока и его сильным спадом в микрорежиме. В последнее годы заметно расширилось применение в аналоговых ИС полевых транзисторов с p-n-переходом (ПТП) (JFET – junction field effect transistor) [1.20]. В отличие от МОП-элементов влияние поверхностных эффектов на основные характеристики в ПТП незначительно. В связи с этим преимуществом ПТП по сравнению с МОП ПТ является малый уровень низкочастотного шума, более высокая стабильность параметров. Экспериментальные исследования выявили, что деградация характеристик ПТП при радиационном воздействии значительно меньше, чем МОПэлементов, горизонтальных и даже вертикальных БТ с тонкой базовой областью. Для ПТП не нужна защита затвора от пробоя электростатическим зарядом. Они имеют больший обратный ток затвора, чем МОП ПТ, однако применение двухзатворных конструкций [1.21], эффекта самокомпенсации тока затвора [1.22] позволяет получить в ПТП обратный ток затвора менее 10–14 А. Отметим, что ПТП технологически совместимы как с МОП-элементами, так и с БТ, причем p-канальный ПТП образует комплиментарную пару с вертикальным n-p-nтранзистором и позволяет во многих схемотехнических решениях отказаться от горизонтального p-n-p-транзистора. К сожалению, синтезировать сложнофункциональные аналоговые ИС только на ПТП крайне тяжело, но применение ПТП в качестве входного элемента аналоговых каскадов позволяет получить новое качество как в биполярных, так и в МОП ИС. Указанные свойства ПТП стимулировали появление ряда совмещенных технологий: ПТП-МОП, ПТП-БТ (JFET-MOS, JFET-BJT). Таким образом, для прецизионных аналоговых применений предпочтительнее совмещенная технология, позволяющая одновременно формировать БТ и ПТП, причем наиболее удачным является сочетание вертикального n-p-n БТ и p-канального ПТП.

Так, для БТ характерна лучшая идентичность параметров, чем для МОП-элементов, меньший уровень низкочастотного шума, высокая крутизна при малых геометрических размерах, позволяющая эффективно работать с низкоомной и емкостной нагрузкой. ПТП позволяют создать входные каскады для работы с высокоимпедансным источником сигнала, а совместное применение n-p-n и p-канального ПТП – высококачественные каскады с активной нагрузкой. В то же время переход к субмикронным размерам приводит к увеличению погрешностей аналоговых ИС и требует дополнительной схемотехнической и топологической модернизации аналоговых блоков. 1.4. Проблемы схемотехнического и топологического синтеза и оптимизации В классическом подходе к синтезу система рассматривается путем перехода от частного к общему, т. е. в результате объединения ее подсистем, разрабатываемых отдельно [1.23]. Известны и апробированы алгоритмы расчета и оптимизации электронных схем [1.24], методы синтеза топологии ИС [1.25], которые с успехом применялись при разработке ИС разной степени сложности и функционального назначения. Новый уровень параметров субмикронных элементов ИС, повышенные требования к точности выполнения аналоговых функций, возросшая схемотехническая и топологическая сложность прецизионных аналоговых интерфейсов приводят к необходимости корректировки некоторых основных положений. В рамках классического подхода процесс проектирования аналоговых ИС может быть представлен в виде блок-схемы (рис. 1.1). Сначала синтезируются основные аналоговые блоки, составляющие библиотеку стандартных элементов, а именно: ОУ и ДУ, аналоговые умножители, компараторы и пр. Они экспериментально апробируются, параметры паспортизируются, а дальнейший схемотехнический синтез традиционно выполняется на структурном уровне с использованием элементов библиотеки, охваченных при необходимости цепями ОС. Результатом структурного синтеза является схема электрическая функциональная (СХЭФ). Схемотехнический синтез обычно осуществляется эвристическими методами. В подавляющем большинстве случаев требования ТЗ пытаются удовлетворить путем применения известных технических решений и проведением параметрической оптимизации. Такой подход вполне применим к сложнофункциональным аналоговым ИС со средним уровнем параметров, но не позволяет получить прецизионные характеристики аналоговых интерфейсов.

ТЗ на разработку аналоговой системы

Схемотехнический синтез Выбор аналоговых блоков из существующей библиотеки или синтез аналоговых блоков эвристическими методами Разработка СХЭФ на основе выбранных аналоговых блоков и элементов ОС

Схемотехнический анализ Математическое моделирование на ЭВМ в режиме постоянного тока, в частотной и временной областях Параметрическая оптимизация

Синтез топологии интерактивным методом и ее оптимизация по общему критерию качества

Восстановление СХЭП из топологии с учетом паразитных элементов

Математическое моделирование СХЭП, принятие решения о выполнении требований ТЗ или повторении предыдущих этапов

Рис. 1.1. Классический подход к проектированию аналоговых БИС

Новым направлением схемотехнического синтеза аналоговых ИС является использование нелинейных корректирующих цепей [1.26], принципа само- и взаимной компенсации [1.27]. Нелинейные корректирующие цепи позволяют реализовать потенциальные возможности аналоговых ИС, в частности приблизить их быстродействие в режиме большого сигнала к быстродействию для случая малого сигнала без ухудшения энергетических параметров. Главная проблема применения нелинейных корректирующих цепей в прецизионных аналоговых ИС заключается в минимизации влияния подклю-

чаемой нелинейной корректирующей цепи на основные малосигнальные и статические параметры. Применение принципа само- и взаимной компенсации [1.27] позволяет за счет использования ОС в цепи обоих входов усилителей значительно уменьшить погрешность выполнения аналоговых функций. Успех применения этого принципа связан со степенью свободы исходной схемы, определяемой числом входов дифференциальных активных элементов, которое можно увеличить при создании мультидифференциальных ОУ [1.28]. Последние по энергетическим характеристикам практически идентичны традиционным ОУ, но допускают значительное функциональное и структурное разнообразие, что позволяет реализовать сложные аналоговые функции в предельно экономичных режимах работы [1.29]. К сожалению, вследствие существующего технологического разброса параметров элементов мультидифференциальные ОУ имеют отличающиеся статические параметры по разным входам, что снижает эффективность применения принципа само- и взаимной компенсации. После разработки СХЭП синтезируется топология ИС. Из известных методов проектирования топологии [1.25]: стандартных ячеек, универсальных ячеек, символического, на основе БМК, интерактивного, только два последних применяются в аналоговых ИС. Интерактивный метод предполагает многократное применение процедур ввода и редактирования геометрических фигур на основе технических требований, определяющих минимально допустимые размеры элементов, зазоры между элементами и параметры их физической структуры. Преимуществом этого метода является то, что он позволяет наиболее полно использовать возможности технологического процесса, обеспечить высокую плотность упаковки, т. е. создать в некотором смысле оптимальный проект. В то же время такая разработка топологии носит творческий характер, а ее успешное выполнение зависит от квалификации исполнителя, знания им схемотехники разрабатываемого изделия и влияния топологии элементов на их параметры. В общем случае оптимизация ИС является параметрической. Ее цель заключается в определении вектора параметров, минимизирующих целевую функцию при заданных ограничениях [1.24, 1.30]. В качестве целевой функции чаще всего используется различие между текущим значением требуемой характеристики и критерием качест-

ва. Главными проблемами оптимизации являются отсутствие уверенности в том, что найденное решение является глобально наилучшим, а также выбор критерия качества. Обычно применяются общие критерии качества [1.24, 1.30, 1.31]. Для схемотехнической оптимизации – это реализация заданных частотно-временных характеристик, минимизация чувствительности выходных характеристик к разбросу параметров элементов, устранение неустойчивости в усилителе или активном фильтре и/или обеспечение заданного запаса устойчивости, минимизация энергопотребления. При топологической оптимизации – это минимизация занимаемой площади на кристалле, длины межсоединений, числа паразитных элементов. Синтез и оптимизация прецизионных аналоговых интерфейсов затруднены вследствие недостаточно высокого уровня параметров субмикронных элементов, а также увеличения функциональной сложности изделий и появления в связи с этим новых схемотехнических и топологических особенностей. Анализ специализированных БИС/СБИС электроизмерительной техники и ядерной электроники позволил выделить следующие схемотехнические особенности: 1) многовариантность схемотехнических решений одного и того же функционального аналогового блока, обусловленную различными требованиями к полосе пропускания, скорости нарастания выходного напряжения и погрешности выполнения аналоговой функции; 2) возможность реализации различных аналоговых функций на основе одного аналогового блока при использовании различных цепей ОС; 3) большой динамический диапазон входного и выходного сигнала; 4) широкая номенклатура активных и пассивных элементов, оптимизированных для работы в конкретном режиме; 5) значительное число ОС; 6) использование нескольких источников питания, шин нулевого потенциала; 7) необходимость применения в определенных блоках пассивных элементов с параметрами, которые не могут быть получены в рамках полупроводниковой технологии, а именно: конденсаторов больших емкостей, высокоточных резисторов, высокоомных резисторов; 8) применение подстроечных элементов (внешних или настраиваемых на пластине) для выполнения особоточных аналоговых функций. Схемотехнические особенности аналоговых БИС/СБИС приводят к усложнению разработки топологии, что существенно влияет на уровень получаемых параметров ИС и процент выхода годных.

Высокая техническая сложность разработки топологии определяется следующими основными причинами: 1) большой номенклатурой разногабаритных активных и пассивных элементов; 2) нерегулярностью топологии; 3) необходимостью согласования отдельных элементов по электрическим и тепловым параметрам; 4) большим количеством различных шин аналоговых сигналов, питания, ОС, расположение и пересечение которых между собой влияет на работу ИС; 5) наличием и влиянием на основные электрические параметры тепловых потоков от мощных элементов и механических напряжений, возникающих в процессе производства ИС; 6) необходимостью экранировки во многих случаях отдельных аналоговых блоков от остальной части кристалла; 7) трудностью правильной компоновки аналоговой и цифровой части, входных и выходных шин и контактных площадок для уменьшения паразитного электрического взаимодействия; 8) сложностью трассировки металлических шин с учетом эффекта электромиграции; 9) противоречивостью требований к повышенному быстродействию и, следовательно, минимальным размерам активных и пассивных элементов и точности выполнения аналоговых функций, не достижимой при чрезмерно малых размерах. В итоге для прецизионных аналоговых ИС даже значительные вычислительные ресурсы часто не позволяют провести машинную схемотехническую и топологическую оптимизацию лучше, чем интерактивным путем с привлечением высококвалифицированных разработчиков. Таким образом, применение классического подхода к схемотехническому и топологическому синтезу и оптимизации прецизионных аналоговых интерфейсов затруднено вследствие увеличения статических погрешностей аналоговых блоков при переходе к субмикронным размерам элементов и значительного роста функциональной сложности аналоговых ИС. Можно выделить следующие перспективные направления совершенствования схемотехнического и топологического проектирования аналоговых интерфейсов: разработка библиотек элементов с малыми погрешностями; адаптация принципов нелинейных корректирующих цепей, само- и взаимной компенсации; разработка новых методов проектирования; формулировка новых критериев качества.

1.5. Проблемы моделирования Синтез СХЭП неразрывно связан с ее анализом, который в большинстве случаев выполняется путем математического моделирования с применением ЭВМ поведения ИС в режиме постоянного тока, в частотной и временной областях. Погрешность математического моделирования во многом определяется адекватностью и точностью моделей элементов, полнотой описания ИС с учетом паразитных элементов топологии и корпуса. С увеличением степени интеграции, в частности при переходе к субмикронным размерам элементов, влияние на характеристики ИС паразитных эффектов настолько усиливается, что полупроводниковые структуры уже невозможно разделить на активные, пассивные и паразитные элементы. Их надо рассматривать как единое целое без существенных упрощений. В этом случае при моделировании необходимы качественно новые подходы, например применение методологии автоматического синтеза компактных эквивалентных схем полупроводниковых приборов и структур [1.32, 1.33]. К сожалению, методы такого синтеза только начинают развиваться [1.32]. Возможно моделирование небольших фрагментов и на уровне численных диффузионнодрейфовых моделей [1.33]. Этот подход, однако, требует значительных затрат вычислительных ресурсов ЭВМ. В связи с этим при моделировании современных БИС/СБИС целесообразно искать компромиссные решения в выборе моделей элементов ИС [1.34], в идентификации их параметров и в упрощенном описании паразитных элементов [1.35, 1.36]. Большинство программ схемотехнического моделирования основаны на алгоритмах и даже используют исходные тексты программы Spice2G, поэтому их обычно называют «Spice-подобные». В них, как правило, применяют компактные электрические модели элементов. Исходные параметры этих моделей определяются либо экспериментально, либо с помощью физико-топологического моделирования. При идентификации моделей с сосредоточенными параметрами используются прямые электрические измерения или применяются оптимизационные процедуры [1.37]. Идентификация же параметров распределенных электрических моделей обычно проводится с привлечением результатов физико-топологического моделирования [1.37]. Основные требования к «хорошей» модели транзисторных структур сформулированы в [1.34, 1.38, 1.39]. Был также выработан упрощенный подход к схемотехниче-

скому моделированию ИС, предполагающий, что в зависимости от режима работы и особенностей применения допускается описание элемента несколькими различными моделями или различными наборами параметров одной и той же модели [1.40]. Точность результатов схемотехнических расчетов во многом непосредственно зависит от адекватности и точности моделей элементов и методов идентификации их параметров. При этом под адекватностью модели понимаем степень соответствия или правильность отображения моделью физических процессов, реально протекающих в полупроводниковой структуре [1.37], а под точностью модели – степень совпадения описания моделью характеристик элементов с экспериментальными данными [1.37]. Идентификация параметров электрических моделей основана на сопоставлении некоторых экспериментально полученных характеристик с численными значениями для них, найденными с помощью модели. При этом параметры модели подбираются таким образом, чтобы достичь требуемого совпадения экспериментальной и расчетной характеристик. Для определения динамических параметров могут дополнительно применяться специальные тестовые структуры, изготавливаемые с рассматриваемым элементом в едином технологическом процессе. Идентификация параметров на практике, как правило, проводится при помощи параметрической оптимизации и имеет все присущие этому методу особенности [1.41]: необходимость выработки критерия качества, существование нескольких локальных экстремумов и целесообразность привлечения дополнительных физических соображений для отбора одного экстремума из установленного набора, выбор критерия для оценки отклонения результатов измерений и моделирования. Проблема идентификации параметров моделей значительно обострилась в последнее время [1.41]. С одной стороны, это связано с желанием создать универсальную модель, пригодную для применения на различных этапах создания БИС/СБИС, а именно: проверки функционирования, анализа чувствительности СХЭП к изменению параметров элементов, прогнозирования характеристик при изменениях технологического процесса и размеров элементов, оптимизации параметров. Для успешного решения каждой из указанных задач модель должна удовлетворять различным требованиям. Поэтому «хорошая» модель создается на основе компромисса между многими, часто противоречивыми требованиями. С другой стороны, переход к субмикронным размерам элементов ИС приводит к появлению новых эффектов, которые необходимо

учитывать в модели. В то же время повышенный разброс параметров таких элементов затрудняет сравнение результатов моделирования с результатами измерений, так как может быть не ясно, результаты измерений каких структур (каких партий, пластин, конструкций и др.) следует принимать за основу для сравнения. Учитывая важность проблем модернизации моделей элементов и идентификации их параметров, в рамках Альянса предприятий электронной промышленности (Electronic Industry Alliance – EIA) был создан Совет по компактным моделям (Compact Model Council – CMC). Подобные работы проводятся и в рамках Ассоциации

полупроводниковых

фирм-разработчиков

(Fabless

Semiconductor

Association) [1.42]. Указанный Совет сформулировал основные требования к компактным моделям [1.43], в числе которых есть подробная документированная методология идентификации параметров. В частности, модель должна быть адекватна, что определяется по качественным тестам, и должна иметь хорошую точность. При определении последней необходимо указывать, погрешность какой величины была измерена, способы ее определения и границы допустимого динамического диапазона [1.41]. Главная проблема в оценке точности модели заключается в выборе характеристики, по которой необходимо проводить оценку. Так, высокая точность моделирования функции (вольт-амперной характеристики) не свидетельствует о хорошей точности моделирования производной функции (малосигнальных параметров – выходного сопротивления, дифференциального коэффициента передачи тока БТ, крутизны ПТ), которые определяют основные параметры аналоговых ИС. В общем случае величина погрешности является функцией тока и напряжения и может сильно зависеть от того, какую из этих величин считать независимой. Способ определения погрешности на практике следует выбирать исходя из поставленной цели. На точность моделирования значительно влияют паразитные элементы, поэтому для прецизионных аналоговых ИС проводят повторное схемотехническое моделирование после разработки топологии и выделения паразитных элементов. При моделировании современных БИС/СБИС также необходимо учитывать ряд дополнительных факторов [1.44]: разброс параметров элементов, перекрестные помехи, индуктивность и сопротивление шин питания, нулевого потенциала, взаимные индуктивности, влияние корпуса ИС.

Точность моделирования зачастую является настолько проблематичной и связанной с риском финансовых потерь, что многие разработчики ИС перепроверяют параметры моделей, полученные из кремниевой мастерской, и даже выполняют физическое моделирование – предварительную проверку изготовленных отдельных фрагментов ИС. При проектировании особо сложных изделий для идентификации параметров моделей применяют самостоятельно разработанные тестовые структуры, в том числе отдельные простейшие аналоговые и цифровые узлы. В качестве физического моделирования также можно рассматривать предварительное макетирование отдельных макроблоков на программируемых ИС перед их реализацией в виде заказных или полузаказных ИС. Таким образом, фрагменты ИС, содержащие аналоговые функционально завершенные блоки с субмикронными элементами, при моделировании необходимо, строго говоря, рассматривать как единое целое без существенных упрощений. Невозможность в настоящее время реализации этого подхода в полном объеме привела к развитию упрощающих подходов: совершенствованию компактных электрических моделей и методов выделения паразитных элементов. При этом основными проблемами являются: повышение адекватности описания физических процессов и точности моделирования транзисторных структур, разработка критериев качества для определения погрешности моделей, создание методик идентификации параметров моделей и учета влияния наиболее существенных паразитных элементов. 1.6. Системный подход к проектированию Постоянная потребность рынка в прецизионных аналоговых интерфейсах заставляет искать эффективные способы разрешения рассмотренных проблем проектирования. Поэтому, с нашей точки зрения, целесообразен отказ от классического подхода и переход на системный подход к их проектированию [1.45]. Системный подход к синтезу предполагает последовательный переход от общего к частному с постоянным ориентированием на достижение поставленной цели [1.23]. В соответствии с этим и проведенным анализом системный подход к проектированию аналоговых интерфейсов должен быть направлен на получение требуемых параметров ИС при наличии большого количества ограничений: экономических, технологических, схемотехнических и топологических. Необходимо четко определить главную цель, с учетом которой сформулировать задачи для всех этапов проектирования, вы-

делить приоритетные направления и выбрать из большого многообразия факторов только влияющие на достижение поставленной цели. Предлагаемое изменение процесса проектирования микроэлектронных аналоговых интерфейсов в рамках системного подхода отражено в общей блок-схеме (рис. 1.2) [1.45]. Первоочередным этапом системного подхода является формулирование главной цели, содержащей технические и экономические характеристики. Другим существенным отличием системного подхода от классического является разработка СХЭФ на основе идеальных аналоговых блоков с предварительной выработкой граничных требований к параметрам используемых блоков и элементов ОС, необходимых для достижения главной цели. Экономическая цель проекта существенно влияет на способ реализации аналогового интерфейса в виде заказной ИС, полузаказной ИС или ПАИС. Техническая цель в соответствии с требованиями к основным аналоговым блокам определяет выбор технологии изготовления. На основе технической цели и выбранной технологии изготовления формулируют критерии качества для идентификации параметров моделей, схемотехнической и топологической оптимизации. Если от аналогового интерфейса главным образом требуются прецизионные характеристики, то его разрабатывают в виде заказной ИС, а при необходимости уменьшения временных и материальных затрат – на специализированном БМК с использованием совмещенной ПТП-БТ технологии. При схемотехническом проектировании ИС необходимо найти источники максимальной погрешности (аналоговые блоки или элементы функциональной ОС), выяснить возможность уменьшения погрешности методами само- и взаимной компенсации, применением подстроек на пластине параметров особо точных элементов/узлов или использованием внешних элементов с требуемыми характеристиками. При синтезе СХЭП на уровне элементов особое внимание уделяют входным и выходным цепям, модернизацию которых допустимо проводить эвристическим путем. Выбор активных и пассивных элементов осуществляют с учетом типовых значений паразитных параметров, одновременно предусматривая уменьшение влияния паразитных параметров схемотехническим (выбор режима работы, введение компенсирующих и фильтрующих цепей) и конструктивно-топологическим способами

ТЗ на разработку аналогового интерфейса Формулировка главной техникоэкономической цели

Разработка СХЭФ на основе идеальных аналоговых блоков и элементов ОС Математическое моделирование на основе аналитических выражений

Предварительная выработка требований к аналоговым блокам и элементам ОС

Определение вида реализации ИС: ASIC, БМК, ПАИС

Выбор технологии изготовления: БТ, ПТП, МОП

Схемотехнический синтез

Методы: синтеза на уровне блоков и элементов схемотехнического моделирования проектирования топологии элементов и фрагментов

Выбор аналоговых блоков и элементов ОС из существующей библиотеки Синтез новых аналоговых блоков

Схемотехнический анализ Определение основных факторов, влияющих на достижение цели Математическое моделирование на ЭВМ поведения ИС в режиме постоянного тока, в частотной и временной областях Параметрическая оптимизация

Синтез топологии интерактивным методом:

Выработка критериев качества: параметров СХЭП параметров топологии

параметров моделей Физическое моделирование Настройка параметров модели

Методы идентификации параметров модели

активных и пассивных элементов фрагментов Оптимизация Восстановление СХЭП из топологии с учетом паразитных элементов

Математическое моделирование СХЭП, принятие решения о выполнении требований ТЗ или повторении предыдущих этапов

Рис. 1.2. Системный подход к проектированию прецизионных аналоговых интерфейсов

(уменьшение взаимодействия через полупроводниковую подложку, индуктивностей и емкостей корпуса, выбор конструкций элементов с наименьшей емкостной связью с подложкой). Эти работы выполняют непосредственно при синтезе СХЭП до разработки топологии. После разработки топологии восстанавливают СХЭП из топологии и уточняют величины параметров паразитных элементов. При синтезе топологии также ориентируются на достижение цели, в соответствии с которой не просто масштабируют площади элементов, а оптимизируют конструкции для минимизации паразитных емкостей, объемных сопротивлений, уровня низкочастотного шума, обеспечения наилучших малосигнальных характеристик при требуемом рабочем токе, создают функционально-интегрированные структуры. Такое многообразие конструкций элементов значительно усложняет восстановление СХЭП из топологии, но обеспечивает наилучшее сочетание точности выполнения аналоговых функций, быстродействия, энергопотребления. При моделировании могут применяться все его известные типы, а именно: физическое, аналитическое математическое (процессы функционирования записываются в виде некоторых функциональных зависимостей, которые исследуются аналитическими методами), математическое на ЭВМ. Последний – наиболее распространенный тип моделирования. Однако иногда применение его для анализа поведения ИС затруднено вследствие отмеченных ранее проблем. В этом случае возможно использование аналитических выражений. Разработка аналитических выражений требует высокой квалификации разработчиков и не дает необходимой точности вычислений, однако позволяет выделить тенденции влияния параметров и значительно упрощает процесс последующего математического моделирования на ЭВМ или физического моделирования. Примером использования аналитических выражений является выбор режима работы ПТП, при котором ток прямо смещенного истокового перехода компенсирует ток обратно смещенного стокового [1.22]. Отметим также выбор отношения ширины затвора к длине ПТ истокового повторителя, в котором смещение по постоянному току входного транзистора задается обратным током p-n-перехода. В этих случаях аналитические выражения позволили сделать важные качественные и приблизительные количественные выводы по конструкции и режимам работы транзисторов, которые подтвердились экспериментально.

Физическое моделирование требует значительных временных и материальных затрат, однако дает максимально достоверные результаты. Чаще всего физическое моделирование применяют при создании аналоговых блоков, которые определяют важнейшие параметры заказных ИС, или тестовых схем (кольцевые генераторы, простейшие ДУ и пр.) для идентификации параметров моделей при так называемой калибровке кремнием. Настройка параметров моделей при системном подходе проводится в основном для тех характеристик, которые определяют достижение цели проектирования. 1.7. Выводы 1. Для улучшения показателей качества современной радиоэлектронной аппаратуры применяются прецизионные аналоговые интерфейсы на основе специализированных аналоговых и аналого-цифровых ИС. 2. Рассмотрение тенденций проектирования прецизионных аналоговых БИС позволило выделить четыре комплекса проблем: организационно-экономические; выбор технологии изготовления; выполнение схемотехнического и топологического синтеза и оптимизации; моделирование. 3. Прецизионные БИС рекомендуется реализовывать в виде заказных или полузаказных (на базовых матричных кристаллах) микросхем. Заказные микросхемы характеризуются лучшими техническими параметрами, но их проектирование связано со значительными материальными и временными затратами. 4. По совокупности факторов для изготовления прецизионных аналоговых БИС предпочтительнее применение совмещенной технологии, позволяющей одновременно сформировать n-p-n БТ и p-канальный полевой транзистор с p-n-переходом. 5. Классический подход к схемно-топологическому синтезу не позволяет получить малые статические погрешности аналоговых блоков при субмикронных размерах интегральных элементов. 6. Синтез СХЭП чрезвычайно затруднен без использования математического моделирования на компьютере поведения ИС, погрешность которого в большей степени определяется адекватностью и точностью моделей интегральных элементов и учетом паразитных параметров топологии и корпуса. 7. При моделировании функционально-завершенных блоков, выполненных по субмикронным технологиям, их необходимо рассматривать как единое целое без су-

щественных упрощений. Невозможность в настоящее время реализации этих требований привела к развитию упрощающих положений: совершенствованию компактных электрических моделей и методов экстракции паразитных элементов ИС. 8. Основными проблемами моделирования ИС являются: повышение адекватности описания физических процессов и точности моделирования характеристик транзисторных структур, разработка критериев качества для определения погрешности моделей, создание методик идентификации параметров моделей и учета влияния наиболее существенных паразитных элементов. 9. В результате анализа указанных проблем сформулирован системный подход к проектированию прецизионных аналоговых интерфейсов на базе БИС/СБИС, «идеальная» блок-схема которого приведена на рис.1.2. 1.8. Литература 1.1. Дворников О.В. Элементная база нового поколения радиоизмерительной техники // Компоненты и технологии. – 2004. – № 6. – С. 58–63. 1.2. Мокров Е.А. Проблемы и перспективы развития датчиковой аппаратуры // Микросистемная техника. – 2003. – № 9. – С. 11–17. 1.3. Телец В.А., Никифоров А.Ю. Микроэлектронные преобразователи физических величин и компоненты датчиков – перспективная элементная база микросистемной техники // Микросистемная техника. – 2001. – № 1. – С. 6–12. 1.4. Адамов Ю.Ф., Сомов О.А., Шевченко Е.А. Системы на кристалле в современной электронике // Микросистемная техника. – 2004. – № 5. – С. 34–38. 1.5. Прохоров К.Я., Орликовский А.А., Соколов А.Г. Англо-русский словарь по микроэлектронике. – М.: Рус. яз., 1993. – 391 с. 1.6. Системы на кристалле: возможности технологии и дизайна // Chip News. – 1998. – No 8–10. 1.7. Элементная база для разработки радиоэлектронной аппаратуры нового поколения / A.С. Басаев, В.Д. Вернер, B.В. Ермак и др. // Микросистемная техника. – 2002. – №. 12. – С. 31–34. 1.8. http://www.angstrem.ru. 1.9. http://www.asic.ru. 1.10. Бухтеев А, Немудров В. Системы на кристалле. Новые тенденции // Электроника: НТБ. – 2004. – № 3. – С. 52–56.

1.11. Бухтеев А., Морозов С., Соколов С. Структурные ASIC – виток эволюции БМК или готовая платформа для создания систем на кристалле // Chip News. – 2004. – No 8. – С. 5–17. 1.12. http://www.arraydesign.com. 1.13. Дворников О.В., Чеховский В.А. Аналоговый биполярно-полевой базовый матричный кристалл с расширенными функциональными возможностями // Chip News. – 1999. – No 2. – С. 21–24. 1.14. Baturitsky M.A., Dvornikov O.V., Tchekhovski V.A. An analog bipolar-jfet master slice array for front-end electronics design // Nuclear Instruments and Methods in Physics Research. – 2003. – Vol. A 498. – P. 443–452. 1.15. http://www.anadigm.com. 1.16. Стешенко В.Б. Практика автоматизированного проектирования радиоэлектронных устройств. – М.: Нолидж, 2002. – 768 с. 1.17. Импортозамещающая технология ПЛИС – БМК. Часть I. Разработка радиоэлектронной аппаратуры двойного применения / В. Евстигнеев, А. Кошарновский, Е. Дегтярев и др. // Компоненты и технологии. – 2004. – № 7. – С. 80–86. 1.18. Пресс-служба РАСУ, Корр. АРМС-ТАСС. Задача создания отечественной элементной базы по-прежнему остается нерешенной // Chip News. – 2004. – No 4. – С. 28. 1.19. Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. – М.: Энергоатомиздат, 1983. – 216 с. 1.20. Дворников О.В. Создание конкурентоспособных аналоговых БИС по совмещенной BJT-JFET технологии // Электроника: НТБ. – 1998. – № 3–4. – С. 59–62. 1.21. Дворников О.В., Чеховский В.А. Интегральные сверхмалошумящие зарядочувствительные усилители // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – Ч. 1 – С. 94–107. 1.22. Патент РФ 2046455, МПК H 01 L 29/80. Способ включения полевого транзистора с управляющим р-n-переходом / О.В. Дворников, Д.Е. Просандеев, А.А. Володкевич; Минск. научн.-исслед. приборостроит. ин-т. – № 5036924; Заявл. 13.04.92; Опубл. 20.10.95 // Бюл. № 29.

1.23. Советов Б.Я., Яковлев С.А. Моделирование систем. – М.: Высш. шк., 1985. – 271 с. 1.24. Сигорский В.П., Петренко А.И. Алгоритмы анализа электронных схем. – М.: Сов. радио, 1976. – 608 с. 1.25. Гурский Л.И., Степанец В.Я. Проектирование ИС. – Мн.: Навука i тэхнiка, 1991. – 295 с. 1.26. Прокопенко Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах. – Ростов-на-Дону: Северо-Кавказского науч. центра высш. шк., 2000. – 223 с. 1.27. Крутчинский С.Г. Структурный синтез аналоговых электронных схем. – Ростов-на-Дону: Северо-Кавказского науч. центра высш. шк., 2001. – 180 с. 1.28. Старченко Е.И. Операционные усилители с мультидифференциальными входными каскадами // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2002. – Ч. 1. – С. 35–42.

1.29. Крутчинский С.Г., Старченко Е.И. Мультидифференциальные операционные усилители и прецизионная микросхемотехника // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – Ч. 2. – С. 125–137. 1.30. Бубенников А.Н., Садовников А.Д. Физико-технологическое проектирование биполярных элементов кремниевых БИС. – М.: Радио и связь, 1991. – 288 с. 1.31. Казеннов Г.Г., Щемелинин В.М. Топологическое проектирование нерегулярных БИС. – М.: Высш. шк., 1990. – 112 с. 1.32. Абрамов И.И. Методология автоматического синтеза компактных эквивалентных схем полупроводниковых приборов и структур // Микросистемная техника. – 2002. – № 6. – С. 18–23. 1.33. Абрамов И.И. Моделирование физических процессов в элементах кремниевых интегральных микросхем. – Мн.: БГУ, 1999. – 189 с. 1.34. Абрамов И.И., Харитонов В.В. Проблемы моделирования элементов кремниевых интегральных схем // Электронная техника. Сер.3. Микроэлектроника. – 1991. – Вып. 5. – С. 3–9. 1.35. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 1. Интегральные резисторы // Проблемы со-

временной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – Ч. 1. – С. 23–27. 1.36. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 2. Интегральные конденсаторы // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – Ч. 1. – С. 45–48. 1.37. Абрамов И.И. Курс лекций «Моделирование элементов интегральных схем». – Мн: БГУ, 1999. – 92 с. 1.38. МОП-СБИС. Моделирование элементов и технологических процессов / Под ред. П. Антонетти, Д. Антониадиса, Р. Даттона, У. Оулдхема. – М.: Радио и связь, 1988. – 496 с. 1.39. Кремлев В.Я. Физико-топологическое моделирование структур элементов БИС. – М.: Высш. шк., 1990. – 144 с. 1.40. Бубенников А.Н. Моделирование интегральных микротехнологий, приборов и схем. – М.: Высш. шк., 1989. – 320 с. 1.41. Денисенко В. Моделирование МОП транзисторов. Методологический аспект // Компоненты и технологии. – 2004. – № 9. – С. 32–37. 1.42. http://www.fsa.org. 1.43. Compact Model Council Homepage. http://www.eigroup.org/cmc. 1.44. Денисенко В. Проблемы схемотехнического моделирования КМОП СБИС // Компоненты и технологии. – 2002. – № 3. – С. 74–78, № 4. – С. 100–104. 1.45. Абрамов И.И., Дворников О.В. Тенденции и проблемы проектирования прецизионных аналоговых интерфейсов // Нано- и микросистемная техника. – 2005. – № 10. – С. 23–35.

ГЛАВА 2. Биполярные и полевые транзисторы БИС/СБИС Системный подход к синтезу предполагает последовательный переход от общего к частному с постоянной направленностью на достижение поставленной цели. Применение системного подхода в проектировании микроэлектронных аналоговых интерфейсов возможно только при учете специфики интегральных элементов на основных этапах разработки (табл. 1.2), а именно: при аналитических расчетах для предварительной выработки требований к аналоговым блокам и элементам ОС; выборе технологии изготовления ИС; выработке критериев качества для схемотехнической и топологической оптимизации; выполнении схемотехнического и топологического синтеза и моделирования. Рассмотрим основные положения по применению БТ и ПТ в прецизионных аналоговых БИС/СБИС. 2.1. Особенности параметров и характеристик 2.1.1. Упрощенные модели Для математического моделирования на ЭВМ обычно применяют физикотопологические и электрические модели. Физико-топологическая модель описывает поведение элемента ИС, используя конструктивно-технологические и электрофизические параметры, а в электрической модели аналоговыми компонентами являются диоды, источники тока и напряжения, сопротивления, емкости, индуктивности или их сочетания [2.1]. Целью упрощенного математического моделирования на основе аналитических выражений является качественное изучение поведения блоков и узлов ИС и определение основных тенденций влияния параметров элементов на достижение цели проектирования для повышения эффективности последующего машинного моделирования. При этом от моделей элементов требуется максимальная простота, доступность для аналитических вычислений, но в тоже время учет интегральной реализации. Для этих целей целесообразно использовать комбинированные модели [2.1], в основе которых лежат электрические модели, причем ряд параметров определяются исходя из конструктивно-технологических и электрофизических параметров как в физико-топологических моделях. Для описания биполярного транзистора при аналитических расчетах часто применяется известная электрическая модель Гуммеля−Пуна (Gummel H.K., Poon H.C.). Модель Гуммеля−Пуна в виде эквивалентной электрической схемы приведена на рис.

2.1, а малосигнальная электрическая схема (для изменения напряжения на p-nпереходах менее ϕT) с источниками шумов – на рис. 2.2*. Знаки указаны для n-p-nтранзистора, а положительным считается ток, втекающий в транзистор. Для интегральных вертикальных транзисторов, обозначенных на рисунках как NPN и PNP, и горизонтального (латерального) p-n-p-транзистора (LPNP) показано подключение p-nперехода между транзистором и подложкой (SUB – substrate). В соответствии с моделью для «внутреннего» транзистора не учитывается падение напряжения на полупроводниковых областях и справедливы упрощенные выражения [2.2, 2.3]: IB =

I I BE1 + I BE 2 + BC1 + I BC 2 , BF BR

V V  I  I C = 1 − BC − BE (I BE1 − I BC1 ) − BC1 − I BC 2 , BR  VAF VAR 

(2.2)

V V  I  I E = −1 − BC − BE (I BE1 − I BC1 ) − BE1 − I BE 2 , BF  VAF VAR 

(2.3)

  V I BE1 = IS  exp BE − 1 , ϕT  

(2.4)

  V I BE 2 = ISE  exp BE − 1 , mϕ T  

(2.5)

  V I BC1 = IS  exp BC − 1 , ϕT  

(2.6)

  V I BC 2 = ISC  exp BC − 1 , mϕ T  

(2.7)

  V I SUB = ISS  exp SUB − 1 , ϕT  

(2.8)

CBE = CTBE + CJBE,

(2.9)

CTBE = g BE1TF ,

(2.10)

CBC = CTBC + CJBC,

(2.11)

CTBС = g BC1TR ,

(2.12)

_________ *

(2.1)

Условные графические обозначения и наименования компонентов схемы на рисунках, а также наименования переменных величин и их размерности для результатов моделирования соответствуют принятым в программах DesignLab Release_8,

Рис. 2.1. Эквивалентная электрическая схема БТ

Рис. 2.2. Малосигнальная эквивалентная электрическая схема БТ с источниками шумов

CJE

C JBE =

 VBE  1 −   VJE 

(2.13)

MJC

,

(2.14)

 VBC  1 −   VJC 

C JSUB =

CJS  VSUB  1 −   VJS 

MJS

,

(2.15)

g BE1 =

dI BE1 , dVBE

(2.16)

g BE 2 =

dI BE 2 , dVBE

(2.17)

g BC1 =

dI BC 1 , dVBC

(2.18)

dI BC 2 , dVBC

S 2 S NRC ≡

,

CJC

C JBC =

g BC 2 =

MJE

(2.19)

2 dI NRB 4kT ≡ = , df RB

2 NRB

2 dI NRC 4kT = , df RC

2 S NRE ≡

S

2 NB

2 dI NRE 4kT = , df RE

2 dI NB I BAF KF ≡ = 2qI B + , df f

2 S NC ≡

2 dI NC = 2qI C , df

(2.20) (2.21) (2.22) (2.23) (2.24)

f2

IN =

∫S

2 N

df ,

(2.25)

f1

где IC, IB, IE, ISUB, IBE1, IBE2, IBC1, IBC2 – ток коллектора, базы, эмиттера, подложки и протекающий через диоды эквивалентной схемы; BF*, BR – статический коэффициент __________ *

По возможности обозначения параметров соответствуют принятым в «Spiceподобных» программах.

передачи тока в схеме с общим эмиттером (β) в активном режиме работы БТ при прямом и инверсном включении в том случае, когда можно пренебречь его зависимостью от тока и напряжения на коллекторном переходе. В качестве BF (BR) можно приблизительно принять максимальное значение коэффициента передачи β при прямом (инверсном) включении и VBC = 0 (VBE = 0); VBE, VBC, VSUB − напряжение на p-nпереходах база−эмиттер, база−коллектор, подложки (подложка−коллектор VSUBC для вертикальных

n-p-n

БТ,

подложка−база

VSUBB

для

горизонтальных

p-n-p-

транзисторов), VXY = VX – VY; VAF, VAR – напряжение Эрли при прямом и инверсном включении; IS − ток, обусловленный переносом неосновных носителей заряда в базе; ISS − обратный ток насыщения p-n-перехода подложки; ISE, ISC − обратный ток насыщения, обусловленный процессами генерации-рекомбинации в области пространственного заряда (ОПЗ) эмиттерного, коллекторного p-n-переходов; ϕT=kT/q − температурный потенциал; q − заряд электрона; k − постоянная Больцмана; T − абсолютная температура; m − фактор, характеризующий отклонение ВАХ p-n-перехода от экспоненциальной зависимости; C**, CT**, CJ** − суммарная, диффузионная и барьерная емкости соответствующего (**) p-n-перехода в рабочем режиме; CJE, CJC, CJS − барьерные емкости эмиттерного, коллекторного перехода и перехода подложки при отсутствии внешнего напряжения на p-n-переходе; TF, TR – время пролета неосновных носителей заряда через квазинейтральную базу в активном режиме работы при прямом и инверсном включении; VJE, VJC, VJS − контактная разность потенциалов эмиттерного, коллекторного и перехода подложки; MJE, MJC, MJS – показатель степени барьерной емкости эмиттерного, коллекторного и перехода подложки в зависимости от обратного напряжения, (MJ = 0,33–0,5); gBEI, gBCI – проводимости i-х диодов эквивалентной схемы в режиме малого сигнала; RB − сопротивление базы (максимальное) при отсутствии внешнего напряжения на p-n-переходах; RC, RE − сопротивления полупроводниковых областей коллектора и эмиттера; SNRB, SNRC, SNRE, SNB, SNC – спектральные плотности теплового шума сопротивлений RB, RC, RE, дробового шума базового и коллекторного тока; KF, AF − коэффициент и показатель степени избыточного низкочастотного шума (фликер-шума); f – частота; IN – среднеквадратическое значение тока шумов в полосе частот от f1 до f2 при известной спектральной плотности шумов SN. Для определения величины источников тока INRB, INRC, INRE, INB, INC ма-

лосигнальной эквивалентной электрической схемы необходимо соответственно использовать спектральные плотности SNRB, SNRC, SNRE, SNB, SNC. Источник тока между коллектором и эмиттером управляется напряжением на внутренних p-n-переходах, которое при учете влияния сопротивлений RB, RC, RE составляет часть напряжения, приложенного к выводам транзистора. Рассмотренная модель предназначена для аналитических расчетов и поэтому более проста по сравнению с моделью, применяемой в «Spice-подобных» программах. Последняя, в дальнейшем будем ее называть «Spice-модель», дополнительно учитывает следующие основные факторы [2.4]. 1). Спад коэффициента передачи β в области больших коллекторных токов: V   V 21 − BC − BE   VAF VAR  (I − I ) − I BC1 − I , IC = BE1 BC 1 BC 2 NK BR  4 I BE1 4 I BC1  1 + 1 + +  IKF IKR  

(2.26)

где IKF, IKR – ток «излома» для прямого и инверсного включения БТ; NK − показатель степени (обычно NK = 0,5). 2). Влияние эффекта высокого уровня инжекции на время пролета неосновных носителей заряда через базу БТ с использованием параметров ITF, VTF, XTF. При этом параметр TF необходимо заменить на TFHL: TFHL

2    I BE1 VBC   exp . = TF 1 + XTF  1,44VTF    I BE1 + ITF  

(2.27)

3). Конструктивное разделение барьерной емкости коллекторного перехода на две части, а именно: под эмиттером XCJC⋅CJBC и вне эмиттера (1 − XCJC)CJBC, где XCJC – коэффициент «расщепления» барьерной емкости коллекторного перехода. Составляющую XCJC⋅CJBC следует применять в выражении (2.11) вместо CJBC, а конденсатор с емкостью (1 − XCJC)CJBC подсоединяется между внутренним узлом коллектора и внешним выводом базы. 4). Зависимость сопротивления базы от тока: RB = RBM + 3( RB − RBM )

tgX − X , 2 X (tgX )

(2.28)

X =

IB −1 IRB , IB 2,4317 IRB

1 + 14,59025

(2.29)

где RB – сопротивление базы при токе IB; RBM − сопротивление базы (минимальное) при максимальном базовом токе; IRB − ток базы, при котором сопротивление базы составляет 0,5(RB + RBM). Для определения основных параметров комбинированной модели Гуммеля−Пуна возможно применение следующих зависимостей, в том числе полученных для полупроводникового диода [2.3]:  DP DN + I SDIF = qn I2 S PN   N D LP N A L N  DP DN I SDIF = qn I2 S PN  +  N D xN N A xP

C JPN =  2εε 0 =  q

d ОПЗ S PN , 2τ 0

εε 0 S PN d ОПЗ

(2.31) (2.32)

,

 1 1  +  NA ND

VJ = ϕT ln IS =

(2.30)

  при x N << LP = DPτ P , x P << LN = DNτ N , 

I SGR = qn I

d ОПЗ

  , 

(2.33)   (VJ − V PN )  

N AND , nI2

q 2 D NB n I2 S E qD NB n I2 S E , ≈ QB 0 N ABW BA

MJ

,

(2.34) (2.35) (2.36)

где ISDIF − обратный ток насыщения диода, обусловленный диффузионными процессами; ISGR − обратный ток насыщения диода, обусловленный процессами генерациирекомбинации в ОПЗ; CJPN − барьерная емкость диода; dОПЗ – ширина ОПЗ; VJ − контактная разность потенциалов p-n-перехода; nI − собственная концентрация; SPN − площадь p-n-перехода; ND, NA – концентрации ионизированных доноров и акцепторов; DP, DN − коэффициенты диффузии неосновных носителей заряда в областях n- и p-типа; LP, LN – диффузионные длины неосновных носителей заряда в областях n- и p-типа; τP, τN – времена жизни неосновных носителей заряда в областях n- и p-типа;

xP, xN – протяженность квазинейтральной области p- и n-типа; τ0 – эффективное время жизни носителей заряда в ОПЗ; ε − относительная диэлектрическая проницаемость полупроводника; ε0 − диэлектрическая проницаемость вакуума; VPN − напряжение на p-n-переходе (положительное при прямом смещении и отрицательное при обратном); DNB − коэффициент диффузии электронов в базе n-p-n БТ; SE − донная площадь эмиттерного перехода n-p-n БТ; QB0 − удельная плотность «встроенного» заряда в базе (на единицу площади); WBA = xB – xE – толщина активной базы; xE, xB – протяженности квазинейтральных областей эмиттера, базы; NAB – концентрация ионизированных акцепторов в базе n-p-n БТ. Выражение (2.36) определяет параметр IS n-p-n-транзистора и может применяться для вертикального p-n-p-транзистора при замене NAB на NDB и DNB на DPB. По соотношению (2.30) или (2.31) можно найти величину ISS, по (2.32) – ISE, ISC, по (2.33) – CJE, CJC, CJS. При аналитических расчетах также применяются выражения, справедливые для частных случаев. Так, из (2.3), (2.4) для активного режима работы БТ в прямом включении и VBE/ϕT>>1, учитывая сопротивления полупроводниковых областей, пренебрегая эффектом Эрли и влиянием процессов генерации-рекомбинации, получим: VBE ≈ ϕ T ln

RB   + I E  RE + . 1  1 + BF    1 +  IS  BF  IE

(2.37)

Для n-p-n-транзистора из известного соотношения для коэффициента инжекции

γ [2.3]:  W N D γ = 1 + BA AB PE x E N DE D NB 

−1

  , 

(2.38)

с учетом выражений R SBA =

1

qµ PB N AB ( x B − x E )

,

(2.39)

RSE =

1 qµ NE N DE x E

(2.40)

BF =

µ NB µ PB RSBA , µ NE µ PE RSE

(2.41)

представим параметр BF в виде

где RSBA, RSE – поверхностные сопротивления слоев активной базы (база под эмиттером) и эмиттера n-p-n-транзистора в Ом/квадрат. В выражении (2.41) использованы параметры RSBA, RSE, которые обычно контролируются в технологическом процессе изготовления ИС и поэтому хорошо известны. При аналитических расчетах необходимо различать статический коэффициент передачи тока в схеме с общим эмиттером β DC ≡

IC (в «Spice-подобных» программах IB

обозначается как BETADC) от дифференциального (малосигнального) β AC ≡

dI C dI B

(BETAAC). Первый из них (βDC) определяет постоянные токи в рабочем режиме, а второй (βAC) – характеристики схемы в режиме малого сигнала. Для них справедливо соотношение: β AC =

β DC

I dβ DC 1− C β DC dI C

при VCB = const.

(2.42)

Статический коэффициент передачи βDC уменьшается в области малых коллекторных токов вследствие усиления влияния рекомбинационных процессов, а в области больших токов – из-за наступления эффектов высокого уровня инжекции [2.2, 2.3]. В соответствии с (2.42) только в максимуме зависимости βDC = f(IC), где выполняется условие dβDC/dIC = 0, статический и дифференциальный коэффициенты передачи равны между собой βDCMAX = βACMAX. При малых коллекторных токах βDC нарастает с увеличением коллекторного тока, при этом dβDC/dIC > 0 и βAC > βDC. При больших коллекторных токах начинается спад коэффициента передачи и dβDC/dIC < 0, βAC < βDC. Для прямого включения БТ при VBC = 0 следует βDCMAX = βACMAX = BF. В последующих выражениях используется статический коэффициент передачи тока, который обозначается β. Случаи применения дифференциального коэффициента передачи тока будут указываться. Из (2.2) получим простое выражение для малосигнальной выходной проводимости gOUTB в активном режиме работы БТ при прямом включении: g OUTB ≡

dI C I ≈ C при VBE = const. dVCE VAF

(2.43)

Уменьшение горизонтальных и вертикальных размеров интегральных БТ приводит к более сильному эффекту Эрли. Если величина напряжения Эрли для дискретных n-p-n-транзисторов составляет VAFN = 80–200 В, а для p-n-p БТ – VAFP=40–150В [2.5], то транзисторы современных ИС характеризуются значениями VAFN = 20–40 В, VAFP = 15–30 В [2.6]. Здесь и далее параметры n-p-n-транзисторов обозначаются индексом «N», а p-n-p-транзисторов – индексом «P». Так как согласно [2.3]: VAF =

QB , C JBC 0

(2.44)

где QB – удельная плотность заряда основных носителей в базе (на единицу площади); CJBC0 – удельная барьерная емкость коллекторного перехода (на единицу площади), то для возрастания VAF необходимо увеличение отношения удельной плотности заряда основных носителей в базе к удельной барьерной емкости коллекторного перехода.

Рис.

2.3.

Напряжение

Эрли

n-p-n-

Рис.

2.4.

Напряжение

Эрли

n-p-n-

транзисторов (VAFN) в зависимости от тол-

транзисторов (VAFN) в зависимости от по-

щины n-эпитаксиальной пленки (hЭП)

верхностного сопротивления р-базовой области (RSB)

Для инженерных применений допустима приблизительная оценка величины VAF с использованием полученных нами результатов измерений (рис. 2.3, 2.4) для типовых технологических процессов [2.6]. Напряжение Эрли интегральных горизонтальных p-n-p БТ обычно меньше, чем для n-p-n-транзисторов. Это объясняется тем, что концентрация примеси в базе горизонтального p-n-p-транзистора (эпитаксиальная пленка n-типа) меньше, чем в p-базе n-p-n-транзистора. Использование для интегральных БТ типовых значений напряжения Эрли дискретных транзисторов приводит к большим ошибкам при расчете малосигнальных параметров аналоговых ИС.

Характеристики полевого транзистора с p-n-переходом чаще всего описываются известной моделью Шихмана–Ходжеса (Shichman H., Hodges D.A.). Эквивалентная электрическая схема ПТП приведена на рис. 2.5, а малосигнальная электрическая схема с источниками шумов – на рис. 2.6.

Рис. 2.5. Эквивалентная электрическая схема интегрального p-ПТП с учетом влияния подложки

Рис. 2.6. Малосигнальная эквивалентная электрическая схема ПТП с источниками шумов

Положительным считается ток, втекающий в транзистор. Здесь и далее выражения относятся к наиболее применяемому в полупроводниковых микросхемах p-канальному ПТП (p-ПТП). В соответствии с электрической моделью Шихмана–Ходжеса для «внутреннего» транзистора [2.4]:

I G = − I SG − I DG ,

(2.45)

I S = I DRAIN + I SG ,

(2.46)

I D = − I DRAIN + I DG .

(2.47)

При прямом включении для p-ПТП (VSD > 0): IDRAIN = 0

(2.48)

в области отсечки при VGS > VTO; I DRAIN = BETA(1 + VSD LAMBDA)VSD [2(VTO − VGS ) −V SD ]

(2.49)

в линейной области ВАХ при 0 < VSD < VTO – VGS, VGS < VTO; I DRAIN = BETA(1 + VSD LAMBDA)(VTO − VGS )

2

(2.50)

в области насыщения ВАХ при VSD > VTO – VGS, VGS < VTO. Здесь IG, ID, IS, ISG, IDG, IDRAIN – токи затвора, стока, истока, p-n-перехода исток– затвор, сток–затвор, источника тока эквивалентной схемы ПТП; VGS, VSD – напряжение на p-n-переходе затвор–исток и промежутке исток–сток; BETA – коэффициент пропорциональности (удельная крутизна); LAMBDA – коэффициент модуляции длины канала; VTO – напряжение отсечки (для p-ПТП – положительная величина). В электрической модели также используются малосигнальные параметры (проводимость p-n-перехода исток–затвор gSG, сток–затвор gDG, передаточная проводимость (крутизна) gM, выходная проводимость gSD), определяемые соотношениями [2.4]:

2 ≡ S ND

g SG =

dI SG , dVSG

(2.51)

g DG =

dI DG , dVDG

(2.52)

g SD =

dI DRAIN , dVSD

(2.53)

gM =

dI DRAIN , dVGS

(2.54)

2 dI ND I AF KF 8kT = , g M + DRAIN df 3 f

где SND – спектральная плотность дробового шума тока стока. Учитывая (2.50), получим удобные для аналитических расчетов выражения:

(2.55)

g M ≈ 2 I DRAIN BETA ,

(2.56)

g SD ≈ I DRAIN LAMBDA .

(2.57)

Основные параметры комбинированной модели ПТП можно определить по выражениям, аналогичным БТ, а именно [2.3, 2.4]: ISG, IDG, ISUB – по (2.5) с соответствующей заменой переменных; составляющие обратного тока насыщения каждого p-nперехода – по (2.32) при работе ПТП с обратным и небольшим прямым напряжением на переходах, ориентировочно меньшим, чем 0,5VJ; CSG, CDG, CJSUB – по (2.15), (2.33)– (2.35) с соответствующей заменой переменных; INRS, INRD, IND – по (2.25) с использованием спектральной плотности шума; SNRS, SNRD – по (2.20) с заменой RB на RS и RD. Кроме того, применяются значения напряжения отсечки и удельной крутизны, полученные из соотношений [2.2]: BETA =

4εε 0 µ CH Z , 3aL

qN CH a 2 , VTO = 2εε 0 VTOOG = BETAOG =

2qN CH a 2

εε 0

εε 0 µ CH Z 3aL

,

(2.58) (2.59)

,

(2.60) (2.61)

где VTO, BETA – параметры модели при модуляции толщины канала двумя p-nпереходами; VTOOG, BETAOG – параметры модели при модуляции толщины канала одним p-n-переходом; µCH – подвижность основных носителей заряда в канале; NCH – концентрация ионизированной примеси в канале; Z, L – ширина и длина затвора; a – половина толщины токопроводящей части канала при отсутствии внешнего напряжения. Выражения (2.60), (2.61) справедливы для однородно легированного канала и резких несимметричных p-n-переходов затвор–канал. Преимуществом ПТП при использовании в аналоговых блоках является малая выходная проводимость в области насыщения. Типовое значение 1/LAMBDA = 50–80 В, что больше, чем величина VAFN, VAFP многих интегральных БТ.

2.1.2. Основные критерии качества полевых транзисторов с p-n-переходом Анализ модели Шихмана–Ходжеса и литературных данных позволил сделать ряд выводов по выбору режима работы, топологических размеров и конструкции ПТП для конкретных аналоговых применений. 1. Максимальная крутизна в области насыщения gMMAX достигается при максимальном токе стока [2.2]: I SDMAX

2 µ CH q 2 N CH a3Z = VTO BETA = , 3εε 0 L

(2.62)

4 µ CH qN CH aZ , 3L

(2.63)

2

g MMAX ≈ 2VTO ⋅ BETA =

где ISDMAX – максимальный ток стока в насыщении, ISDMAX ≈ IDRAIN при VGS = 0, VSD = VTO. Параметр ISDMAX иногда используется в модели Шихмана–Ходжеса вместо BETA, 2

например в выражении I DRAIN

V   = I SDMAX (1 + VSD LAMBDA)1 − GS  для области насыще VTO 

ния. Однако коэффициент BETA меньше зависит от разброса параметров технологического процесса и поэтому его применение более распространено. 2. Для схемотехнического анализа шумы ПТП целесообразно описывать через приведенную к затвору спектральную плотность напряжения шумов: 2 S NG ≡

2 AF dV NG S2 KF 8kT I DRAIN ≈ ND = + , 2 2 df 3g M gM gM f

(2.64)

где SNG – приведенная к затвору спектральная плотность напряжения шумов; VNG – среднеквадратическое значение напряжения шумов, приведенное к затвору. В соотношении (2.64) учитывается то, что для большинства ПТП дробовой шум тока стока (SND) значительно превосходит тепловой шум сопротивлений полупроводниковых областей истока и стока (SNRS, SNRD). Полагая, что AF = 1, выражение (2.64) представим в виде: 2 S NG ≈

8kT 4kT KF KF + ≈ + . 3 g M 4 BETAf 3 I DRAIN BETA 4 BETAf

(2.65)

Из (2.65) и (2.58) следует, что приведенный к затвору фликер-шум (второе слагаемое в (2.65)) не зависит от режима работы ПТП и обратно пропорционален отно-

шению ширины затвора к длине Z/L, а минимальное значение приведенного к затвору шума достигается при максимальном токе стока ISDMAX. Среднеквадратическое значение напряжения шумов ПТП в полосе частот от f1 до f2, приведенное к затвору VNG, будет [2.7]: V NG =

8kT 3g M

  f  f W ln 2 + ( f 2 − f1 ) , f1  

(2.66)

где fW – частота изгиба (corner frequency), на которой равны составляющие спектральной плотности фликер-шума и «белого» шума. 3. Предельно возможное для ПТП в схеме с общим истоком усиление медленно изменяющегося напряжения KVMAX достигается при малых токах стока K VMAX =

gM 2 BETA ≈ . g SD LAMBDA I DRAIN

(2.67)

При максимальном токе стока ISDMAX, обеспечивающим максимальную крутизну и минимальный приведенный к затвору шум, KVMAX уменьшится до величины, определяемой выражением: K VMAX ≈

2 при IDRAIN = ISDMAX. LAMBDA ⋅ VTO

(2.68)

4. Частотные свойства транзисторов характеризуются граничной частотой. Граничная частота ПТП fTJ определяется как частота, на которой ток через входную емкость CINP эквивалентной схемы транзистора равен переменному выходному току при коротком замыкании по переменному току на выходе в режиме малого сигнала, а именно [2.2]: f TJ =

gM . 2πC INP

(2.69)

Для схемы с общим истоком при коротком замыкании по переменному току на выходе выполняется равенство: CINP = CSG + CDG + CSTR,

(2.70)

где CSTR – паразитная емкость, соединенная с затвором интегрального ПТП (для p-ПТП это в основном емкость p-n-перехода между затвором и подложкой CJSUB). Существование p-n-перехода подложки не учитывается в модели Шихмана– Ходжеса, поэтому эквивалентную схему интегрального ПТП необходимо дополнить элементами ISUB, CJSUB (рис. 2.5, 2.6).

Если пренебречь влиянием CJSUB, то максимальная граничная частота fTJMAX составит [2.7]: f TJMAX ≈

2µ CH qaN CH d ОПЗ (0) g MMAX ≥ , 2π (C SG + C DG ) 3πεε O L2

(2.71)

где dОПЗ(0) – ширина ОПЗ p-n-перехода затвор–канал при напряжении VGS = 0. 5. Модель Шихмана–Ходжеса не описывает подпороговую область ВАХ. В области отсечки в соответствии с (2.48) IDRAIN = 0 при VGS > VTO. Бревер (Brewer R.J.) предложил определять напряжение отсечки при токе стока, равном конкретному значению ITH (VTO = VGS при IDRAIN = ITH), а область ВАХ ПТП при напряжении VGS, превышающем по абсолютной величине VTO, описывать как [2.8]:   | V − VTO |   V   , I DRAINTH = ITH 1 − exp − SD   exp − GS ϕT    ϕT   

(2.72)

Z µ CH ϕ T 2πqεε 0ϕ T N CH , L

(2.73)

I TH =

где IDRAINTH – ток стока в подпороговой области при |VGS| > |VTO|. Из (2.72) следует, что при VSD >> ϕT крутизна в подпороговой области gMTH будет равна: g MTH =

I DRAINTH

ϕT

.

(2.74)

Из соотношения (2.74) вытекает, что крутизна ПТП в подпороговой области не зависит от размеров затвора Z/L, которые определяют только токовую границу ITH подпороговой области, и поэтому для максимальной крутизны gMMAXTH и максимальной граничной частоты в подпороговой области fTJMAXTH получим выражения: g MMAXTH = f TJMAXTH = f TJMAX f TJMAXTH

=

I TH

ϕT

,

(2.75)

µ d (VTO) qϕ T N CH I TH ≈ CH ОПЗ2 , 2πϕ T C INP (VTO) 2πεε O L

(2.76)

2 I SDMAX ϕ T d ОПЗ (0) 4 VTO VJ ≈ , I TH VTO d ОПЗ (VTO) 3 πϕ T VJ + VTO

(2.77)

где CINP(VTO) – входная емкость ПТП в схеме с общим истоком при напряжении VGS=VTO; dОПЗ(VTO) – ширина ОПЗ p-n-перехода затвор–канал при напряжении VGS=VTO.

6. Наличие сопротивлений полупроводниковых областей истока RS и стока RD приводит к появлению дополнительных источников теплового шума и уменьшению крутизны. Так, для схемы с общим истоком [2.2]: g MRS =

gM , 1 + g M RS

(2.78)

где gMRS – крутизна в схеме с общим истоком с учетом сопротивления истока. Анализ выражений (2.71) и (2.78) позволяет сделать вывод о том, что для улучшения характеристик наиболее распространенной схемы включения с общим истоком конструкция ПТП должна быть несимметричной, обеспечивающей минимальные RS и CDG. 7. Уменьшение обратного тока затвора за счет уменьшения его ширины Z (площади ZL) одновременно приводит к уменьшению входной емкости CINP, крутизны gM, но не изменяет граничную частоту усиления fTJ. При этом возрастает приведенное к затвору среднеквадратическое значение напряжения шума. 8. Уменьшение обратного тока затвора за счет уменьшения его длины L сопровождается увеличением граничной частоты согласно (2.71). Минимальная длина затвора определяется возможностями технологического процесса изготовления полупроводниковых приборов (погрешностью формирования размеров при экспонировании фоторезиста, растравом фоторезиста и окисла, боковым уходом полупроводниковой области затвора) и насыщением скорости основных носителей заряда в канале, что ограничивает увеличение крутизны [2.2]. Кроме того, короткоканальные ПТ имеют избыточный среднечастотный «белый» шум [2.9, 2.10] и высокую выходную проводимость gSD (большая величина LAMBDA), что приводит к падению коэффициента усиления напряжения KVMAX в соответствии с (2.67). 9. Обычно крутизна n-канальных ПТП больше, чем p-канальных вследствие большей подвижности основных носителей заряда в канале. Однако при выборе типа проводимости канала необходимо учитывать его влияние на радиационную стойкость. Экспериментальные исследования показали, что при радиационном воздействии практически не изменяются основные параметры ПТП (крутизна, напряжение отсечки, емкости переходов), но происходит увеличение обратного тока затвора, вызванное уменьшением времени жизни носителей заряда, и появление новых состав-

ляющих спектральной плотности шума Лорентца (Lorentzian noise), обратно пропорциональных квадрату частоты [2.11]: 2 S NG ≈

N K 8kT KF + + ∑ LI 3 g M 4 BETAf I =1 f LI

1

 f   1 +   f LI 

2

,

(2.79)

где fLI – частота, характеризующая i-ю составляющую шума Лорентца; KLI – коэффициент для i-й составляющей шума Лорентца. Шум Лорентца обычно объясняется флуктуациями тока стока вследствие воздействия ловушек заряда на объемных дефектах, поэтому параметры fLI, KLI определяются природой ловушек и зависят от температуры [2.11]. При воздействии γ-радиации в n-ПТП появляются две составляющие шума Лорентца, а в p-ПТП – одна, с коэффициентами KLI, прямо пропорциональными поглощенной дозе [2.11]. В то же время частота изгиба fW и крутизна не изменяются. В результате этого приведенный к затвору «белый» и фликер-шум остаются без изменений, но увеличивается уровень суммарных шумов в низкочастотной области. Для обработки средне- и высокочастотных входных сигналов в условиях небольших доз γрадиации предпочтительны n-ПТП с большой крутизной и малым «белым» шумом, а при сильном радиационном воздействии целесообразно использовать p-ПТП, обеспечивающие минимальное увеличение суммарных шумов. Граница области применения при радиационном воздействии ПТП с определенным типом проводимости канала определяется конструкцией ПТП и технологическим процессом изготовления. 2.1.3. Разброс параметров полупроводниковых приборов Разброс параметров полупроводниковых приборов существенно влияет на величину статической погрешности аналоговых блоков, а в некоторых случаях ограничивает возможности схемотехнического синтеза, например усложняет реализацию принципа само- и взаимной компенсации на мультидифференциальных ОУ. Наибольший вклад в статические погрешности вносит неидентичность коэффициентов передачи тока ∆β/β, прямого падения напряжения на эмиттерных переходах ∆VBE, номиналов интегральных резисторов ∆R/R, разность напряжения затвор–исток ∆VGS пары ПТП при одинаковом токе стока. Для улучшения идентичности параметров интегральных элементов необходимо уменьшать разброс концентраций примеси,

глубин залегания p-n-переходов, линейных размеров полупроводниковых областей. Причем на статические погрешности аналоговых блоков наибольшее влияние оказывает различие параметров элементов, расположенных на небольшой площади полупроводникового кристалла. Разброс линейных размеров сформированных на полупроводниковой пластине областей объясняется рядом причин: погрешностью размеров на фотошаблоне и при выполнении фотолитографии, рассовмещением фотошаблонов, различной величиной боковой диффузии. Погрешность размеров, возникающая при фотолитографии, подробно рассмотрена в [2.12]. Она вызывается подтравливанием, засветкой фоторезиста, дифракцией на неоднородностях фоторезиста, рассеянием объемными неоднородностями фоторезиста. Допустимая величина погрешности формирования размеров обычно указывается в технических требованиях на разработку топологии, характеризует возможности существующего технологического оборудования и может быть уменьшена за счет значительных материальных затрат. Влияние дефектов и неоднородности распределения примеси значительно снижается при использовании ионного легирования. В этом случае разброс параметров вызывается в основном наличием радиального распределения температуры на полупроводниковой пластине при формировании элементов ИС. На идентичность параметров элементов ИС влияют также локальные температурные условия, возникающие на полупроводниковом кристалле при работе микросхемы, и механические напряжения. Последние возникают главным образом на этапе герметизации с применением полимерных материалов, причем максимальный градиент механических напряжений наблюдается на периферии кристалла [2.13]. В центральной области кристалла нагрузки распределяются более равномерно, хотя они очень велики. Другим источником механических напряжений может быть межсоединение, например выполненное из устойчивых для коррозии сплавов Al–Si–Cu, Al–Ti и др. или силицидов металлов. При механических напряжениях изменяется удельное сопротивление полупроводниковых областей и линейные размеры при деформировании, что приводит к изменению основных параметров VBE, β, R, VGS [2.13]. Чувствительность параметров интегральных элементов к механическим напряжениям существенно зависит от кристаллографического направления, типа и концентрации примесей, температуры.

Таким образом, основной причиной неидентичности параметров элементов ИС является существование на полупроводниковой пластине радиальных распределений температуры и механических напряжений. Интегральные элементы, влияющие на статические погрешности, располагают на полупроводниковой пластине максимально близко, при этом они формируются и находятся при функционировании микросхемы в одинаковых условиях, и идентичность параметров максимальна. Выполненные нами экспериментальные исследования показали, что для двух рядом расположенных на одной полупроводниковой подложке n-p-n-транзисторов ∆VBE < 1 мВ, ∆β/β < 5%. Интегральные резисторы имеют воспроизводимость отношения сопротивлений ∆R/R < 1% даже при большом уходе (±20%) поверхностного сопротивления. Для рядом расположенных на полупроводниковой пластине ПТП максимальный ток стока и напряжение отсечки могут отличаться соответственно на ±2%, ±1%, а абсолютный разброс параметров транзисторов разных партий составляет ∆ISDMAX/ISDMAX = ±50%, ∆VTO/VTO = ±30%. Для маломощных однокристальных пар ПТП указанный разброс ISDMAX, VTO вызывает ∆VGS ≈ 10–20 мВ. Совершенствованием топологии можно достичь ∆VGS = 3–5 мВ, что гораздо больше, чем ∆VBE.

Существующая величина неидентичности параметров ∆VBE, ∆β/β не допустима для прецизионных аналоговых блоков. Если для ИС малой степени интеграции влияние неидентичности параметров может быть компенсировано подстройкой характеристик ИС при измерениях на полупроводниковой пластине и в корпусе, то для аналоговых интерфейсов применение подстройки крайне затруднено вследствие значительного увеличения площади кристалла для расположения элементов подстройки в каждом прецизионном блоке. В этом случае необходима модернизация технологического процесса и/или конструкций полупроводниковых элементов по новым критериям качества. Для выявления факторов, определяющих ∆VBE, ∆β/β n-p-n-транзисторов в активном режиме работы, был выполнен анализ модели Гуммеля–Пуна при следующих условиях [2.14]: напряжение на коллекторном переходе равно нулю; в диапазоне коллекторных токов влиянием рекомбинации в ОПЗ p-n-переходов, в области активной и пассивной базы можно пренебречь по сравнению с инжекцией дырок в эмиттер; низ-

кий уровень инжекции. Из этого вытекает IBE2 ≈ 0, IBC2 ≈ 0, β ≈ BF. Кроме того, полагаем BF >> 1. Нами обоснована справедливость сделанных допущений для современных ОУ, работающих с эмиттерными токами n-p-n-транзисторов в диапазоне от 1,0 мкА до 1,0 мА и напряжением на коллекторных переходах от 0,1 до 1,0 В [2.15]. Из выражений (2.37), (2.41), считая подвижность носителей заряда и температуру постоянными на полупроводниковой пластине, получим следующие соотношения [2.14]: ∆β

β

≈

xE ∆BF ∆RSB ∆RSE ≈ − + BF RSB RSE xB − xE

 ∆x E ∆x B  − xB  xE

 ∆R ∆S E x E  ∆x E ∆x B  ∆V BE ≈ −ϕ T  SB + + − − R S x x x xB E B E  E  SB I R  ∆R ∆K B ∆BF  , + E B  SB + − BF  RSB KB BF 

  , 

(2.80)

  ∆R ∆K E   + I E RE  SE +  KE   RSE

  + 

(2.81)

где ∆ – абсолютный разброс величины параметра; KE, KB – коэффициенты формы, характеризующие сопротивление полупроводниковых областей эмиттера и базы, KE=RE/RSE, KB = RB/RSB. Для удобства применения выражений (2.80), (2.81) в них введено относительное изменение параметров. Анализ полученных соотношений позволяет сделать следующие выводы: увеличить идентичность n-p-n-транзисторов по VBE можно за счет уменьшения сопротивлений базовой и эмиттерной областей; в режиме малых ( I E <<

ϕT RE

, I E <<

BFϕ T ) эмитRB

терных токов ∆VBE определяется разбросом глубины залегания эмиттерного (∆xE/xE) и коллекторного (∆xB/xB) переходов и увеличивается с уменьшением толщины активной базы транзистора WBA = xB – xE; на разброс β n-p-n-транзисторов наиболее сильно влияет разброс глубин залегания эмиттерного и коллекторного переходов. Если площадь донной части эмиттерной области n-p-n БТ существенно превосходит площадь ее боковой поверхности, длина эмиттера равна L, ширина – Z, а погрешность формирования линейных размеров полупроводниковой области – ∆L, то относительная неидентичность эмиттерных площадей ∆SE/SE составит: ∆S E P ≈ E ∆L , SE 2S E

где PE – периметр эмиттера.

(2.82)

Из выражения (2.82) следует, что для уменьшения ∆VBE (∆SE/SE) необходимо уменьшать отношение периметра эмиттера к его площади, например формировать эмиттер n-p-n-транзистора круглой формы. Это противоречит основному правилу проектирования топологии высокочастотных транзисторов, в которых для ослабления оттеснения тока к краю эмиттера стремятся максимально увеличить отношение PE/SE. Резюмируя вышеизложенное, сформулируем основные требования к модернизации технологического процесса и конструкций n-p-n-транзисторов для обеспечения идентичных параметров, которые заключаются в уменьшении разброса концентраций примесей в эмиттерной и базовой областях, глубин залегания эмиттерного и коллекторного p-n-переходов, линейных размеров структур (∆SE, ∆KE, ∆KB), сопротивлений полупроводниковых областей базы и эмиттера; увеличении толщины активной базы; не использовании структур с минимальными линейными размерами, имеющими максимальный относительный разброс параметров; формировании эмиттера с минимальным отношением периметра к площади. К сожалению, удовлетворение данным требованиям приводит к ухудшению статических и динамических параметров транзисторов, так как увеличение толщины активной базы увеличивает время пролета через базу TF, снижает fT и β; уменьшение сопротивлений RB, RE, достигаемое путем формирования более глубоких p-nпереходов, увеличивает CJE, CJC; минимизация PE/SE усиливает эффект оттеснения тока к краю эмиттера и увеличивает спад β при большой плотности эмиттерного тока. Следовательно,

необходим

поиск

компромиссного

сочетания

конструктивно-

технологических параметров и применение новых топологических решений n-p-n БТ с идентичными параметрами.

2.2. Конструкции интегральных транзисторов Для реализации прецизионных аналоговых интерфейсов необходимы комплиментарные транзисторы. Некоторые технологические процессы, например фирмы Intersil [2.16], позволяют одновременно сформировать вертикальные n-p-n- и p-n-p-

транзисторы с хорошими усилительными и частотными свойствами (βN > 100, βP > 50, fTN > 8 ГГц, fTP > 5 ГГц). Однако отсутствие КМОП-элементов затрудняет совмещение на одном кристалле прецизионных аналоговых узлов, традиционно выполняемых на БТ, со сложнофункциональными цифровыми блоками, наиболее эффективно реализуемыми на КМОП. Некоторые технологии [2.17] обеспечивают формирование комплиментарных биполярных (n-p-n, p-n-p) и МОП (p-МОП, n-МОП) транзисторов, другие же, кроме комплиментарных биполярных и МОП-элементов, дополнительно имеют комплиментарные ПТП (p-ПТП, n-ПТП) [2.18, 2.19]. Такая номенклатура активных элементов позволяет разрабатывать любые аналоговые и цифровые блоки, но стоимость полупроводниковых кристаллов весьма велика, а одновременная интеграция разных активных элементов неизбежно приводит к ухудшению их параметров. Альтернативным решением является использование комплиментарной пары n-p-n БТ и

p-ПТП [2.20], которая легко интегрируется как в биполярную, так и МОП-

технологию, позволяет получить высококачественные усилительные каскады с активной нагрузкой, а особенности параметров ПТП делают их практически не заменимыми для аналоговых блоков с высоким входным импедансом [2.7]. Структура активных элементов совмещенной БТ-ПТП-технологии с комбинированной изоляцией окислом и p-n-переходом показана на рис. 2.7. Кроме вертикального n-p-nтранзистора и

p-ПТП, обозначенных на рис. 2.7 как NPN и p-JFET, без дополни-

тельных технологических операций возможно формирование горизонтального p-n-pтранзистора (LPNP), который чаще всего применяется в «токовых зеркалах» блоков смещения. В большинстве узлов микроэлектронных аналоговых интерфейсов используются типовые топологические решения активных и пассивных элементов [2.21], а в блоках с малой погрешностью – специальные конструкции, описанные в пп. 2.2.1– 2.2.3.

Рис. 2.7. Структура активных элементов, сформированных по биполярно-полевой технологии с комбинированной изоляцией элементов окислом и p-n-переходом: B – база, E – эмиттер, C – коллектор БТ, S – исток, TG – верхний затвор, BG – нижний затвор, D – сток p-ПТП

2.2.1. Полупроводниковые приборы с высокой идентичностью параметров Наиболее распространенным конструктивным способом увеличения идентичности параметров однокристальной пары интегральных элементов является формирование каждого элемента из двух близко расположенных на полупроводниковой подложке и перекрестно соединенных элементов. Такая конструкция чаще всего используется во входном каскаде прецизионных ОУ для уменьшения напряжения смещения. Минимизация влияния на идентичность параметров температурных градиентов, возникающих на кристалле при работе микросхемы вследствие локального саморазогрева, достигается расположением элементов на изотермах, в качестве которых можно принять линии, равноудаленные от мощных элементов ИС. Кроме того, элементы с идентичными характеристиками должны иметь одинаковую конструктивнотехнологическую структуру (например нельзя получить идентичные параметры МОП-конденсатора и конденсатора на р-n-переходе, n-p-n и p-n-p-транзисторов, nПТП и p-ПТП, резисторов, выполненных на р+- и p-областях или областях с различным типом проводимости); ориентацию на кристалле и топологическую форму; режим работы, определяемый напряжением и плотностью протекающего тока. Иногда при выполнении соединений элементов ИС на окисле, покрывающем полупроводниковый резистор, располагается межсоединение (1, рис. 2.8.).

Рис. 2.8. Топология полупроводниковых ре-

Рис. 2.10. Топология эмиттерных межсо-

зисторов с идентичным сопротивлением: 1 –

единений входных n-p-n-транзисторов ОУ:

межсоединение ИС; 2, 6 – резисторы; 3, 4 –

1–4 – эмиттерные межсоединения; 5 – про-

участки резистора 2 без МОП-эффекта; 5 –

водник, соединяющий эмиттеры с источни-

участок резистора 2 с МОП-эффектом; 7 –

ком стабильного тока

«пустое» межсоединение, выравнивающее

сопротивление резисторов 2, 6

В этом случае полупроводниковый резистор 2 можно рассматривать как последовательное соединение двух резисторов 3, 4 и МОП-транзистора 5. При определенном потенциале на полевом электроде 5 и/или наличии механических напряжений, вызванных видом материала межсоединения, сопротивления резисторов одинаковой формы и ориентации могут различаться. Для устранения влияния этих эффектов на окисле, покрывающем резистор 6, выполняется «пустое» межсоединение 7 такой же формы и с таким же потенциалом, как и 5. Применение рассмотренных конструктивных решений иллюстрирует топология прецизионного ОУ (рис. 2.9). Мощные транзисторы 13, 14 двухтактного выходного каскада расположены друг за другом на краю

Рис. 2.9. Топология прецизионного ОУ: 1, 2, 3, 4 – входные перекрестно соединенные n-p-n-транзисторы; 5, 6, 7, 8 – p-n-p-транзисторы активной нагрузки; 9, 10, 11, 12 – эмиттерные резисторы активной нагрузки; 13, 14 - мощные транзисторы выходного каскада

кристалла. В этом случае элементы ИС, равноудаленные от мощных транзисторов, будут иметь приблизительно одинаковую температуру при саморазогреве микросхемы. Входная дифференциальная пара состоит из перекрестно расположенных и параллельно соединенных n-p-n-транзисторов 1 и 3, 2 и 4, эмиттерные резисторы p-n-pтранзисторов активной нагрузки 5, 7 также состоят из перекрестно расположенных, но последовательно соединенных полупроводниковых областей 9 и 12, 10 и 11. Для уменьшения ∆VBE, вызванного падением напряжения на межсоединениях, максимально выровнены сопротивления эмиттерных межсоединений. Например, для дифференциальной пары n-p-n-транзисторов (рис. 2.10) форма эмиттерного межсоединения каждого транзистора 1–4 одинакова до места их соединения с проводником 5, соединяющим эмиттеры с источником стабильного тока дифференциального каскада. Обратим внимание на то, что небольшие контактные площадки, расположенные по периметру кристалла на рис. 2.9, предназначены для подстройки напряжения смещения путем пережигания перемычек из поликристаллического кремния. Такой способ подстройки технологичен и обеспечивает долговременную стабильность параметров ОУ, но его применение в прецизионных аналоговых интерфейсах экономически не целесообразно, так как для подстройки параметров различных блоков необходимо большое количество контактных площадок, что увеличивает площадь кристалла и трудоемкость операций подстройки. В некоторых аналоговых ИС используется более чем два интегральных элемента с идентичными параметрами. Так, в экспоненциально-логарифмических преобразователях,

усилителях

Джильберта необходимо одинаковое

VBE четырех n-p-n-

транзисторов. В таких случаях возможно применение конструкции [2.22], в которой для получения 2mn полупроводниковых приборов с идентичными параметрами области, определяющие эти параметры, расположены в виде матрицы из 2n столбцов и 2m строк с периодом соответственно b и с, причем bn = cm. Элементы матрицы, отличающиеся индексами на m в строках, n в столбцах, соединены, причем для БТ выводы областей соединены параллельно, а для резисторов – последовательно. Формирование матрицы и соединение элементов для случаев четырех (m = 1, n = 2) и восьми приборов (m = 2, n = 2) с идентичными параметрами показано на рис. 2.11.

Рис.

2.11.

Матричная

конструкция с идентичными параметрами 4 и 8 полупроводниковых приборов

Проведенный нами анализ показывает [2.15], что для рассматриваемой матрицы все соединенные между собой элементы расположены на одинаковом и минимально возможном расстоянии. В случае радиального распределения параметра (VBE, β, R и др.) на пластине полупроводниковые приборы (БТ, резисторы и др.), выполненные в виде описанной матрицы, будут иметь одинаковое усреднение параметра и, следовательно, наилучшую его идентичность.

Рис. 2.12. Топология межсоединений с одинаковым сопротивлением для четырех n-p-n БТ с идентичными параметрами: 1–4 – транзисторы, выполненные в виде матрицы; 5 – первый уровень эмиттерных межсоединений; 6 – второй уровень эмиттерных межсоединений

Применение матричной конструкции позволяет достичь хорошей идентичности параметров для элементов ИС с малыми топологическими размерами, БТ с большим отношением PE/SE, полупроводниковых резисторов. Однако при больших рабочих токах необходимо учитывать падение напряжения на межсоединениях и межуровневых контактах.

Значительно повысить равенство сопротивлений межсоединений между парами интегральных элементов можно применив конструкцию межсоединений, показанную на рис. 2.12 [2.23]. Четыре n-p-n-транзистора 1–4 на рис. 2.12 выполнены в виде матрицы (m = 1, n = 2). Для увеличения идентичности VBE соединенных между собой БТ сопротивление межсоединений, соединяющих эмиттерные области, должно быть одинаковым для всех пар соединенных транзисторов. Для этого эмиттерные межсоединения выполняются в двух уровнях 5, 6, причем в каждом уровне число квадратов межсоединений (отношение длины к ширине), количество и форма межуровневых контактов одинаково для всех пар. 2.2.2. Двухзатворный полевой транзистор с p-n-переходом Разработанная структура и топология p-канальных полевых транзисторов, совместимых с технологическим процессом изготовления биполярных ИС, приведены на рис. 2.13.

Рис. 2.13. Структура и топология p-ПТП, выполненных по биполярно-полевой технологии: 1 – n+-скрытый слой; 2 – p+-скрытый слой; 3 – разделе-

ние; 4 – p-канал ПТП; 5 – окно истока; 6, 7 – окно верхнего n+-затвора; 8 – окно стока; 9 –

окно к области, контактирующей с нижним затвором; 10 – участок n-эпитаксиального слоя, выходящий на рабочую поверхность кристалла

На нем отражены только основные фоторезистивные маски: 1 – n+-скрытый слой, 2 – p+-скрытый слой, 3 – разделение, 4 – p-канал ПТП, 5 – окно истока, 6, 7 – окно верхнего n+-затвора, 8 – окно стока, 9 – окно к области, контактирующей с нижним

затвором. Обычно p-ПТП имеет два затвора: верхний (TG – top gate) и нижний (BG – bottom gate). Переход верхнего затвора расположен между областью n+-затвора и p-канала, а нижнего затвора – между областью n-эпитаксиального слоя и p-канала. Затворы соединены между собой за счет наличия омического контакта 7 между областями n+-верхнего затвора и n-эпитаксиального слоя 10 нижнего затвора вне области p-канала 4. Очевидно, что площадь p-n-перехода верхнего затвора намного меньше, чем нижнего. Более того, с нижним затвором соединен переход n+-скрытый слой– p-подложка большой площади. С учетом существования двух затворов, отличающихся по площади и концентрации примеси, выражение для граничной частоты ПТП можно записать в виде [2.24]: f TJ =

2π (C STG

f TJT = f TJB =

g MT + g MB , + C DTG + C SBG + C DBG + C JSUB )

(2.83)

g MT , 2π (C STG + C DTG )

(2.84)

2π (C SBG

g MB , + C DBG + C JSUB )

(2.85)

где fTJ, fTJT, fTJB – граничная частота ПТП при управлении двумя соединенными, одним верхним и нижним затвором; gMT и gMB – крутизна ПТП при управлении верхним и нижним затвором; СSTG и CDTG – емкость p-n-перехода исток–верхний затвор, сток– верхний затвор; СSBG и CDBG – емкость p-n-перехода исток–нижний затвор, сток– нижний затвор. Так как концентрация примеси в верхнем затворе интегрального p-ПТП намного больше, чем в нижнем, то наибольшее изменение толщины токопроводящей части канала вызывает верхний затвор, при этом gMT > gMB. Барьерная емкость CSTG значительно меньше суммы CSBG и CJSUB. В результате указанного fTJT намного больше, чем fTJB, а минимальная площадь верхнего затвора обеспечивает минимальный обратный ток. Для эффективного использования характеристик верхнего затвора созданы интегральные ПТП с двумя раздельными затворами. В конструкции ПТП (рис. 2.13) для изоляции верхнего затвора от подложки область стока 8 расположена в центре и окружена со всех сторон верхним затвором 6. При этом верхний и нижний затворы имеют отдельные омические контакты. Другими особенностями разработанного двухзатворного p-ПТП являются:

1. Минимальная длина затвора за счет применения так называемого «промытого» затвора (washed gate). В такой конструкции n+-область затвора и окно к ней для контактирования межсоединения формируются при помощи одного фотошаблона. В результате устраняется необходимость в перекрытии на фотошаблоне окна областью n+-затвора (обычно 1–2 мкм), и размер затвора может быть сделан равным минимальному размеру фотолитографического процесса. 2.

Уменьшение

паразитного

сопротивления

полупроводниковой

области

n+-верхнего затвора вследствие контактирования металлического межсоединения с областью верхнего затвора по всей ее протяженности. 3. Применение второго уровня металла для трассировки межсоединения стока через вскрытое окно верхнего затвора. 4. Минимизация емкости стока и сопротивления истока, благодаря структуре с центрально расположенным стоком, окруженным со всех сторон верхним затвором и истоком. Такую конструкцию целесообразно применять в усилительных каскадах с общим истоком, в которых большое сопротивление истока уменьшает крутизну ПТП и усиление, а емкость стока усиливается эффектом Миллера. Анализ вертикальных структур двухзатворного p-ПТП и n-p-n-транзистора, приведенных на рис. 2.7, показывает, что они отличаются только параметрами двух полупроводниковых областей (p-канал и p-база, n+-затвор и n+-эмиттер), которые для n-p-n-транзистора выбираются из условий обеспечения требуемого коэффициента передачи тока β, а для p-ПТП – напряжения отсечки VTO. Поэтому двухзатворный p-ПТП можно включать как n-p-n-транзистор или как ПТП с транзисторным взаимодействием верхнего и нижнего затворов [2.25, 2.26]. Как указывалось ранее, для ПТП при изменении толщины канала одним или одновременно двумя одинаковыми p-n-переходами справедлива модель Шихмана– Ходжеса. Если на затворы двухзатворного ПТП подано различное напряжение, то его ВАХ можно описать соотношениями (2.60), (2.61), с заменой параметра a на aDG в соответствии с выражением [2.27]:

a DG = aSCALE BG

   = a 1 −   

 −1   , MJBG  VTO BG 0  1 +  − 1   VJ BG     V 1 + BGS  VJ BG 

   

MJBG

(2.86)

где VBGS, VTGS – напряжение на p-n-переходах нижний затвор–исток и верхний затвор– исток; VTOBG0 – напряжение отсечки при управлении нижним затвором и VTGS=0; VJBG – контактная разность потенциалов p-n-перехода нижний затвор–канал; MJBG – показатель степени для p-n-перехода нижний затвор–канал. Если изменяющееся напряжение поступает на верхний затвор, а постоянное напряжение – на нижний, то функционирование и характеристики двухзатворного ПТП можно упрощенно моделировать в «Spice-подобных» программах при помощи коэффициента SCALEBG, введенного в выражении (2.86). При этом параметры «Spiceмодели» VTO и BETA рассчитываются из соотношений [2.27]: 2 VTO = VTOTG 0 SCALE BG ,

BETA =

BETATG 0 , SCALE BG

(2.87) (2.88)

где VTOTG0 – напряжение отсечки при управлении верхним затвором и VBGS = 0; BETATG0 – удельная крутизна ПТП при управлении верхним затвором и VBGS = 0. Применение комбинированной модели Шихмана–Ходжеса, а также идентификация ее параметров затруднены для интегральных ПТП вследствие ряда факторов, а именно: канал интегральных ПТП чаще всего имеет неоднородное распределение примеси; концентрация примеси в нижнем затворе меньше, чем в канале, и ОПЗ этого p-n-перехода преимущественно распространяется в нижний затвор; для p-ПТП с тонким эпитаксиальным слоем n-типа и глубоко залегающим каналом p-типа ОПЗ нижнего затвора вначале распространяется в слаболегированный эпитаксиальный слой и начинает эффективно изменять толщину токопроводящей части канала только после соприкосновения ОПЗ с n+-скрытым слоем. Описанная конструкция реализована в разработанной микросборке РБНТ001А, содержащей четыре двухзатворных p-ПТП, расположенных на одной полупроводниковой подложке [2.28]. Типовые результаты измерений двухзатворных p-ПТП приведены на рис. 2.14–2.17.

Рис. 2.14. Зависимость напряжения отсечки верхнего затвора VTOTG от напряжения на нижнем затворе VBGS

Рис. 2.15. Зависимость максимального тока стока ISDMAX и удельной крутизны верхнего затвора BETATG от напряжения на нижнем затворе VBGS

Рис. 2.16. Зависимость граичной частоты fTJ от тока стока ID при управлении соединенными затворами (VTGS = VBGS) и одним верхним затвором (VBGS = 0)

Они позволяют сделать следующие выводы: применение верхнего затвора почти в три раза уменьшает входную емкость и увеличивает граничную частоту; обратное

смещение нижнего затвора VBGS эффективно управляет напряжением отсечки верхнего затвора VTOTG; наиболее целесообразна схема включения двухзатворного ПТП, в которой на нижний затвор подано постоянное обратное напряжение, а на верхний затвор – изменяющееся напряжение. При этом крутизна верхнего затвора gMT определяется выражением: g MT ≈ 2 BETATG I DRAIN ,

(2.89)

где BETATG – удельная крутизна при управлении верхним затвором, значительно возрастающая при увеличении VBGS (рис. 2.15). К сожалению, управление одним верхним затвором приводит к увеличению минимально возможной величины приведенного к затвору «белого» шума вследствие уменьшения максимальной крутизны gMMAX приблизительно на 40%. В некоторых схемотехнических решениях применяется транзисторное взаимодействие между затворами в двухзатворном ПТП, для получения которого p-n-переход нижний затвор–исток смещается в прямом направлении, а верхний затвор–исток – в обратном, что аналогично схеме БТ с общей базой с использованием нижнего затвора в качестве эмиттера, а верхнего – как коллектора. Возможность применения транзисторов микросборки РБНТ001А при таком включении подтверждают результаты измерений выходной ВАХ в схеме с общей базой (рис. 2.17).

Рис. 2.17. Зависимость тока верхнего затвора ITG от обратного напряжения на нем VTGS при разном прямом смещении нижнего затвора VBGS

2.2.3. Биполярные транзисторы с защитными элементами В процессе работы радиоэлектронных устройств часто возникают электрические перегрузки по напряжению, приводящие к деградации параметров интегральных элементов. Методы повышения помехоустойчивости цифровых каскадов, в том числе новые схемотехнические решения и защитные элементы, подробно рассмотрены в [2.29, 2.30]. Воздействие дестабилизирующих факторов приводит к резкому увеличению статических погрешностей, что особенно опасно для прецизионных аналоговых интерфейсов, реализуемых по субмикронным технологиям. Проведенный анализ позволил установить основные виды перегрузок аналоговых устройств, а именно: перегрузка входных транзисторов ОУ большими дифференциальными сигналами, возникающими в ОУ с обратной связью в режиме повторения «быстрых» входных сигналов, когда напряжение на выходе задерживается по сравнению с длительностью фронта входного сигнала; перегрузка выходных каскадов, работающих с индуктивной нагрузкой; перегрузка каскадов при «броске» напряжения питания; перегрузка цепей, имеющих внешние выводы (вход, цепь коррекции, цепь балансировки нуля и др.), вследствие воздействия электростатических зарядов и электромагнитных импульсов. Наиболее значительное изменение параметров прецизионных аналоговых блоков вызывает пробой эмиттерного перехода n-p-n-транзистора. При лавинном пробое эмиттерного перехода n-p-n-транзистора происходит существенное уменьшение коэффициента передачи тока β [2.15], увеличение обратного тока p-n-перехода и уровня фликер-шума. Такое ухудшение параметров обычно связывают с изменением характеристик раздела Si–SiO2, накоплением заряда в окисле в тех местах, где происходит лавинный пробой [2.31, 2.32]. Деградация параметров входных n-p-n-транзисторов вызывает увеличение источников статических погрешностей, а именно увеличение входного тока, разности входных токов и напряжения смещения. При пробое эмиттерного перехода без ограничения тока может наступить катастрофический отказ. Для устранения влияния перегрузки по напряжению на параметры транзисторов применяется ряд технических решений. 1. Изменение параметров n-p-n-транзисторов при пробое эмиттерного перехода может быть уменьшено путем исключения пробоя в приповерхностных областях, что осуществляется формированием сложного профиля примеси, в котором максимум концентрации находится в объеме полупроводника. Данный способ приводит к ус-

ложнению технологического процесса и ухудшению электрических параметров транзисторов. 2. Схемотехнические решения, предназначенные для ограничения величины максимального напряжения с помощью параллельной, встречно-параллельной или последовательной защиты входа [2.33]. Последовательная защита увеличивает напряжение смещения, разность входных токов и температурный дрейф параметров. В прецизионных аналоговых ИС обычно применяется параллельная защита. Ее особенностью является резкое увеличение входного тока при превышении входным сигналом напряжения защиты и в связи с этим увеличение рассеиваемой кристаллом мощности. 3. Интегральные элементы защиты, расположенные на одном кристалле с защищаемым полупроводниковым прибором. На основании изложенного, сформулируем главные требования, предъявляемые к элементу защиты. Он должен срабатывать при напряжении на 1–2 В меньше, чем напряжение пробоя защищаемого (основного) транзистора; занимать минимальную площадь кристалла и быть технологически совместимым; сохранять свои свойства при многократном срабатывании; не влиять на параметры защищаемого транзистора. В прецизионных аналоговых блоках наиболее важным требованием к интегральным элементам защиты является их минимальное влияние на параметры защищаемого транзистора. Большинство биполярных технологий предусматривают формирование двух и более областей p-типа, одна из которых определяет параметры активной базовой области n-p-n-транзистора, а вторая (p+-база с повышенной концентрацией примеси) применяется для уменьшения сопротивления пассивной базы и улучшения контакта металл–полупроводник. Чаще всего область p+-базы имеет глубину залегания больше, чем p-база, что позволяет увеличить напряжение пробоя коллекторного перехода путем формирования по его периметру охранного кольца из p+-базы. Эта p+-область применяется в конструкциях n-p-n-транзисторов с защитным элементом (рис. 2.18, 2.19) [2.34, 2.35]. В n-p-n-транзисторе на рис. 2.18 возможна защита коллекторного перехода и промежутка коллектор–эмиттер основного транзистора при его прямом и инверсном

включении, а в n-p-n-транзисторе на рис. 2.19 – любого p-n-перехода. Защитным элементом является БТ с разомкнутой базой.

Рис. 2.18. n-p-n-транзистор с защитным элементом, соединенным с коллектором, и его эквивалентная схема: B – база, E – эмиттер, C – коллектор основного транзистора, E1 – эмиттер защитного элемента (БТ с разомкнутой базой), коллекторы основного транзистора и защитного элемента соединены между собой

Рис. 2.19. n-p-n-транзистор с независимым защитным элементом и его эквивалентная схема: B – база, E – эмиттер, C – коллектор основного транзистора, C1 и E1 – коллектор и эмиттер защитного элемента (БТ с разомкнутой базой)

Топологическое исполнение защитного элемента локализует пробой вне активной базовой области, что приводит к сохранению усилительных свойств основного БТ. Кроме того, пробой происходит в объеме полупроводника, и шумовые характеристики не изменяются. Из уравнений Гуммеля–Пуна при выполнении условия VCB/ϕT >> 1 для случая разомкнутой базы IB = 0 получим:

I CEO = (1 + BF + BR )

IS + (1 + BF )ISC , BR

(2.90)

где ICEO – эмиттерный (коллекторный) ток БТ с разомкнутой базой при прямом включении. Выражение (2.90) позволяет сделать качественные выводы о влиянии конструктивно-технологических факторов на коллекторный ток транзистора с разомкнутой базой и, следовательно, о его шунтирующем действии. Уменьшение тока ICEO возможно, в основном, за счет уменьшения коэффициента передачи тока при прямом включении BF, которое в соответствии с соотношением (2.41) можно обеспечить при уменьшении концентрации примеси в эмиттере и/или увеличении концентрации примеси в базе. Заметим, что уменьшение ICEO защитного транзистора противоречит требованию технологической совместимости – изготовлению основного транзистора (обычно с высоким BF) и защитного элемента в одном технологическом процессе. Именно это противоречие разрешают конструкции, представленные на рис. 2.18, 2.19, обеспечивающие крайне малый шунтирующий ток через защитный элемент вследствие формирования под n+-эмиттером p+-области.

Рис. 2.20. n-p-n-транзистор с защитным элементом в виде горизонтального n-p-n БТ с разомкнутой базой и его эквивалентная схема: B – база, E – эмиттер, C – коллектор основного транзистора, C1 и E1 – коллектор и эмиттер защитного элемента

Если в технологическом маршруте изготовления ИС не предусмотрено формирование высоколегированной p+-области с глубиной залегания большей, чем

n+-эмиттер, то в качестве защитного элемента можно применить горизонтальный n-p-n-транзистор (рис. 2.20). Такой защитный элемент можно подключить параллельно защищаемому p-n-переходу (эмиттер–база, коллектор–эмиттер) в любой полярности. 2.3. Выводы 1. Анализ моделей БТ и ПТП позволил установить, что для аналитических расчетов аналоговых ИС наиболее пригодны модифицированные комбинированные модели Гуммеля–Пуна (2.1)–(2.25) и Шихмана–Ходжеса (2.45)–(2.55), основные параметры которых описываются выражениями (2.30)–(2.36), (2.58)–(2.61). 2. На основе модели Гуммеля–Пуна получены выражения для определения следующих параметров: напряжения на прямосмещенном эммитерном переходе |VBE| (2.37), максимального значения коэффициента передачи тока BF (2.41), неидентичности ∆VBE (2.81), ∆BF/BF (2.80) в зависимости от параметров технологического процесса, структуры элементов и режима работы [2.14, 2.15]. 3. Применение типовых значений напряжения Эрли VAF дискретных транзисторов для интегральных БТ приводит к большой погрешности определения малосигнальных параметров, поэтому для предварительных аналитических расчетов и моделирования возможно использование полученных экспериментальных данных VAF (рис. 2.3, 2.4) [2.6]. 4. Сформулированы количественные (2.63)–(2.77) и качественные критерии выбора режима работы, топологических размеров, конструкции ПТП для конкретных аналоговых применений [2.7] и выявлены конструктивно-технологические факторы, ограничивающие применение модели Шихмана–Ходжеса для интегральных ПТП. 5. Экспериментальные исследования неидентичности характеристик интегральных элементов показали, что существующая величина разброса параметров n-p-nтранзисторов ∆VBE < 1 мВ, ∆β/β < 5% и ПТП ∆VGS ≈ 10–20 мВ недопустима для прецизионных аналоговых блоков. 6. Для увеличения идентичности VBE n-p-n-транзисторов в режиме больших эмиттерных токов следует уменьшать сопротивление базовой и эмиттерной областей, а в режиме малых токов – уменьшать разброс глубины залегания эмиттерного (∆xE/xE) и

коллекторного (∆xB/xB) переходов, увеличивать толщину активной базы транзистора (xB – xE), что приводит к ухудшению статических и динамических характеристик. 7. Для получения высокой идентичности параметров активных и пассивных интегральных элементов разработана матричная конструкция полупроводникового прибора (рис. 2.11 [2.22]) и топология межсоединений (рис. 2.12 [2.23]). 8. Улучшить характеристики усилительных каскадов с входным ПТП можно применив разработанную конструкцию двухзатворного p-ПТП (рис. 2.13) с центрально расположенной областью стока [2.28]. 9. Для двухзатворного ПТП модифицирована модель Шихмана–Ходжеса (2.86)– (2.88) [2.27]. 10. Результаты экспериментальных исследований разработанных двухзатворных p-ПТП (рис. 2.14–2.17) [2.28] показывают, что при применении отдельного верхнего затвора можно существенно уменьшить входную емкость и увеличить граничную частоту. 11. Выявлены виды перегрузок по напряжению аналоговых устройств и сформулированы основные требования, предъявляемые к элементу защиты, на основании которых разработаны конструкции БТ с защитными элементами в виде вертикальных и горизонтальных n-p-n БТ с разомкнутой базой [2.34, 2.35]. 2.4. Литература 2.1. Абрамов И.И. Курс лекций «Моделирование элементов интегральных схем». – Мн.: БГУ, 1999. – 92 с. 2.2. Зи С. Физика полупроводниковых приборов: В 2–х книгах. Кн. 1. – М.: Мир, 1984. – 456 с. 2.3. Маллер Р., Кейминс Т. Элементы интегральных схем. – М.: Мир, 1989. – 630 с. 2.4. Pspice. Reference Guide. http://www.orcad.com. 2.5. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. – М.: Мир, 1982. – 512 с. 2.6. Особенности создания высококачественных транзисторных структур аналогоцифровых БИС / А.В. Воронин, В.В. Горовой, О.В. Дворников, Л.Я. Духновский // Электронная техника. Сер. 3. Микроэлектроника. – 1986. – Вып. 1.– C. 22–26.

2.7. Дворников О.В. Проблемы проектирования аналоговых устройств с входными полевыми транзисторами // Компоненты и технологии. – 2005. – № 6. – С. 218– 221; № 7. – С. 216–222; № 8. – С. 184–189. 2.8. Brewer R.J. The barrier mode behavior of a junction FET at low drain currents // Solid – State Electronics. – 1975. – Vol. 18, No 11. – P. 1013–1017. 2.9. Low noise JFETs for room temperature X-ray detectors / M.W. Lund, K.W. Decker, R.T. Perkins, J.D. Phillips // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A380. – P. 318–322. 2.10. Short channel, CMOS-compatible JFET in low noise applications / W. Buttler, G. Lutz, G. Cesura, P. Manfredi, V. Speziali, A. Tomasini // Nuclear Instruments and Methods in Physics Research. – 1993. – Vol. A326. – P. 63–70. 2.11. Manghisoni M., Ratti L., Speziali V. Selection criteria for p- and n-channel JFETs as input elements in low-noise radiation-hard charge preamplifiers // IEEE Transactions on Nuclear Science. – 2001. – Vol. NS–48, No 4. – P. 1598–1604. 2.12. Шумилин А.С. Точностные расчеты в микроэлектронике. – Л.: Ленингр. унт, 1980. – 140 с. 2.13. Напряжения и деформации в элементах микросхем / В.С. Сергеев, О.Л. Кузнецов, Н.П. Захаров, В.А. Летягин. – М.: Радио и связь, 1987. – 88 с. 2.14. Дворников О.В. Анализ конструктивно-технологических параметров, вызывающих

рассогласование

n-p-n-транзисторов

//

Техника

средств

связи.

Сер. РИТ. – 1989. – Вып. 4. – С. 50–56. 2.15. Дворников О.В. Схемно-топологическая оптимизация элементной базы аналоговых и аналого-цифровых БИС/СБИС частного применения: Дис. ... канд. техн. наук: 05.27.01. – Минск, 1994. – 245 с. 2.16. Ultra high frequency transistor arrays HFA3046, HFA3096, HFA3127, HFA3128. http://www.intersil.com. 2.17. Monolithic matching of silicon detectors with high number of channels at very short shaping time / A. Gola, G. Pessina, P.G. Rancoita, A. Seidman, G. Terzi // Nuclear Instruments and Methods in Physics Research. – 1992. – Vol. A320. – P. 317–324. 2.18. Study of proton radiation effects on analog IC designed for high energy physics in a BICMOS-JFET radhard SOI technology / L. Blanquart, P. Delpierre, M. Habrard e.a. // IEEE Transactions on Nuclear Science. – 1994. – Vol. NS–41, No 6. – P. 2525–2529.

2.19. Study of a CMOS-JFET-bipolar radiation hard analog-digital technology suitable for high energy physics electronics / M. Dentan, E. Delagnes, N. Fourches e.a. // IEEE Transactions on Nuclear Science. – 1993. – Vol. NS–40, No 6. – P. 1555–1560. 2.20. Дворников О.В. Создание конкурентоспособных аналоговых БИС по совмещенной BJT-JFET технологии // Электроника: НТБ. – 1998. – № 3–4. – С. 59–62. 2.21. Дворников О.В. Схемно-топологическое проектирование БИС с использованием САПР. Часть 2: Учеб.-методич. пособие. – Мн.: БГУИР, 1999. – 98 с. 2.22. А.с. СССР 1431621. Полупроводниковый прибор / О.В. Дворников, Е.М. Любый. – № 4126734; Заявлено 18.06.86. 2.23. Интегральная микросхема: А.с. СССР 1561755, МПК H 01 L 21/28 / О.В. Дворников, С.Ю. Шепурев, П.И. Судник, Н.Н. Подковщиков. – Минский радиотех. ин-т. – № 4367392/31–25; Заявл. 25.01.88. 2.24. Close J.P., Counts L.W. A 50-fA junction-isolated operational amplifier // IEEE Journal of Solid – State Circuits. – 1988. – V. SC–23, No 3. – P. 843–851. 2.25. Fazzi A., Rehak P. «Gate-to-gate» BJT obtained from the double-gate input JFET to reset charge preamplifiers // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A377. – P. 453–458. 2.26. Fazzi A., Rehak P. A double-gate double-feedback JFET charge-sensitive preamplifier // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A380. – P. 346–349. 2.27. Baturitsky M.A., Dvornikov O.V. The double-gate p-JFET-inputted amplifier for low-capacitance detectors // Nuclear Instruments and Methods in Physics Research. – 1998. – Vol. A419. – P. 99–104. 2.28. Дворников О.В., Чеховский В.А., Шульгевич Ю.Ф. Универсальный набор двухзатворных полевых транзисторов с p-n-переходом // Chip News. – 2005. – No 9. – С. 26–30. 2.29. Прибыльский А.В. Конструктивно-схемотехнические методы проектирования, тестирования и контроля интегральных схем. – Мн.: ОСПИ, 2003. – 199 с. 2.30. Белоус А.И. Конструктивно-схемотехнические методы проектирования элементной базы цифровых биполярных БИС: Дис. ... докт. техн. наук: 05.27.01. – Минск, 1999. – 333 с.

2.31. McDonald B.A. Avalanche degradation of hFE // IEEE Transactions on Electron Devices. – 1970. – V. ED–17, No 10. – P. 371–378. 2.32. Verwey J.F. On the emitter degradation by avalanche breakdown in planar transistors // Solid – State Electronics. – 1971. – V. 14. – P. 775–782. 2.33. Достал И. Операционные усилители. – М.: Мир, 1982. – 512 с. 2.34. А.с. СССР 1405644. Интегральный биполярный транзистор / О.В. Дворников, Е.М. Любый, И.Л. Мац. – № 4071306; Заявл. 26.05.86. 2.35. А.с. СССР 1611171. Интегральная схема / И.Л. Мац, О.В. Дворников. – № 4682978; Заявл. 27.04.89.

ГЛАВА 3. Схемотехническое моделирование полупроводниковых ИС 3.1. Описание интегральных элементов в «Spice-подобных» программах В «Spice-подобных» программах достоверность результатов схемотехнического моделирования аналоговых ИС определяется в основном правильностью идентификации параметров моделей и учетом паразитного распределенного сопротивления и емкости полупроводниковых областей, тонкопленочных резисторов, межсоединений, корпусов ИС, для которых также необходимо оценивать индуктивность соединительных проводников. Кроме того, при системном подходе к схемотехническому синтезу микросхем необходимо знать конструктивные особенности интегральных элементов для правильного выбора нужного элемента из технологически реализуемых, а при параметрической оптимизации – представлять возможности топологического изменения параметров и их разброс. В связи с этим описание электрических схем при моделировании должно быть неразрывно связано с топологическим исполнением элементов. 3.1.1. Резисторы Традиционный подход к проектированию интегральных резисторов подробно рассмотрен в [3.1, 3.2]. Из него вытекает несколько важных для схемотехнического синтеза положений, а именно: библиотека резисторов реализуется на основе одного полупроводникового слоя, но при отсутствии такой возможности допустимо применение минимального количества жестко контролируемых слоев; интегральные резисторы не могут быть любого номинала, он определяется поверхностным сопротивлением RS выбранной полупроводниковой области и минимально возможным размером элемента; наиболее воспроизводимая форма резистора представляет собой 3–4 топологических квадрата, хотя возможны коэффициенты формы (отношение длины резистора к его ширине) в диапазоне от 0,5 до 100 квадратов. Топологические исполнения интегральных резисторов значительно различаются в зависимости от предъявляемых к ним требований. Так, в биполярно-полевых ИС применяются резисторы [3.3], для описания которых при схемотехническом моделировании нами разработаны эквивалентные электрические схемы, а именно: 1) низкоомные резисторы, выполненные на полупроводниковых областях n+-типа проводимости (n+-эмиттера, n+-глубокого коллектора) (рис. 3.1, 3.2); 2) резисторы на полупроводниковой области p-типа проводимости (p-базы) (рис. 3.3); 3) высокоомные резисторы на «ужатых» полупроводниковых областях («пинч»-резисторы) (рис. 3.4, 3.5);

4) высокоомные и низкоомные тонкопленочные резисторы, в том числе резисторы из поликристаллического кремния.

Рис. 3.1. Низкоомный резистор, выполненный на n+-эмиттерной области: а) структура, б) эквивалентная электрическая схема, в), г) схемы включения, VCC, VEE – положительное, отрицательное напряжение источников питания

Рис. 3.2. Низкоомный резистор, выполненный на области n+-глубокого коллектора: а) структура, б) схема включения, в) эквивалентная электрическая схема

Рис. 3.3. Резистор, выполненный на p-базовой области: а) структура, б) эквивалентная электрическая схема, в) схема включения

Рис. 3.4. Высокоомный резистор, выполненный на «ужатом» n-эпитаксиальном слое: а) структура, б), в) эквивалентная электрическая схема и возможные включения

Рис. 3.5. Высокоомный резистор, выполненный на «ужатой» p-базовой области: а) структура, б), в) г) эквивалентная электрическая схема и возможные включения

Для обеспечения электрической изоляции полупроводниковые резисторы располагаются в изолирующих областях противоположного типа проводимости, на которые через специальный контакт ISL подается напряжение VISL, обеспечивающее обратное смещение p-n-перехода между токопроводящей областью резистора и изолирующей областью при любом допустимом напряжении на выводах резистора VR+, VR– . Чаще всего контакт ISL соединяется с положительным VCC или отрицательным VEE напряжением питания. Для резисторов барьерная емкость изолирующих p-n-переходов является паразитной. Она отражена в эквивалентных схемах полупроводниковыми диодами DISL. Диоды DC учитывают емкость контактных головок резистора [3.4]. Для диодов DISL, DC в описании «Spice-модели» необходимо указать параметры BV, IBV [3.5], характеризующие напряжение пробоя изолирующего p-n-перехода. Точность представления распределенной емкости резистора возрастает при увеличении числа секций N эквивалентной электрической схемы, но так как при этом усложняется моделирование ИС, то для резисторов с числом квадратов от 10 до 15 можно рекомендовать применение 2–3 секций. В «Spice-подобных» программах эквивалентные схемы резисторов целесообразно выполнять в виде подсхем таким образом, чтобы при изменении номинала резистора параметры паразитных элементов рассчитывались с помощью коэффициента масштабирования (AREA) диодов. В графическом описании схемы высокоомные резисторы рекомендуется выполнять в виде последовательного соединения резисторов. В этом случае количество секций эквивалентной электрической схемы и паразитные параметры автоматически увеличиваются. Сопротивление полупроводникового резистора зависит от напряжения на нем (нелинейность ВАХ резистора), что обычно вызвано распространением области пространственного заряда p-n-перехода между резистором и изолирующим карманом в полупроводниковую область резистора. В инженерной практике такая нелинейность ВАХ описывается коэффициентом VCR (voltage coefficient of resistance): VCR =

R (V ) − R (0) , V

(3.1)

где R(V), R(0) – сопротивление резистора при напряжении, равном V, и нулевом напряжении. Учет нелинейности ВАХ резисторов при схемотехническом моделировании осуществляется при замене элементов эквивалентной схемы RN, DISL на ПТП с парамет-

рами, рассчитанными по соотношениям (2.60), (2.61). Для аналитических расчетов из модели Шихмана–Ходжеса получим следующие выражения для определения зависимости от напряжения статического R и малосигнального r сопротивления резистора на p-области, показанного на рис.3.3:   VR + − VR −  , R(V ) ≈ R(0)1 + ( ) 2 VTO V V − + OG ISL R+  

(3.2)

 VR + − VR − r (V ) ≈ R(0)1 +  VTOOG − VISL + VR +

  , 

(3.3)

1 , 2 BETAOG (VTOOG − VISL + VR + )

(3.4)

R(0) ≈

где VR+, VR–, VISL – потенциалы на выводах резистора R+, R–, ISL; VTOOG, BETAOG – параметры модели Шихмана–Ходжеса для p-базовой области; R(0) – сопротивление резистора при малом напряжении на нем, т. е. при VR+ – VR– < ϕT. Для большинства полупроводниковых слоев, применяемых при формировании резисторов, величина напряжения отсечки VTOOG превышает 100–200 В, а максимальное напряжение на изолирующем p-n-переходе резистора VISL – VR+ ограничено величиной напряжения питания аналоговых микросхем VISL – VR+ < VCC – VEE = 10–30 В, что объясняет слабую нелинейность ВАХ резисторов. При применении эквивалентной схемы резистора в виде ПТП необходимо учитывать, что, с одной стороны, моделировать нелинейность ВАХ резисторов требуется довольно редко, например для слаболегированных слоев (p-канал ПТП, n-эпитаксиальный слой). С другой стороны, модель Шихмана–Ходжеса не учитывает пробой изолирующего p-n-перехода и некорректно описывает уровень шума ПТП в линейной области ВАХ. Так, пренебрегая фликер-шумом из (2.55) и (3.4), получим, что спектральная плотность шума резистора, представленного в виде ПТП, SND будет: S ND ≈

8kT 8kT gM = . 3 3R

(3.5)

В то же время известно (см. (2.20)), что спектральная плотность теплового шума резистора SNR определяется соотношением: S NR =

4kT . R

(3.6)

Приближенная оценка уровня шумов ПТП в линейной области известна давно [3.6] и может быть уточнена только при модернизации модели Шихмана–Ходжеса. При схемотехническом синтезе аналоговых ИС необходимо иметь в виду, что различное соединение вывода изолирующей области ISL позволяет получить качественно отличающиеся характеристики. 1. Увеличить допустимое падение напряжения на низкоомном n+-резисторе возможно при соединении вывода ISL1 с самым низким потенциалом резистора (рис. 3.1г). Для традиционного соединения на рис. 3.1в напряжение на резисторе не должно превышать VR+ VCC – VCBBRO, где VCBBRO > 15–30 В – напряжение пробоя обратно смещенного коллекторного перехода n-p-n БТ. К сожалению, схему включения на рис. 3.1г нельзя применять в цепях с изменяющимся направлением тока. Рис. 3.6. Коррекция амплитудно-частотной характеристики при помощи паразитной емкости полупроводникового резистора: а) типовое включение БТ в схеме с общим эмиттером; б), в), г) способы подключения паразитной емкости эмиттерного резистора RE

2. Для расширения полосы пропускания каскада с общим эмиттером (рис. 3.6а) допустимо выполнять коррекцию амплитудно-частотной характеристики (АЧХ) с помощью паразитной емкости эмиттерного резистора [3.4]. Шунтирование эмиттерного резистора RE конденсатором CE приводит к тому, что на высокой частоте модуль ком-

плексного сопротивления в эмиттерной цепи уменьшается, коэффициент усиления увеличивается и спад амплитудно-частотной характеристики уменьшается. Возможны три способа соединения вывода ISL p-резистора на рис. 3.3. При первом вывод ISL соединяется с максимальным напряжением питания VCC. В этом случае паразитная емкость резистора CSTR (барьерная емкость обратно смещенных диодов DISL) минимальна, так как к ней приложено максимальное обратное напряжение, а емкость подложки CJSUB (диода DSUB), подключенная между источниками напряжения VCC и VEE, не влияет на амплитудно-частотную характеристику. Если вывод ISL соединен с самым низким потенциалом резистора p-типа, то емкость CSTR будет максимальной, так как она находится при небольшом прямом смещении, равном падению напряжения на резисторе, а CJSUB также не влияет на характеристики схемы. При соединении вывода ISL с самым высоким потенциалом резистора к этому узлу будет подключена максимальная емкость, вызванная параллельно соединенными конденсаторами CJSUB и CSTR, причем величина суммарной корректирующей емкости будет зависеть от отрицательного напряжения питания вследствие зависимости барьерной емкости подложки от обратного напряжения.

Рис. 3.7. Результаты моделирования зависимости коэффициента усиления от частоты биполярного каскода для транзисторов АБМК_1_3 при RC = 1 кОм, RE = 80 Ом, IC = 1,5 мА, VCC = 5 В, VEE = 0 В

Эффективность коррекции амплитудно-частотной характеристики при помощи паразитной емкости эмиттерного резистора для биполярного каскода (последовательное соединение БТ с общим эмиттером и общей базой), выполненного на транзисторах АБМК_1_3 [3.7], при RC = 1 кОм, RE = 80 Ом, IC = 1,5 мА, VCC = 5 В, VEE = 0 В, подтверждают результаты моделирования (рис. 3.7). За счет выбора номинала, ширины резистора RE и размеров изолирующего кармана (номинал и ширина RE определяют барьерную емкость диода DISL, а размеры кармана – барьерную емкость диода DSUB) полоса пропускания увеличена почти в четыре раза. Если удалить n+-скрытый слой из изолирующего кармана n-типа (рис. 3.8а), то способ подключения вывода ISL (рис. 3.6в) можно применить для ограничения напряжения на резисторе. При превышении напряжением резистора (VR+ – VR–) величины, равной напряжению на прямосмещенном эмиттерном переходе VBE ≈ 0,6–0,7 В, паразитный p-n-p-транзистор с коллектором на подложке QPNPSUB открывается и дальнейшее увеличение втекающего в положительный узел резистора R+ тока приводит только к увеличению коллекторного тока паразитного транзистора. Ток, протекающий через резистор, и напряжение на нем изменяются незначительно.

Рис. 3.8. Функционально-интегрированный элемент для ограничения максимального напряжения на p-резисторе: а) структура, б) упрощенная эквивалентная электрическая схема

3. Для увеличения линейности ВАХ резистора и уменьшения влияния на частотные характеристики ИС его паразитной емкости иногда применяют обратную связь, поддерживающую постоянным напряжение на изолирующем p-n-переходе при изменении напряжения на резисторе. Такое включение (рис. 3.9) целесообразно применять в высокоточных преобразователях ток–напряжение на основе усилителей с резистив-

ной обратной связью. Резистор на рис. 3.3а можно рассматривать как p-ПТП, в котором вывод R+ является истоком, R– является стоком, а ISL – затвором. При включении резистора в цепь отрицательной обратной связи ОУ напряжение на выводе резистора, соединенном с инвертирующим входом, будет практически постоянным, а напряжение на другом выводе (истоке ПТП) будет изменяться в зависимости от величины входного тока IINPDC. Если вывод ISL (затвор ПТП) соединен с положительным напряжением питания VCC, то сопротивление резистора R1 будет изменяться вследствие разного напряжения затвор–исток, вызывая нелинейность преобразования ток– напряжение. Применение обратной связи на стабилитроне D1 и резисторе R2 позволяет поддерживать постоянным напряжение между положительным выводом R1 и ISL, даже при изменяющемся выходном напряжении ОУ, и таким образом обеспечивает независимость сопротивления R1 от величины входного тока [3.8].

Рис. 3.9. Способ включения полупроводникового резистора для уменьшения нелинейности его ВАХ

Рис. 3.10. ТКС полупроводниковых резисторов разного типа проводимости [3.9]

При схемотехническом синтезе прецизионных аналоговых ИС необходимо обращать особое внимание на температурный коэффициент сопротивления (ТКС) резисторов разных конструкций. ТКС полупроводниковых резисторов (рис. 3.10) в основном зависит от типа используемого полупроводника, концентрации примеси и рабочего температурного диапазона [3.9]. Удельное сопротивление поликремния определяется способом и режимом его легирования (диффузией, ионной имплантацией или введением легирующих добавок в газовую смесь в ходе осаждения пленок), токовым смещением, температурой [3.10]. Нами было предложено высокоомный поликремний формировать в начале технологического маршрута изготовления биполярно-полевых ИС [3.11]. В этом случае для легирования поликремния можно применять несколько последующих операций ионной имплантации и получить набор поликремниевых слоев с различным поверхностным сопротивлением и ТКС. Экспериментальные исследования показали возможность получения поликремниевых резисторов с отрицательным ТКС (рис. 3.11), близким по величине к положительному ТКС полупроводниковых резисторов. Последовательное соединение таких поликремниевых резисторов с полупроводниковыми позволяет создавать термокомпенсированные цепи. Другим преимуществом поликремниевых резисторов является предельно малая паразитная емкость, определяемая параметрами диэлектрика, на котором он расположен.

Рис. 3.11. Температурная зависимость сопротивления поликремниевого резистора с поверхностным сопротивлением 15 кОм/квадрат

В быстродействующих ИС транзисторы работают при больших токах, что приводит к необходимости использования низкоомных резисторов. Рассеиваемая резистором мощность вызывает локальный саморазогрев полупроводника, изменение сопро-

тивления и ухудшение надежности. Для минимизации этих эффектов ширину резистора ZR выбирают в зависимости от рассеиваемой им мощности. При этом ширина и паразитная емкость мощных резисторов могут достигать значительных величин [3.1]: ZR ≥

PR RS − 1,6 x J , P0 R

C STR ≈ C 0

(3.7)

PR , P0

(3.8)

где ZR – ширина резистора на топологии; PR – мощность, рассеиваемая резистором; P0 – допустимая удельная мощность, для кремния P0 = 5–8 Вт/мм2; R – сопротивление резистора; RS – поверхностное сопротивление резистора в Ом/квадрат; xJ – глубина залегания полупроводникового слоя, на котором сформирован резистор; C0 – удельная паразитная емкость резистора. Как видно из рис. 3.10, для сильнолегированных n+-полупроводниковых слоев ТКС очень небольшой, поэтому даже при большом саморазогреве сопротивление n+-резисторов изменяется незначительно. В этом случае допустимая удельная мощность в основном определяется требованием к надежности ИС и, как показали наши экспериментальные исследования, может быть увеличена до P0 = 20 Вт/мм2 [3.12]. Разработанные эквивалентные схемы резисторов учитывают зависимость паразитной емкости от напряжения, сопротивления полупроводниковых областей, влияние полупроводниковой подложки и поэтому их применение целесообразно при моделировании широкополосных аналоговых ИС и фильтров. 3.1.2. Конденсаторы В микросхемах применяются конденсаторы на основе обратно смещенного p-nперехода

CPN,

структуры

металл–диэлектрик–полупроводник

CMDS,

металл–

диэлектрик–металл CMDМ или поликремний–диэлектрик–поликремний CPDP [3.13]. Конденсаторы, реализованные на р-n-переходе, особенно на эмиттерном переходе n-р-n-транзистора, имеют большую удельную емкость, но обладают малым напряжением пробоя, зависимостью емкости от приложенного напряжения (см. (2.33), (2.34)), сильной температурной зависимостью тока утечки и работоспособны в основном при одной полярности приложенного напряжения. Эти особенности CPN-конденсаторов необходимо учитывать в том случае, если одна из обкладок соединена с высокоомным узлом, например выходом OUT каскада с активной нагрузкой (рис. 3.12).

Если входное сопротивление нагрузки rINP больше, чем выходное сопротивление транзисторов rOUT1, rOUT2 каскада с активной нагрузкой, то возросший при повышенной температуре ток утечки ILEAK конденсатора, протекая по rOUT, может изменить напряжение VOUT в узле OUT, что приведет к изменению величины емкости и постоянной времени τ высокоомного узла: τ = R∑ C ∑ ≈ Рис. 3.12. Усилительный каскад с активной нагрузкой

(C INP + C PN + C BC1 + C BC 2 ) 1

rOUT 1

+

1

rOUT 2

+

1

.

(3.9)

rINP

Если rOUT1, rOUT2>rINP, то ток утечки CPN-

конденсатора будет втекать в нагрузку. При использовании в качестве нагрузки усилительного каскада ток ILEAK будет усиливаться им. Вследствие сильного влияния тока утечки на рабочий режим CPN-конденсаторы применяются тогда, когда главным требованием является большая величина емкости, напряжение на конденсаторе небольшое и нет жестких ограничений на величину тока утечки в температурном диапазоне. Для таких условий наибольшую удельную емкость обеспечивает параллельное соединение всех p-n-переходов n-p-n-транзистора с использованием дополнительного конденсатора, образованного полупроводниковой областью n+-эмиттера–окислом– металлом CMOS (рис. 3.13). Рис. 3.13. Конденсатор с максимальной удельной емкостью на основе n-p-n-транзистора: а) структура, б) эквивалентная схема

При проектировании топологии конденсаторы на основе p-n-перехода обычно реализуются с помощью диодного включения БТ. Они так же представляются в «Spice-подобных» программах с указанием коэффициента масштабирования транзистора (AREA) и включением дополнительного диода DBR, учитывающего наименьшее напряжение пробоя применяемых p-n-переходов. Диодное включение n-p-n БТ (рис. 3.14а) обеспечивает большую удельную емкость, но обратное напряжение на таком конденсаторе ограничено напряжением пробоя эмиттерного перехода VEBBRO. При соединении эмиттера n-p-n-транзистора с базой (рис. 3.14б) обратное напряжение можно значительно увеличить вплоть до напряжения пробоя коллекторного перехода VCBBRO, но удельная емкость уменьшится почти в два раза. Рис. 3.14. Эквивалентные схемы конденсаторов на основе диодного включения n-p-n БТ для схемотехнического моделирования: а) с большой удельной емкостью, б) с высоким напряжением пробоя; BV – параметр «Spice-модели» диода; VEBBRO, VCBBRO – напряжение пробоя эмиттерного и коллекторного переходов

Конденсатор со структурой металл–диэлектрик–металл CMDМ характеризуется наилучшими электрическими параметрами: большой удельной емкостью и пробивным напряжением, малой утечкой и паразитной емкостью, отсутствием зависимости емкости от напряжения. Однако формирование такого конденсатора приводит к усложнению технологического процесса для получения одной из обкладок и высококачественного тонкого диэлектрика, увеличению стоимости ИС и часто экономически нецелесообразно. Наиболее широко применяются конденсаторы со структурой металл–диэлектрик–полупроводник, одна из разновидностей которых (металл–окисел– полупроводник CMOS) не требует для формирования дополнительных технологических операций. Главная особенность CMOS-конденсатора – наличие полупроводниковой обкладки, для изоляции которой необходим обратно смещенный p-n-переход. Для использования

в

аналоговых

ИС

рекомендуются

две

конструкции

CMOS-

конденсаторов – с полупроводниковой обкладкой на области n+-типа CMON+ (рис. 3.15) и p+-типа CMOP+ (рис. 3.16).

Рис. 3.15. Конденсатор МОП-типа с n+-обкладкой: а) структура, б) эквивалентная схема

Рис. 3.16. Конденсатор МОП-типа с p+-обкладкой: а) структура, б) эквивалентная схема с типовыми номиналами элементов для CMOP+ = 2 пФ

Конденсатор CMON+ имеет минимальное сопротивление полупроводниковой обкладки RN+, но влияние паразитной емкости, описываемой диодом DSUB, на характеристики ИС велико. Кроме того, при большом сопротивлении подложки RSUB возможно взаимодействие конденсаторов CMON+, расположенных рядом на полупроводниковой пластине. В основном такие конденсаторы подключаются между шинами питания и внутренними узлами схемы. В этом случае соединение полупроводниковой обкладки с шиной питания, как в конденсаторах С1, С2 на рис. 3.17, устраняет влияние паразитной емкости. Несмотря на относительно высокое сопротивление полупроводниковой обкладки RP+, конденсатор CMOP+ чаще применяется в ИС, так как лучше изолирован от под-

ложки, а влияние паразитной емкости p-n-перехода между областями p+ и n-типа (диод DP+N– , рис. 3.16б) можно уменьшить, подав на вывод ISL напряжение, значительно превышающее напряжение полупроводниковой обкладки. По выводу ISL протекает обратный ток p-n-перехода, поэтому без увеличения рассеиваемой мощности для его смещения можно применять любое постоянное напряжение, даже превышающее положительное напряжение питания VISL ≥ VCC. С другой стороны, паразитную емкость можно использовать для увеличения суммарной фильтрующей емкости (рис. 3.18 для конденсаторов CFIL1, CFIL2). Для схем, в которых необходимы одинаковые характеристики обеих обкладок конденсаторов, рекомендуется встречно-параллельное включение двух одинаковых CMOP+ (С3, С4, рис. 3.17).

Рис. 3.17. Дифференциальный каскад с CMON+-интегрирующими конденсаторами С1, С2 и симметричными дифференцирующими CMOP+-конденсаторами С3, С4. Сопротивления полупроводниковых областей (RN+, RP+, RSUB) не показаны

Рис. 3.18. Включение фильтрующих конденсаторов CFIL1, CFIL2 для уменьшения уровня шумов «токовых зеркал» [3.14]. Сопро-

тивления полупроводниковых областей (RN+, RP+, RSUB) не показаны

При выборе конструкции конденсатора для конкретного аналогового блока допустимо применять данные типичных технологических процессов, приведенные в табл. 3.1. Кроме того, необходимо учитывать возможность существования CVзависимости в МОП-конденсаторах, которая проявляется при наличии слаболегированной

полупроводниковой

обкладки.

При

большом

напряжении

на

CMOS-

конденсаторе вследствие полевого эффекта может измениться концентрация носителей заряда в слаболегированной полупроводниковой области, контактирующей с диэлектриком, появиться область пространственного заряда и даже область с инвертированным типом проводимости, что приведет к значительному изменению параметров эквивалентной схемы конденсатора. Однако в большинстве CMOS-конденсаторов для уменьшения сопротивления полупроводниковой обкладки максимально увеличивают концентрацию примесей в ней, при этом в стандартном диапазоне рабочих напряжений аналоговых ИС, равном ±15 В, СV-зависимость практически не наблюдается. В заключение отметим, что температурные эффекты в конденсаторах на p-nпереходах учитываются в «Spice-моделях» транзисторов и диодов эквивалентной схемы, а для CMOS в большинстве случаев можно полагать температурный коэффициент емкости TКЕ = (2–3)⋅10–5 1/°C. При аналитических расчетах для конденсаторов на

p-n-переходе целесообразно применять ТКЕ, показанный на рис. 3.19 для линейных и ступенчатых p-n-переходов в температурном диапазоне от –60°C до +125°C [3.15]. Реальные зависимости должны находиться между указанными кривыми. Таблица 3.1. Типичные характеристики интегральных конденсаторов Основные параметры Тип конденсатора

CPN

CMOS, CMDМ

Разброс, % Конструктивные особенности

Удельная емкость, фФ/мкм2

эмиттер–база (донная) коллектор–база (донная)

0,45–0,55 0,15–0,25

полупроводник–окисел (0,2 мкм)–металл

0,15–0,20

полупроводник–нитрид (0,05 мкм)–металл

1,25–1,55

полупроводник–нитрид (0,06 мкм)–металл полупроводник–нитрид (0,11 мкм)–металл

1,0–1,3 0,55–0,75

полупроводник–нитрид (0,11 мкм) на окисле (0,11 мкм)– металл

0,225–0,275

металл–межуровневый диэлектрик (0,8 мкм)–металл

0,03–0,05

абсолютный

относи тельный

< ±20

< ±1,0

< ±20

< ±1,0

Рис. 3.19. Температурный коэффициент емкости ТКЕ p-n-переходов в зависимо-

сти от обратного напряжения VREF

3.1.3. Индуктивности В полупроводниковых микросхемах индуктивности применяются довольно редко, так как они занимают большую площадь кристалла. На рис. 3.20 приведена эквивалентная электрическая схема интегральной индуктивности с учетом влияния подложки. Большинство топологических редакторов позволяют проектировать индуктивности следующих форм: квадратной, гексагональной и октагональной, - показанных на рис. 3.21.

Рис. 3.20. Эквивалентная схема интегральной индуктивности с учетом влияния подложки

Рис. 3.21. Топология интегральных индуктивностей

Величину индуктивности LIND можно оценить, используя простое выражение [3.16]:

2 LIND = µ 0 N LP D AVG

K1 , 1+ K2ρL

(3.10)

где µ0 = 1,26⋅10–12 Гн/мкм – магнитная постоянная; NLP – количество витков; DAVG = 0,5(DOUT + DIN) – средний диаметр; ρL = (DOUT – DIN)/(DOUT + DIN) – коэффициент заполнения; DOUT, DIN – внешний и внутренний диаметр спирали (рис. 3.22г); К1, К2 – коэффициенты, зависящие от формы индуктивности (см. табл. 3.2). Таблица 3.2. Величина коэффициентов для расчета индуктивности [3.16] Форма индуктивности Квадратная Гексагональная Октагональная

К1 2,34 2,33 2,25

К2 2,75 3,82 3,55

Паразитное последовательное сопротивление эквивалентной схемы индуктивности RSTR можно рассчитать традиционным способом [3.1] через коэффициент формы и поверхностное сопротивление слоя с учетом уменьшения сопротивления на изгибах (рис. 3.21д) [3.17], а по площади индуктивности определить паразитную емкость COX. При этом необходимо использовать размеры элементов с учетом бокового ухода областей [3.2]. В технологических процессах изготовления ИС применяются несколько уровней межсоединений, в том числе поликремния, на которых возможна реализация индуктивностей. Чем ближе межсоединение расположено к поверхности кристалла, тем оно имеет меньшую толщину и допускает формирование меньшего топологического размера (ширины Z и зазора W), но одновременно имеет большую удельную емкость и поверхностное сопротивление. На рис. 3.21 показана топология индуктивностей с одинаковой площадью на кристалле, сформированных с использованием первого и второго уровня межсоединений, а в табл. 3.3 приведены их основные характеристики. Таблица 3.3. Параметры индуктивностей на рис. 3.21 Форма индуктивности/ уровень межсоединения Квадратная/ 1-й Квадратная/ 2-й Октагональная/ 1-й

DOUT, мкм

DIN, мкм

Z, мкм

W, мкм

RS , Ом/квадрат

COX, пФ

RSTR, Ом

LIND, нГ

101 102 101

16 22 16

3,5 5,0 3,5

2,5 5,0 2,5

0,1 0,03 0,1

0,207 0,130 0,197

46,3 6,44 42,9

3,682 1,657 2,966

3.1.4. Диоды В аналоговых ИС в качестве диодов чаще всего используются p-n-переходы БТ или ПТП. Для предотвращения насыщения БТ с разомкнутым выводом коллектора или эмиттера не используемый для получения диодной ВАХ p-n-переход закорачивают. Наилучшими диодными характеристиками (низкое последовательное сопротивление, высокое быстродействие) обладает эмиттерный переход n-p-n-транзистора при соединенных между собой выводах коллектора и базы. «Spice-модель» БТ не учитывает пробой переходов, поэтому, как показано на рис. 3.22а, при схемотехническом моделировании в диодное включение БТ необходимо ввести шунтирующий диод, описывающий пробой используемого перехода. В n-p-n-транзисторах современных ИС с тонкой активной базой при обратном смещении эмиттерного перехода и закороченном коллекторном переходе возможен пробой промежутка эмиттер–коллектор. Напряжение такого пробоя VECBRO зависит от толщины активной базы, которую уменьшают для увеличения β и fT, и может быть меньше напряжения пробоя эмиттерного перехода VEBBRO. Кроме того, напряжение VECBRO имеет сильный разброс по пластине и между пластинами разных партий. Для исключения пробоя промежутка эмиттер–коллектор при диодном включении n-p-n-транзистора его коллектор рекомендуется соединить с положительным напряжением питания, как показано в эквивалентной схеме диодного включения на рис. 3.22б. Полупроводниковые диоды на основе отдельных p-n-переходов в аналоговых ИС применяются чаще всего в качестве стабилитронов, при проектировании которых необходимо учитывать следующие специфиРис. 3.22. Эквивалентные схемы основных диодных соединений n-p-n-транзисторов

ческие факторы. 1. Различать вид пробоя. Механизм пробоя имеет туннельный характер при напря-

жениях пробоя, меньших 4 ЕG/q (4,44 В для кремния), а в переходах с напряжением пробоя, превышающим 6 ЕG/q (6,66 В), механизм пробоя обусловлен лавинным умножением. При напряжении пробоя в интервале от 4 до 6 ЕG/q на процесс пробоя влияют оба механизма (лавинный и туннельный) [3.18]. Обычно в эмиттерных пере-

ходах n-p-n-транзисторов протекает туннельный или смешанный пробой, а в коллекторных лавинный. 2. Температурный коэффициент напряжения (ТКН) туннельного пробоя отрицательный, а лавинного пробоя – положительный. Для ориентировочных расчетов можно использовать зависимость ТКН от напряжения пробоя на рис. 3.23 [3.19]. Соединив прямо смещенный p-n-переход с отрицательным ТКН с обратно смещенным p-nпереходом с положительным ТКН пробоя, можно получить термокомпенсированный источник опорного напряжения. Кроме того, последовательное соединение двух p-nпереходов уменьшает проходную емкость, хотя суммарная паразитная емкость с подложкой может увеличиться.

Рис. 3.23. Зависимость температурного коэффициента напряжения ТКН пробоя плоского кремниевого p-nперехода от напряжения пробоя [3.19]

3. Туннельный пробой характеризуется «мягким» ростом тока вблизи критического напряжения, и, следовательно, стабилитрон с туннельным пробоем обладает высоким дифференциальным сопротивлением при малых токах. 4. Напряжение пробоя p-n-перехода зависит от его радиуса кривизны (глубины залегания) [3.18]. Пробой происходит на участках p-n-перехода с максимальной напряженностью электрического поля (обычно на искривленных участках около поверхности). Приповерхностному пробою, как отмечалось в п. 2.2.3, присущ повышенный уровень фликер-шума, а изменение при таком пробое характеристик поверхности раздела Si–SiO2, появление поверхностного заряда в SiO2 приводит к временному

дрейфу параметров стабилитрона. С другой стороны, любой технологический процесс изготовления ИС допускает разброс глубины залегания полупроводниковых слоев, вызывающий дополнительный разброс напряжения пробоя. Таким образом, для уменьшения уровня шума, разброса напряжения стабилизации и дифференциального сопротивления необходимо чтобы пробой в стабилитронах проходил в плоской части p-n-перехода, не контактирующей с поверхностью, при этом рекомендуется максимально увеличить плотность тока за счет уменьшения площади пробоя. Для получения такого p-n-перехода допустимо применять область p+-базы более глубокую, чем n+-эмиттер (рис. 3.24).

Рис. 3.24. Стабилитрон с «объемным» пробоем p-n-перехода

3.1.5. Биполярные транзисторы При схемотехническом моделировании микросхем необходимо учитывать особенности топологического исполнения интегральных БТ. Задаваемый в описании схемы коэффициент AREA может быть любой положительной величиной и приводит к следующим изменениям параметров модели БТ: IS = IS·AREA, ISE = ISE·AREA, IKF = IKF·AREA, IRB = IRB·AREA,

(3.11)

ITF = ITF·AREA, ISC = ISC·AREA, ISS = ISS·AREA, IKR = IKR·AREA, (3.12) RB = RB/AREA, RBM = RBM/AREA, RE = RE/AREA, RC = RC/AREA, RCO = RCO/AREA, CJE = CJE·AREA, CJC = CJC·AREA, CJS = CJS·AREA

(3.13) (3.14)

Точное выполнение соотношений (3.11)–(3.14) при синтезе схемы на уровне элементов можно получить с помощью параллельного соединения БТ с одинаковыми параметрами модели. Однако при разработке топологии ИС параллельное соединение большого количества интегральных элементов применяется крайне редко, так как

увеличивает площадь кристалла. Обычно для увеличения допустимого рабочего тока в соответствии с выбранным при моделировании коэффициентом AREA увеличивают площадь эмиттера вертикального транзистора и количество эмиттеров (коллекторов) горизонтального p-n-p-транзистора таким образом, чтобы максимально уменьшить оттеснение тока к краю эмиттера [3.2]. При этом относительно точно масштабируются параметры модели IS, ISE, IKF, ITF, CJE, RE, а остальные – приблизительно. Инженерная практика показала, что для топологических решений БТ с AREA>5, AREA<0,2 погрешность масштабирования параметров согласно выражениям (3.11)– (3.14) настолько велика, что необходимо определять новый набор параметров модели. Кроме того, при схемотехническом моделировании коэффициент AREA необходимо выбирать таким образом, чтобы его можно было реализовать при разработке топологии с выбранным шагом сетки графического редактора. Так, если параметры модели определены

для

горизонтального

четырехэмиттерного

(коллекторного)

p-n-p-

транзистора (AREA = 1), то при топологическом проектировании возможно только изменение числа эмиттеров (коллекторов), и AREA может принимать значения, превышающие 0,25 с шагом 0,25. Для вертикального n-p-n-транзистора с размером эмиттера на топологии 1,5⋅10 мкм при использовании шага сетки, равного 0,5 мкм, возможно изменение AREA с минимальным приращением

∆S E 1,5 ⋅ 0,5 = = 0,05 . Однако SE 1,5 ⋅ 10

при изготовлении ИС вследствие существующих технологических погрешностей небольшое различие коэффициентов масштабирования, например

AREA1 1 = , может AREA2 1,05

быть не воспроизводимо. Паразитная емкость подложки значительно влияет на характеристики микросхем и поэтому описывается в «Spice-модели» БТ с помощью параметров CJS, MJS, VJS. До начала моделирования необходимо убедиться в том, что вывод подложки p-типа соединен с самым отрицательным напряжением схемы. Так, для упрощения графического изображения схем рекомендуется создать БТ со «скрытым» (hidden) выводом подложки, который «по умолчанию» подключить к «глобальному» узлу (substr), соединенному с источником отрицательного напряжения, например как показано на рис. 3.25 для пакета программ DesignLab 8.0.

Рис. 3.25. «Невидимое» подключение вывода подложки интегрального БТ: а) редактирование символа n-p-n-транзистора в редакторе символов Symbol Editor программы DesignLab 8.0; б) соединение «глобального» узла подложки с источником отрицательного напряжения

Неидентичность БТ по параметрам VBE и β можно учесть при схемотехническом моделировании путем вариации при многовариантном анализе параметров модели IS, BF, например задав вспомогательный «глобальный» параметр SCALE и описав параметры модели математическим выражением IS⋅SCALE, BF⋅SCALE в соответствии с принятыми в программе моделирования правилами. Так, для DesignLab 8.0 приведенные выше выражения будут выглядеть как {IS*SCALE}, {BF*SCALE}. При этом необходимо иметь в виду, что варьирование параметра BF приводит главным образом к изменению максимального значения коэффициента передачи тока β, а изменение IS отражает различие β и VBE в диапазоне коллекторных токов. Из выражения (2.36) следует, что IS∼WBA-1. В то же время известно, что время пролета через базу пропорционально квадрату толщины активной базы TF∼WBA2 [3.18]. В связи с этим возможно одновременно оценить разброс статических и динамических характеристик БТ, если при выполнении многовариантного анализа определить параметры модели математическими выражениями IS⋅SCALE, TF/(SCALE⋅SCALE), RB⋅SCALE, RBM⋅SCALE. Так, для транзисторов АБМК_1_3 изменение IS в пределах ±4% приводит к одновременному изменению ∆VBE ≈ ±1,05 мВ, ∆β ≈ ±1,8%, ∆fT ≈ ±1,5%, что целесообразно применять при моделировании неидеальности плеч дифференциальных каскадов.

Моделирование пробоя БТ можно осуществить посредством подключения к p-nпереходам БТ диодов с заданным напряжением пробоя. При этом сам транзистор рекомендуется описать в виде подсхемы (рис. 3.26), включающей сопротивления полупроводниковых областей эмиттера и коллектора. Рис. 3.26. Учет эффекта пробоя при моделировании БТ в виде подсхемы: а) условное обозначение подсхемы БТ; б) эквивалентная электрическая схема БТ; диоды DC, DE, DCE, DEC описывают пробой

перехода коллектор–база, эмиттер–база, промежутка коллектор–эмиттер и эмиттер– коллектор

Для учета зависимости напряжения пробоя промежутка коллектор–эмиттер от коэффициента передачи тока в схеме с общим эмиттером β допустимо применять выражение [3.1]: VCEBRO =

VCBBRO 3

β

(3.15)

с экспериментально определенным показателем степени MBR и заменой β на параметр модели BF: VCEBRO =

VCBBRO , BF MBR

(3.16)

где VCEBRO – напряжения пробоя промежутка коллектор–эмиттер БТ при разомкнутой базе. Необходимость экспериментального определения показателя степени MBR объясняется тем, что выражение (3.15) справедливо для плоского коллекторного перехода. Измеренное значение VCBBRO зависит от радиуса кривизны и меньше величины напряжения пробоя плоского перехода. Правильный выбор параметров модели NBV,

NBVL, IBV, IBVL для диода DCE позволяет получить ВАХ n-p-n-транзистора (рис. 3.27), хорошо согласующуюся с результатами измерений.

Рис. 3.27. Результаты моделирования транзистора, описанного в соответствии с рис.3.26: а) выходная ВАХ в схеме с общим эмиттером IC = f(VCE,IB); б) выходная ВАХ в схеме с общим эмиттером при двух значениях параметра модели BF, приводящих к отличию максимального β приблизительно на 20%

3.1.6. Полевые транзисторы с p-n-переходом В «Spice-подобных» программах для ПТП применяется модель Шихмана– Ходжеса, рассмотренная в пп. 2.1.1, 2.1.2. Как отмечалось, эта модель не совсем корректна для интегральных ПТП, так как не учитывает влияния ряда факторов: подпороговой области, паразитной емкости ПТП–подложка, топологической асимметрии истока и стока, конструктивно-технологического различия верхнего и нижнего затворов, неоднородного распределения примеси в канале, и приводит к погрешности расчета уровня шума в линейной области ВАХ (см. (3.5), (3.6)). Однако достаточную для инженерных применений точность моделирования характеристик ПТП можно получить следующим образом: 1) влияние подложки учесть с помощью полупроводникового диода, например как показано на рис. 2.5 для интегрального p-ПТП; 2) учитывать топологическую асимметрию с помощью разных значений параметров модели

для истока и стока (обычно RS < RD, CGS > CGD); 3) определить несколько разных наборов параметров модели одного и того же ПТП для описания его ВАХ в диапазоне изменения тока стока. В отличие от биполярных транзисторов ПТП без дополнительных схемных элементов можно соединять не только параллельно, но и последовательно. Последовательное соединение одинаковых ПТП ухудшает крутизну, но также уменьшает выходную малосигнальную проводимость в области насыщения, что в соответствии с выражением (2.67) увеличивает максимально возможный низкочастотный коэффициент усиления KVMAX. Эти особенности соединения ПТП иллюстрируют результаты моделирования для транзисторов АБМК_1_3 (рис. 3.28, 3.29), и их целесообразно учитывать при разработке усилительных каскадов с активной нагрузкой.

Рис. 3.28. Зависимость крутизны gM от напряжения

затвор–

исток VGS ПТП, соединенных параллельно и последовательно

Рис. 3.29. Зависимость

макси-

мального низкочастотного

ко-

эффициента усиления KVMAX от напряжения

за-

твор–исток VGS

3.1.7. Влияние паразитных элементов Переход к субмикронным размерам значительно усложняет синтез аналоговых и аналого-цифровых БИС, так как, с одной стороны, ухудшаются характеристики аналоговых блоков, а с другой стороны, усиливается паразитное взаимодействие между интегральными элементами, расположенными на одной полупроводниковой подложке. В аналого-цифровых БИС паразитное взаимодействие обычно проявляется во влиянии переключающихся цифровых блоков на аналоговые. Основным источником возникающих помех являются цифровые вентили с большим сквозным током в момент переключения между шинами питания, вызывающим падение напряжения на омическом сопротивлении шин питания и нулевого потенциала. Кроме того, вследствие существования индуктивности шин появляются импульсы напряжения, возрастающие при большой частоте переключений. В аналоговых ИС влияние паразитных RC-элементов наиболее сильно сказывается на уменьшении крутизны и увеличении уровня шумов малошумящих БТ и ПТП, изменении формы амплитудно-частотной характеристики, появлении перекрестных помех. Взаимодействие аналоговых блоков через полупроводниковую подложку и межвыводную емкость корпуса может привести к появлению «выбросов» на фронтах выходных импульсов и даже неконтролируемых колебаний (самовозбуждению).

Рис. 3.30. Уменьшение влияния паразитных элементов конденсатора CMOP+ при помощи компенсирующей цепи RCOMP, CCOMP [3.22]

Паразитные элементы интегральных резисторов, конденсаторов, индуктивностей, транзисторов рассмотрены ранее. При синтезе микросхем необходимо учитывать то, что на характеристики аналоговых блоков влияет не только величина паразитных RCпараметров, но и узлы их подключения (см. рис. 3.6, 3.17, 3.18) [3.20–3.22]. В некоторых аналоговых схемах для уменьшения влияния паразитных элементов возможно

применение компенсирующей цепи (RCOMP, CCOMP для конденсатора CMOP+, рис.3.30) или следящей ОС (стабилитрон D1, резистор R2, рис. 3.9). 3.1.7.1. Корпус Соединение полупроводникового кристалла проводниками с контактными площадками корпуса (траверсами) может привести к изменению параметров, характеризующих быстродействие ИС. Наиболее распространенная эквивалентная электрическая схема двух рядом расположенных выводов корпуса показана на рис. 3.31 [3.23]. На нем RPKG, LPKG, CPKG – паразитные сопротивление, индуктивность и емкость вывода корпуса; LCON, RCON – индуктивность и сопротивление проводника, соединяющего траверс корпуса и контактную площадку на кристалле; CPAD – емкость контактной площадки; C1–2 – межвыводная емкость корпуса; EXT, PAD – узлы, соединяемые с внешней схемой и кристаллом.

Рис. 3.31. Эквивалентная электрическая схема двух рядом расположенных выводов корпуса микросхемы

Численные значения параметров эквивалентной схемы многих корпусов приведены в [3.23–3.25]. Для определения параметра RCON применяют традиционное соотношение, связывающее величину резистора с удельным сопротивлением, площадью поперечного сечения и длиной, а для приблизительного расчета индуктивности LCON прямолинейного проводника круглого сечения – выражение [3.26]:  4L  LCON ≈ 0,2 L ln − 1 ,  D 

(3.17)

где LCON – индуктивность в нГ, L, D – длина и диаметр поперечного сечения проводника в мм. Для сохранения работоспособности ИС при механических и климатических воздействиях максимальная длина алюминиевого проводника не должна превышать 2,5 мм, при этом индуктивности проводников наиболее используемых диаметров проволоки 35/27 мкм составят 2,33/2,46 нГ. Величина паразитной емкости CPAD зависит от размера и конструкции контактной площадки [3.2]. Структура контактной площадки при изоляции элементов ИС p-n-переходом и при комбинированной изоляции окислом и p-n-переходом показаны на рис. 3.32, 3.33

Рис. 3.32. Структура контактной площадки

Рис. 3.33. Структура контактной пло-

при изоляции элементов ИС p-n-переходом

щадки при комбинированной изоляции элементов ИС окислом и p-n-переходом

В первом случае для предотвращения закорачивания контактной площадки с подложкой, при возможном повреждении окисла во время измерений на пластине и сборки кристалла в корпус, контактная площадка формируется над изолированным карманом n-эпитаксиального слоя в наиболее толстом уровне межсоединений. Типовая толщина окисла TOX под контактной площадкой при изоляции элементов p-nпереходом составляет TOX ≈ 1,1 мкм, а при комбинированной изоляции – TOX≈2,35мкм, что при размерах контактной площадки 100⋅100 мкм приводит к появлению паразитных емкостей CMON = 0,498 пФ, CMOP+ = 0,233 пФ. Конденсатор эквивалентной схемы CPAD при изоляции элементов p-n-переходом состоит из последовательного соединения МОП-структуры CMON и обратносмещенного p-n-перехода эпитаксиальный слой–подложка CPN, поэтому в этом случае CPAD ≤ 0,435 пФ. Для более точного моделирования влияния корпуса необходимо учитывать скин-эффект – про-

текание электрического тока только вблизи поверхности проводника при большой частоте сигнала. В связи с этим увеличивается активная составляющая сопротивления проводника и его индуктивность. Для большинства корпусов скин-эффект проявляется при частоте электрического сигнала выше 5–10 МГц и приводит к изменению параметров RPKG, LPKG по сравнению с их низкочастотными значениями [3.23]. 3.1.7.2. Межсоединения Передача сигнала по межсоединениям аналогична его распространению по микрополосковой линии. «Spice-подобные» программы позволяют моделировать межсоединения в виде лестничной RC-цепи или линии передачи – элемент T, TLOSSY (Transmission Line) библиотеки ANALOG.slb. При упрощенном моделировании с помощью RC-цепи количество звеньев необходимо выбирать таким образом, чтобы погрешность расчета постоянной времени каждого звена отличалась не более чем на 10% от соответствующего участка реальной линии. Основные параметры межсоединений обычно указываются в описании технологического процесса, но при моделировании также возможно применение типичных данных. Так, в табл. 3.4, 3.5 приведены основные параметры межсоединений техпроцесса Orbit CN20 [3.27], которые подобны

характеристикам

техпроцессов

изготовления

биполярных

и

биполярно-

полевых ИС. Таблица 3.4. Сопротивления межсоединений техпроцесса Orbit CN20 [3.27] Наименования областей

минимальное

типовое

поверхностное сопротивление, Ом/квадрат 15 21

ПКК 1 ПКК 2 металл 1 металл 2

Значение

18 0,05

25 0,06

максимальное 30 30 0,07

0,02 0,03 0,04 сопротивление единичного контакта размером 2⋅2 мкм, Ом

металл 1–p+-область металл 1–n+-область

35 20

-

75 50

металл 1–ПКК 1

20

-

50

0,05

-

0,08

металл 1–металл 2

Таблица 3.5. Толщина и удельная емкость слоев техпроцесса Orbit CN20 [3.27] Наименования областей

Толщина

Донная емкость,

Боковая емкость,

или зазор,

10–18 Ф/мкм2

10–18 Ф/мкм

мкм

мин.

тип.

мах.

мин.

тип.

мах.

ПКК 1/ПКК 2, толщина 0,400±0,030

-

-

-

-

-

-

металл 1, толщина

0,600±0,060

-

-

-

-

-

-

металл 2, толщина

1,150±0,120

-

-

-

-

-

-

ПКК 1–подложка

0,600±0,050

53

58

63

85

88

92

ПКК 1–ПКК 2

0,070±0,008

443

493

557

-

-

-

металл 1–ПКК 1

0,900±0,100

35

38

43

84

88

93

металл 1–подложка

1,500±0,150

21

23

26

75

79

82

металл 1–p+/n+

0,900±0,100

35

38

43

84

88

93

металл 2–ПКК 1

1,900±0,200

16

18

20

83

87

91

металл 2–подложка

2,500±0,250

13

14

15

78

81

85

металл 2–p+/n+

1,900±0,200

16

18

20

83

87

91

металл 2–металл 1

1,000±0,100

31

35

38

94

100

104

Традиционным способом уменьшения паразитной емкости межсоединений является уменьшение их ширины. При этом необходимо учитывать возможность электромиграции и резкого ухудшения надежности. Для алюминиевых межсоединений электромиграция не существенна до плотности тока 105 А/см2, при плотности тока до 3⋅105 А/см2 металлизация должна содержать специальные добавки, например медь, а при превышении 3⋅105 А/см2 рекомендуется применять золотую металлизацию [3.10]. Для толщины первого уровня межсоединений 0,6 мкм величина 105 А/см2 достигается при плотности тока на единицу ширины межсоединения, равной 0,6 мА/мкм, и по типовому межсоединению с топологической шириной 4,5 мкм не должен протекать ток, превышающий 2 мА. В заключение отметим, что перед моделированием целесообразно убедиться в том, не вносят ли модели активных и пассивных элементов ИС большие погрешности по сравнению с предполагаемым влиянием межсоединений.

3.1.7.3. Полупроводниковая подложка Элементы полупроводниковых ИС расположены на подложке и поэтому характеризуются емкостью элемент–подложка. Для обеспечения электрической изоляции на подложку подают напряжение, обеспечивающее обратное смещение любого p-nперехода с подложкой при всех допустимых режимах работы. Соединение подложки с источником постоянного напряжения должно устранить взаимодействие элементов через подложку, так как подложка должна быть эквипотенциальной и перезаряд любого конденсатора элемент–подложка не влияет на остальные. Однако наши экспериментальные исследования позволили установить, что для полупроводниковой подложки p-типа (с удельным сопротивлением 10 Ом⋅см, толщиной 460 мкм) сопротивление между двумя контактами к подложке (размером 120⋅120 мкм), расположенными на расстоянии, приблизительно равном 2 мм, составляет от 250 до 500 Ом. В этом случае подложка не является эквипотенциальной и через нее возможно взаимодействие элементов.

Рис. 3.34. Структура элементов, изготовленных по биполярно-полевой технологии, и эквивалентная электрическая схема, учитывающая влияние подложки

Структура элементов, изготовленных по биполярно-полевой технологии, и эквивалентная электрическая схема, учитывающая влияние подложки, показаны на рис. 3.34 [3.28]. Каждый элемент расположен в отдельном изолированном кармане эпитаксиального слоя n-типа со скрытым n+-слоем и окружен охранным кольцом,

сформированном областями p-типа проводимости (p+-скрытым слоем, p-каналом, p+-базой). Охранные кольца и донная часть подложки соединены с источником отрицательного напряжения VSUB. На рис. 3.34 используются следующие обозначения: SUBI – внутренний узел подложки, расположенный максимально близко около i-го элемента; SUB – узел подложки, соединенный с источником напряжения VSUB; CPI – емкость по периметру перехода n+-скрытый слой–подложка; CBI – емкость донной области перехода n+-скрытый слой–подложка; RSUBI-1 – сопротивление подложки по периметру перехода n+-скрытый слой–подложка; RSUBI-2, RSUBI-3 – объемное сопротивление подложки; RCONT – сопротивление контакта металл–подложка; RCON – объемное сопротивление подложки между элементами; RGRI – сопротивление охранного кольца. Выделение в структуре донной и периферийной областей обычно выполняют исходя из того, что донная емкость пропорциональна площади донной части, а периферийная емкость – длине периметра. В [3.29] сформулировано предположение о том, что на высокой частоте импеданс полупроводниковой подложки имеет емкостной характер, который можно учесть при моделировании, если параллельно всем объемным сопротивлениям RSUB подключить конденсаторы CSUB, рассчитываемые в соответствии с выражением: C SUB =

ε 0ερ SUB RSUB

,

(3.18)

где ρSUB – удельное сопротивление подложки с размерностью Ом⋅см.

Рис. 3.35. Упрощенная эквивалентная схема для учета влияния подложки

Идентификация всех параметров эквивалентной схемы (рис. 3.34) возможна с помощью физико-топологического моделирования, что достаточно сложно. Поэтому для схемотехнического моделирования рекомендуется применение упрощенной эквивалентной схемы (рис. 3.35), включающей наиболее значимые элементы, допускаю-

щие непосредственное определение, в том числе с помощью разработанной нами тестовой структуры (рис. 3.36).

Рис. 3.36. Тестовая структура для определения параметров упрощенной эквивалентной схемы подложки

Разработанная тестовая структура является модернизацией структуры для измерения качества изоляции интегральных элементов [3.30] и состоит из одинаковых центрально расположенных контактов к подложке 1, 4, 6, окруженных кольцевыми контактами к подложке 2, 3, 5. Все размеры и зазоры на рис. 3.36 соответствуют минимальным проектным нормам выбранной технологии. Сопротивление охранного кольца RGR определяется в соответствии с выражением: RGR = ρ GR

LGR ρ SQGR = , S GR S GR

(3.19)

где ρGR – удельное сопротивление охранного кольца в Ом⋅мкм; ρSQGR = ρGRLGR – удельное сопротивление охранного кольца в Ом⋅мкм2; LGR – длина охранного кольца вдоль направления протекания тока, т. е. перпендикулярно поверхности кристалла; SGR – площадь охранного кольца по поверхности ИС. Введение нового значения удельного сопротивления охранного кольца ρSQGR объясняется тем, что в него входят величины, независящие от размеров охранного кольца, поэтому величина ρSQGR будет постоянной для различных элементов ИС и значительно упростит расчет параметра RGR. Сложность определения RGR заключается в том, что охранное кольцо состоит из нескольких последовательно расположенных и перекрывающихся областей p-типа, каждая из которых характеризуется своим удельным сопротивлением. Однако ρSQGR

можно с достаточной для инженерных расчетов точностью определить из результатов измерений сопротивлений тестовой структуры: ρ SQGR =

R5,6 − R2,1 , 1 1 − S5 S 2

(3.20)

где R5,6, R2,1 – измеренное значение сопротивления между областями 5 и 6, 2 и 1; S5, S2 – площадь области 5, 2. Если известно ρSQGR, то можно найти поверхностное сопротивление RSSUB с размерностью Ом/квадрат для определения сопротивления подложки по периметру перехода n+-скрытый слой–подложка:

RSSUB

 1 1  R3, 4 − R2,1 − ρ SQGR  −   S3 S 2  ≈ 4 ⋅ 96 мкм , L3, 4 − L2,1

(3.21)

где L3,4, L2,1 – расстояние между областями 3 и 4, 2 и 1. Из результатов измерений для БТ-ПТП-технологии (R2,1 = 114,3 Ом, R3,4=270,2 Ом, R5,6 = 123,8 Ом) с учетом боковых уходов областей получены средние значения

ρSQGR≈25400 Ом⋅мкм2, RSSUB ≈ 2200 Ом/квадрат. По известному значению RSSUB можно определить RSUBI-1, RCON (рис. 3.35), а величину параметра RSUBI-3 оценить исходя из толщины подложки TSUB, площади элемента SEL и кристалла SCHIP в соответствии с соотношением [3.15]: RSUB1−3 ≥ ρ SUB

TSUB S ln CHIP . S CHIP − S EL S EL

(3.22)

Заметим, что составляющие RSUBI-3 необходимо учитывать только в том случае, когда на донную часть подложки подано напряжение. Определение элементов эквивалентной схемы RSUBI-1 и RCON стандартным методом с помощью коэффициентов формы справедливо только при малом расстоянии между полупроводниковыми областями и отсутствии между ними любых областей за исключением p-типа подложки. Кроме того, величина сопротивления подложки зависит как от толщины подложки, так и от размеров кристалла, поэтому измерения, выполненные на полупроводниковой пластине и на вырезанном кристалле минимальной площади, дают различающиеся результаты, а увеличение расстояния между элементами чаще всего не приводит к соответствующему увеличению сопротивления подложки. В связи с этим упрощенная эквивалентная схема (рис. 3.35) и приведенная методика определения ее параметров

скорее качественного характера. Они позволяют выявить элементы, «склонные» к взаимодействию через подложку, и модифицировать топологию для улучшения изоляции элементов на переменном сигнале. Более точное описание распределенного сопротивления подложки возможно только с использованием физико-топологического моделирования, так как сопротивление подложки зависит от конкретной топологии каждой ИС, а именно: размера кристалла; наличия между рассматриваемыми интегральными элементами токопроводящих и токоизолирующих областей (охранных колец, контактов к подложке, их формы, размеров, способов соединения с источником напряжения и др.); способа задания обратного смещения подложки (через планарную или донную сторону кристалла, количества контактов к подложке с планарной стороны, присоединения кристалла к основанию корпуса с помощью эвтектической пайки или токопроводящего клея). Так, измерения сопротивления подложки выявили аномально высокие значения (порядка нескольких десятков МОм) в том случае, когда между измеряемыми областями были расположены охранные кольца [3.31]. Необходимость и в то же время сложность определения сопротивления подложки приводит к тому, что иногда специально создают тестовый модуль, который содержит всю топологию ИС и контакты к подложке в тех областях, между которыми необходимо определить сопротивление подложки. 3.2. Методы работы в «Spice-подобных» программах 3.2.1. Маршрут моделирования Схемотехническое проектирование существенно отличается для цифровых и аналоговых ИС. Для первых синтез схемы электрической функциональной на уровне элементарных логических блоков, проверка правильности функционирования, генерация

контрольных

тестов

обычно

выполняются

на

этапе

функционально-

логического проектирования. Основная задача схемотехнического моделирования цифровых ИС – схемно-параметрическая оптимизация элементарных логических блоков для получения требуемого сочетания быстродействия и потребляемой мощности, обеспечения работоспособности в температурном диапазоне, радиационной стойкости, учет влияния на выход годных изделий технологического разброса параметров активных и пассивных элементов. Для аналоговых схем чрезвычайно трудно выработать общие критерии качества, так как существует большое разнообразие схемотехнических решений, выполняющих

одну и ту же аналоговую функцию с разными приоритетами в параметрах. Так, функцию усиления выполняют избирательные (селективные) усилители, усилители постоянного тока, электрометрические, малошумящие, микромощные и другие усилители, требования к характеристикам которых значительно отличаются. Для эффективного проектирования прецизионных аналоговых БИС целесообразно использовать предложенный системный подход [3.32], описанный в гл. 1, при применении которого на этапе схемотехнического синтеза необходимо знать конструктивные особенности интегральных элементов для правильного выбора нужного элемента из технологически реализуемых, а при параметрической оптимизации – представлять возможности топологического изменения параметров и существующий их разброс. В связи с этим описание электрических схем при моделировании должно быть неразрывно связано с топологическим исполнением элементов. В рамках системного подхода разработан маршрут моделирования биполярнополевых аналоговых ИС с применением программ типа «Spice» [3.33]. Рассмотрим его. I. Сначала необходимо оценить точность моделей интегральных элементов в диапазоне изменения тока, напряжения, температуры. Для этого выполняют моделирование работы в типовых схемах включения БТ и ПТП, сравнивают результаты моделирования и измерений, выделяют область изменения тока, напряжения, температуры, в которой обеспечивается допустимая погрешность. Вследствие существующего разброса параметров интегральных элементов в большинстве случаев достаточна величина погрешности менее 10%. При схемотехническом синтезе рекомендуется обращать внимание на то, чтобы режимы работы элементов (ток, напряжение, температура) не выходили за установленный допустимый диапазон. Основные характеристики аналоговых ИС, в отличие от цифровых, определяются малосигнальными параметрами. Поэтому с максимально возможной точностью необходимо идентифицировать следующие параметры моделей: напряжение Эрли; коэффициент модуляции длины канала; сопротивления полупроводниковых областей эмиттера/истока; паразитные сопротивления межсоединений в эмиттерной/истоковой цепи. Для анализа уровня шума сопротивления моделей БТ и ПТП целесообразно рассчитать исходя из измерений шумовых характеристик, например сопротивление базы БТ – из спектральной плотности напряжения шума.

II. Паразитная емкость подложки значительно влияет на характеристики ИС и учитывается в модели БТ с помощью параметров CJS, MJS, VJS. Необходимо убедиться в том, что значения параметров CJS, MJS, VJS заданы, а вывод подложки p-типа соединен с самым отрицательным напряжением схемы. Для упрощения изображения схем рекомендуется отредактировать атрибуты вывода подложки в графическом образе (символе) БТ, а именно выполнить вывод подложки «невидимым» (hidden) и подключить к «глобальному» узлу, соединенному с источником отрицательного напряжения, например как показано на рис. 3.25 для узла «substr» в программе DesignLab 8.0. Кроме того, необходимо учесть влияние корпуса [3.28] на характеристики ИС и результаты измерений, из которых определялись параметры модели (TF, CJ, MJ и др.). III. На характеристики ИС оказывает влияние ряд эксплуатационных факторов, которые рекомендуется учитывать при моделировании, а именно: паразитная емкость монтажа на печатной плате, параметры источников входных сигналов и электроизмерительных приборов (входное сопротивление и емкость, скорость нарастания выходного напряжения, полоса пропускания и др.). IV. Несмотря на то, что в программах типа «Spice» автоматически выявляются многие ошибки в графическом описании схемы («плавающие» выводы элементов, одинаковые позиционные обозначения и пр.), схемотехническое моделирование ИС начинают с проверки правильности функционирования по виду передаточной характеристики. При этом любое аналоговое устройство рассматривают как «черный ящик», выходной сигнал которого зависит от входного по требуемому закону. V. Неправильное соединение БТ можно определить по значительно меньшей величине β по сравнению с типовым значением, малой величине напряжения VBE, небольшому коллекторному току (ориентировочно менее 1 нА). Анализ β, VBE, коллекторных токов проводят во всем допустимом диапазоне изменения входного сигнала. VI. После устранения ошибок в функционировании ИС проводят ее параметрическую оптимизацию. При этом устанавливают необходимый режим работы БТ и ПТП с помощью выбора коэффициентов масштабирования параметров AREA и номиналов резисторов, определяют и при необходимости корректируют постоянные времени в основных узлах схемы. Номиналы резисторов не следует выбирать произвольным образом, так как, с одной стороны, это усложнит разработку топологии кристалла, а с

другой стороны, допустимый (±20%) технологический разброс поверхностного сопротивления полупроводниковых слоев не позволяет получить точные величины сопротивлений. Желательно максимально унифицировать резисторы по номиналам и топологической ширине. При схемотехническом моделировании необходимо учитывать особенности топологического исполнения интегральных БТ, ПТП, диодов, как указано в пп. 3.1.4–3.1.6. Величина коэффициента масштабирования БТ должна быть в диапазоне от 0,2 до 5 и допускать реализацию в графическом редакторе, хотя для прецизионных и высокочастотных ИС рекомендуется более узкая область значений 0,5 < AREA < 2. VII. В быстродействующих ИС рекомендуется выбирать рабочую точку БТ (IC, VCE) на спадающей ветви характеристики β = β(IC) таким образом, чтобы допустимый технологический разброс параметров интегральных элементов не привел к значительному изменению режима работы (более ±20% первоначальной величины). Необходимо также избегать глубокого насыщения транзисторов, в частности уменьшения напряжения коллектор–эмиттер менее 0,2–0,4 В, резкого снижения β относительно номинального значения (более 10 раз). Целесообразно выявить транзисторы с небольшой величиной граничной частоты усиления и увеличить ее за счет увеличения рабочего тока и/или напряжения VCB. Следует учитывать, что в большинстве случаев основным требованием оптимизации является не получение уникальных характеристик ИС при заданных и жестко фиксированных значениях параметров интегральных элементов, а обеспечение удовлетворительного диапазона характеристик ИС при допустимом технологическом разбросе параметров интегральных элементов. VIII. Завершает первую итерацию моделирования расчет наиболее важных параметров (статических и/или динамических) в наихудших условиях. Моделирование параметров ИС в наихудшем случае автоматически выполняется во многих программах типа «Spice», например в DesignLab Release 8, Orcad 10 при задании директивы Worst Case и вариации параметров, имеющих опции DEV или LOT. Однако рекомендуется раздельно в интерактивном режиме изучить влияние на основные характеристики ИС технологического разброса параметров активных, пассивных элементов и режимов эксплуатации (диапазона напряжения питания, температуры, радиационного воздействия).

IX. Для прецизионных, быстродействующих и ИС с предельно малыми размерами элементов после разработки топологии кристалла повторяется схемотехническое моделирование (вторая итерация) с учетом паразитных элементов, восстановленных из топологии, и реальной конструкции транзисторов. Это особенно важно при использовании в топологии функционально-интегрированных элементов, в которых одна и та же полупроводниковая область или p-n-переход одновременно относятся к разным элементам. Для современных аналоговых БИС/СБИС восстановление (экстракция) схемы электрической из топологии и повторное схемотехническое моделирование являются обязательными. Так, отсутствие учета реального топологического исполнения может привести почти к 100% погрешности моделирования [3.34] и сводит на нет значительные временные и материальные затраты на разработку высокоточных моделей активных элементов и методов идентификации их параметров. 3.2.2. Особенности идентификации параметров моделей Как известно, программа MicroSim Parts комплекса программ DesignLab Release 8 и ее последующая улучшенная версия Pspice Model Editor из Orcad_10 автоматически идентифицируют параметры «Spice-моделей» из зависимостей характеристик элементов от тока и/или напряжения. Кроме того, эти программы позволяют в интерактивном режиме подстроить значения некоторых параметров для достижения максимальной точности совпадения результатов измерений и моделирования характеристик, но определяют не все параметры модели. Так, для БТ автоматически идентифицируются только 24 из 60 параметров модели Гуммеля–Пуна, а величины 9 параметров задаются по умолчанию. В связи с этим набор параметров, созданный программами MicroSim Parts и Pspice Model Editor, приблизительно характеризует интегральный элемент и часто требует уточнения. Главным достоинством указанных программ является то, что они позволяют наглядно представить влияние параметров модели на характеристики элементов. Так, полученная в MicroSim Parts и приведенная на рис. 3.37 зависимость статического коэффициента передачи тока в схеме с общим эмиттером от коллекторного тока (βDC = f(IC)) иллюстрирует влияние параметра IKF.

Рис. 3.37. Зависимость hFE от коллекторного тока при различных значениях параметра IKF «Spice-модели», полученная с помощью программы MicroSim Parts (в программе принято

обозначение hFE≡βDC)

Существуют объективные причины, по которым невозможно непосредственное определение всех параметров модели из измерений [3.35], главная из которых заключается в том, что все модели только приближенно описывают поведение элементов. В сложившейся ситуации при идентификации параметров моделей допускается в зависимости от режима работы и особенностей применения характеризовать элемент ИС несколькими эквивалентными электрическими схемами или наборами параметров, а точность модели оценивать по зависимостям в ограниченной области переменных с указанием величины погрешности и критерия, по которому она определена [3.34, 3.35]. На основе анализа известных подходов и опыта проектирования аналоговых ИС нами разработан инженерный трехступенчатый метод идентификации параметров «Spice-моделей», который заключается в следующем. I. Определение, при возможности, параметров моделей из прямых измерений. II. Измерение зависимостей для программ идентификации (Parts, Pspice Model Editor, ДИСП–Модель и др.), приблизительное определение с их помощью значений

параметров моделей и выявление влияния параметров на характеристики интегральных элементов. III. «Точная» подстройка параметров, при которой в интерактивном режиме изменением величин параметров модели достигают совпадения измеренных и рассчитанных при моделировании зависимостей, определяющих следующие характеристики. 1. Рабочую точку. Для БТ – VBE = f(IE) при VCB = const, β DC ≡

IC = f (I C ,VCB ) или выходная ВАХ в схеIB

ме с общим эмиттером, т. е. IC = f(VCE,IB). Для ПТП – выходная ВАХ в схеме с общим истоком, т. е. ID = f(VSD,VGS). I D = f (VGS ) в области насыщения ПТП, можно опреде-

Исходя из зависимости

лить напряжение отсечки (параметр модели VTO) в точке пересечения касательной к линейной области кривой

I D = f (VGS ) с осью VGS, а по наклону этой касательной –

идентифицировать величину

BETA . Эта методика основана на модели Шихмана–

Ходжеса, в соответствии с которой для области насыщения ПТП справедливо выражение

I D ≈ BETA (VTO − VGS ) . Для мощных ПТП зависимость

I D = f (VGS ) нели-

нейна вследствие падения напряжения на сопротивлении истока RS. В этом случае измерения ВАХ для определения параметров VTO, BETA необходимо выполнять при малых токах стока. В микромощных ПТП даже при VGS ≈ 0 на зависимость ID = f(VGS) оказывает влияние существование подпороговой области ВАХ, и поэтому для идентификации параметров VTO, BETA рекомендуется использовать результаты измерений, полученные при небольшом прямом смещении p-n-перехода исток–затвор (ориентировочно до |VGS| < 0,5VJ). 2. Малосигнальные параметры. Для БТ rOUTB ≡

dI dVCE = f (I C ,VCB ) , β AC ≡ C = f (I C ,VCB ) . dI C dI B

(3.23)

Для ПТП g SD ≡

dI D dI D = f (VSD ) при VGS = const, g M ≡ = f (VGS ) при VSD = const, dVSD dVGS gM = f (VGS ) при VSD = const. ID

(3.24) (3.25)

Применение соотношения (3.25) является предпочтительным, так как для области насыщения ПТП из модели Шихмана–Ходжеса следует выражение

gM BETA ≈2 ,а ID ID

для подпороговой области ВАХ справедливо gM/ID = 1/ϕT. Таким образом, используя зависимость gM/ID = f(VGS) можно подстроить параметры модели ПТП в широком диапазоне изменения тока стока или установить область недопустимо большой погрешности.

Выполненные

нами

экспериментальные

исследования

интегральных

p-ПТП [3.7] показали, что квадратичный вид зависимости тока стока от напряжения затвор–исток сохраняется в диапазоне изменения тока стока более 60 дБ. Таким образом, в типовых режимах работы ПТП влияние подпороговой области ВАХ обычно несущественно. 3. Быстродействие. Для БТ fT = f(IC,VCB), CJBE = f(VBE), CJBC = f(VBC), CJSUB = f(VSUB).

(3.26)

Для ПТП CJGS = f(VGS), CJGD = f(VGD), CJSUB = f(VSUB).

(3.27)

4. Спектральную плотность напряжения/тока шума в рабочей полосе частот, особенно в низкочастотной области. IV. При идентификации параметров моделей интегральных элементов необходимо учитывать следующие факторы. 1. Существование различных методик измерений и идентификации, приводящих к отличающимся величинам параметров даже при одинаковых режимах работы интегральных элементов. Поэтому для идентификации параметров рекомендуется выбирать методику и режим измерений, соответствующий реальным рабочим условиям интегрального элемента. 2. Допустимость создания для одного и того же элемента нескольких наборов параметров модели, настроенных на различные диапазоны рабочих токов, напряжений, температур. К сожалению, при этом значительно увеличивается погрешность и усложняется расчет процессов в режиме большого сигнала, временной и частотной областях, при котором вначале определяют режимы работы по постоянному току, а затем к элементам «подключают» наборы параметров модели, подстроенные в требуемом диапазоне.

3. Для идентификации параметров модели не применяют нормы отбраковки и средние значения параметров элементов. Наибольшую адекватность обеспечивает подстройка параметров модели по результатам измерений конкретного транзистора, параметры которого максимально совпадают со средними значениями. 4. При установлении параметров модели Гуммеля–Пуна CJE, CJC, CJS, MJE, MJC, MJS, VJE, VJC, VJS интегрального транзистора, размещенного в корпусе, необходимо учитывать влияние на результаты измерений паразитных емкостей. Для этого определяют суммарную паразитную емкость контактирующего устройства; корпуса; проволочных проводников, соединяющих траверсы корпуса и контактные площадки на кристалле; межсоединений между контактными площадками на кристалле и окнами к областям транзистора. Суммарную паразитную емкость вычитают из измеренного значения емкости транзистора или используют для калибровки («установки нуля») измерительного прибора. 5. Транзисторы с субмикронными размерами обычно характеризуются резким максимумом зависимости граничной частоты от коллекторного тока, и поэтому для них необходимо корректно определять параметры «Spice-модели», описывающие эту зависимость, а именно: TF, VTF, ITF, XTF, XCJC. В большинстве случаев для расчета коэффициента «расщепления» барьерной емкости коллекторного перехода XCJC вертикальных транзисторов справедливо соотношение [3.36]: XCJC=SE/SC,

(3.28)

где SE, SC – донная площадь эмиттерного и коллекторного p-n-переходов вертикального БТ. Влияние паразитных емкостей приводит к уменьшению измеренного значения граничной частоты fT транзистора, размещенного в корпусе, по сравнению с граничной частотой fTI транзистора, расположенного на кристалле [3.36, 3.37]:  R 1 1 = +  RE + B β AC 2πf T 2πf TI 

 ϕ (C PE + C PC ) + T (C PE + C PC ) , IC 

(3.29)

где CPE, CPC – паразитная емкость между выводами корпуса база–эмиттер, база– коллектор. Известно соотношение [3.36, 3.37]:  R  ϕ 1 RC = TF + RC ⋅ C JBC +  RE + B C JBC + (C JBE + C JBC ) T + C JSUB . 2πf TI β AC  I C β AC 

(3.30)

По точке пересечения касательной к кривой 

R 

 1 1 = f  2πf TI  IC

  с осью ординат можно 

RC

найти сумму TF + RC ⋅ C JBC +  RE + B C JBC + C , с помощью которой опредеβ AC  β AC JSUB  лить «Spice-параметр» TF. Емкость подложки CJSUB в выражение (3.30) входит в том случае, когда во время измерений вывод подложки соединен с эмиттером по переменному сигналу. Вся совокупность параметров TF, VTF, ITF, XTF устанавливается при подстройке параметров модели для зависимости fT = f(IC,VCB). В соответствии с ГОСТ 20003–74 граничная частота БТ определяется как fT = |βAC|⋅fM,

(3.31)

где fM – частота измерения, которая находится в диапазоне частот, где справедлив закон изменения |βAC| 6 дБ/октаву. Частоту измерений рекомендуется выбирать минимально возможной величины, чтобы избежать зависимости fT от частоты, а режим работы таким образом, чтобы исключить насыщение и квазинасыщение БТ. 6. Для транзисторов, работающих при больших плотностях тока, необходимо уточнить параметр IKF, характеризующий спад коэффициента передачи тока βDC. Традиционный метод идентификации IKF [3.38] основан на регистрации зависимости логарифма коллекторного тока от прямого падения напряжения на эмиттерном переходе в активном режиме работы, т. е. ln(IC) = f(VBE). Асимптотические зависимости для малых и больших напряжений на эмиттерном переходе пересекаются в точке, которой соответствует ток «излома» IKF. Зависимость ln(IC) = f(VBE) редко присутствует в справочных данных, а ее экспериментальное определение затруднено. В связи с этим целесообразна идентификация параметра IKF, исходя из основной для БТ зависимости βDC = f(IC,VCB). Анализ «Spice-модели» Гуммеля–Пуна позволил установить, что параметр IKF соответствует коллекторному току, при котором βDC составляет от 50 до 65% своего максимального значения, т. е. IKF ≈ IC при βDC = (0,5–0,65)BF.

(3.32)

Более точно величина IKF устанавливается при подстройке зависимости βDC=f(IC,VCB). При этом необходимо учитывать возможность квазинасыщения, которое может существенно исказить величину IKF. Из модели Гуммеля–Пуна в случае отсутствия

квазинасыщения

следует

упрощенное

выражение

βDC(VCB)≈(1+VCB/VAF)βDC(0), в соответствии с ним графические зависимости βDC=f(IC,VCB) для разных значений VCB (кривые 1 и 2, рис. 3.38) будут иметь практически одинаковую форму. При наличии квазинасыщения спад кривой βDC = f(IC,VCB) в области больших токов значительно резче (кривая 4, рис. 3.38), и ее не рекомендуется использовать при определении параметра IKF.

Рис. 3.38. Зависимость βDC от коллекторного тока IC и напряжения VCB при разной величине сопротивления коллектора RC: 1 – RC = 140 Ом, VCB = 3 В; 2 – RC = 140 Ом, VCB = 1 В; 3 – RC = 500 Ом, VCB = 3 В; 4 – RC = 500 Ом, VCB = 1 В

3.3. Уменьшение взаимодействия интегральных элементов через полупроводниковую подложку Взаимодействие элементов через полупроводниковую подложку можно уменьшить не только применением специальных топологических и технологических решений, но и правильным выбором конструкций активных и пассивных элементов [3.39, 3.40]. В связи с этим влияние подложки необходимо учитывать на этапе схемотехнического синтеза и моделирования. Прежде всего, рекомендуется установить источник и приемник помехи. Источником помехи обычно является элемент ИС, инжектирующий в подложку максимальный заряд. Для его определения с помощью «Spiceподобных» программ достаточно проинтегрировать во временной области ток, проте-

кающий через эквивалентные сопротивления подложки, соединенные с внутренним узлом SUBI каждого элемента (рис. 3.34). Так, после выполнения моделирования переходных процессов («Transient-анализа») в графическом постпроцессоре Probe программ DesignLab Release 8 и Orcad 10 на оси ординат необходимо отобразить переменную, задаваемую для каждого узла выражением: TMAX

TMAX

TMIN

TMIN

∫ iRSUB1−1 (t )dt +

∫i

RSUB1−3

(t )dt ,

(3.33)

где iRSUB1-1(t), iRSUB1-3(t) – изменяющийся с течением времени t ток через резисторы RSUB1-1 и RSUB1-3; TMIN, TMAX – пределы интегрирования. В соответствии с принятыми в программе Probe правилами выражение (3.33) будет иметь вид: S(I(RSUB1-1))+S(I(RSUB1-3)). Приемник помехи – элемент ИС наиболее чувствительный к изменению напряжения элемент–подложка. Его можно выявить при моделировании переходных характеристик, если поочередно на внутренний узел подложки SUBI каждого элемента подавать одинаковый, короткий импульс тока и регистрировать изменение выходного сигнала ИС. Уменьшение взаимодействия элементов ИС через подложку (улучшение изоляции на переменном сигнале) можно достичь с помощью следующих способов [3.39, 3.40]: уменьшения емкости элемент–подложка и сопротивления подложки между источником (приемником) помехи и эквипотенциальными областями полупроводника, имеющими заземление по переменному сигналу (охранными кольцами); увеличения сопротивления подложки между источником и приемником помехи; уменьшения индуктивности проводников, соединяющих охранные кольца с источниками постоянного напряжения; применения экранированных контактных площадок. Для увеличения сопротивления подложки между источником и приемником помехи проще всего увеличить расстояние между ними и/или удельное сопротивление подложки. Однако в первом случае увеличивается размер кристалла, а рост удельного сопротивления подложки приводит к изменению параметров интегральных элементов, хотя при этом намного усиливается воздействие охранных колец, так как токи в подложке протекают в основном около поверхности. Дальнейшее препятствие протеканию приповерхностных токов создает формирование в подложке глубоко залегающих областей с противоположным типом проводимости (n-карманов в p-подложке)

или с окислом кремния, диэлектрических канавок и т.д., при наличии которых ток протекает в глубине подложки и увеличивается сопротивление RCON (рис. 3.34). В подложках с низким удельным сопротивлением, используемых для предотвращения эффекта «защелкивания», применение охранных колец не эффективно, а основным способом улучшения изоляции элементов является формирование контакта к донной части полупроводниковой пластины и его соединение с источником постоянного напряжения проводником с малой индуктивностью [3.30]. Значительно улучшить изоляцию на постоянном и низкочастотном сигнале возможно путем применения полной диэлектрической изоляции элементов, сформированных в полупроводниковой подложке, соединенной с источником постоянного напряжения. Для высокочастотных сигналов качество такой изоляции зависит от величины сопротивления подложки, емкости с подложкой, определяемой толщиной диэлектрика и площадью изолированного кармана, и может быть хуже, чем при использовании охранных колец [3.30].

Рис. 3.39. Взаимное расположение контактной площадки и элемента ИС при комбинированной ции

окислом

изоляи

p-n-

переходом

В технологических процессах с комбинированной изоляцией элементов окислом и p-n-переходом необходимо обращать внимание на расположение p+-скрытого слоя. Его обычно формируют по всей площади кристалла вне изолированных карманов (рис. 3.39). В этом случае вследствие малого сопротивления p+-скрытого слоя возможно ухудшение изоляции на переменном сигнале между элементами ИС и контактными площадками, которого можно избежать при использовании экранированных контактных площадок (рис. 3.40) [3.31].

Рис. 3.40. Экранированная контактная площадка

Реализация экранированных контактных площадок возможна только для техпроцессов, допускающих формирование толстого диэлектрика, например при полной диэлектрической изоляции элементов или при комбинированной изоляции элементов окислом и p-n-переходом. Экран должен быть соединен с шиной нулевого потенциала или источником постоянного напряжения с помощью проводника с минимальной индуктивностью. Если индуктивность соединительного проводника велика, то применение экранированных контактных площадок приводит к усилению взаимодействия между блоками ИС на высокой частоте. На основе анализа имеющейся информации и опыта проектирования многоканальных аналоговых БИС сформулирован набор конструктивно-схемотехнических рекомендаций для синтеза аналоговых ИС, а именно: 1. В биполярно-полевых ИС, структура которых приведена на рис. 2.7, емкость элемент–подложка соединена с коллектором n-p-n-транзистора и базой горизонтального p-n-p-транзистора, причем максимальной величиной этой емкости характеризуются мощные транзисторы. В связи с этим в выходных каскадах целесообразно применять n-p-n-транзисторы с общим коллектором и p-n-p-транзисторы с общей базой или эмиттером. В таких схемах включения БТ практически фиксируется напряжение на емкостях подложки. 2. Особое внимание следует уделять проектированию каскадов с головными малошумящими ПТП, охваченных резистивно-емкостной обратной связью. В них необходимо: уменьшать емкость затвор–подложка, например путем использования двухзатворных ПТП; уменьшать паразитную емкость конденсаторов, высокоомных резисторов и ее влияние на характеристики ИС исключением конструкций, в которых ра-

бочие полупроводниковые области контактируют с подложкой, применением схем компенсации, расположением элементов в отдельных изолированных карманах и подачей обратного смещения на эти карманы через несколько контактов; правильно выбирать узлы подключения паразитной емкости. Так, с затвором интегрального ПТП обычно соединяют металлическую обкладку МОП-конденсатора. 3. Целесообразно соединять подложку ИС с отдельным выводом корпуса. При этом на p-подложку можно подать напряжение меньшее, чем отрицательное напряжение питания, и ограниченное только напряжением пробоя p-n-перехода. Небольшая величина тока, протекающего по выводу подложки, не увеличивает потребляемую ИС мощность, а паразитные емкости с подложкой могут быть значительно уменьшены. 4. Дифференциальные каскады наиболее устойчивы к воздействию синфазных помех, поэтому для уменьшения взаимодействия аналоговых блоков через подложку уместно применять дифференциальную или квазидифференциальную структуру тракта [3.41]. 5. При схемотехническом моделировании следует выявить источник и приемник помехи, распространяющейся через подложку, и экранировать их на топологии ИС с помощью охранных колец, которые через отдельные межсоединения с низкой индуктивностью соединить с контактной площадкой. 6. Для уменьшения влияния подложки возможно прикрепление кристалла к металлическому основанию корпуса с помощью эвтектической пайки и подача обратного смещения на полупроводниковую подложку через донную часть кристалла. Альтернативным способом является формирование р+-колец по всей ширине дорожек реза, по которым разделяются кристаллы, и соединение этих р+-колец с контактными площадками, расположенными по периметру кристалла в свободных местах. Максимально возможное количество указанных контактных площадок присоединяется проводниками к траверсам корпуса, через которые подается обратное смещение на подложку. 7. Использование нескольких раздельных шин нулевого потенциала и питания позволяет не только уменьшить перекрестные помехи, повысить устойчивость к самовозбуждению, но и максимально снизить потребляемую мощность. Целесообразно все шины источников питания и опорного напряжения соединять с конденсаторами

максимальной емкости, сформированными под шинами и на свободной площади кристалла. 8. В аналого-цифровых ИС необходимо предусматривать отдельное выполнение шин нулевого потенциала, питания, охранных колец в цифровой и аналоговой части и их соединение с разными контактными площадками, а также изоляцию аналоговой части на кристалле от цифровой с помощью широкого контакта к подложке. 9. При схемотехническом моделировании целесообразно определить контактные площадки, взаимодействие которых с подложкой наиболее сильно влияет на характеристики ИС. Чаще всего это контактные площадки, соединенные с головным каскадом. Только выделенные контактные площадки следует экранировать на топологии. При этом наилучшим решением является соединение экрана каждой контактной площадки с отдельным выводом корпуса или соединение экранов между собой по типу «звезды» на контактной площадке шины нулевого потенциала. 3.4. Выводы 1. Предложены модифицированные эквивалентные электрические схемы интегральных элементов: полупроводниковых резисторов, конденсаторов и индуктивностей с учетом паразитных сопротивлений и емкостей (рис. 3.1–3.5, 3.13–3.16, 3.20) [3.3, 3.13, 3.21]; БТ и его диодного соединения с учетом влияния эффекта пробоя (рис. 3.22, 3.26). 2. Для интегральных резисторов и конденсаторов обобщены данные по ТКС, ТКЕ, абсолютному и относительному технологическому разбросу параметров, зависимостям характеристик от рабочего напряжения [3.3, 3.11, 3.12]. 3. Приведены способы соединения изолирующих областей интегральных элементов и описано их влияние на характеристики ИС (рис. 3.6–3.9, 3.17, 3.18, 3.30) [3.3, 3.13, 3.21, 3.22]. 4. Сформулированы рекомендации по выбору коэффициента масштабирования AREA биполярных и полевых транзисторов [3.33]. 5. Рассмотрен упрощенный метод описания в «Spice-подобных» программах влияния подложки и разработана тестовая структура для оценки параметров эквивалентной электрической схемы подложки (рис. 3.35, 3.36) [3.20, 3.28, 3.39].

6. Предложен инженерный трехступенчатый метод идентификации параметров «Spice-моделей» интегральных транзисторов и выявлены факторы, влияющие на точность их определения [3.33]. 7. Разработан метод проектирования микросхем с минимальным паразитным взаимодействием элементов, включающий методику выявления источника и приемника распространяющейся через подложку помехи и набор конструктивносхемотехнических рекомендаций для синтеза аналоговых биполярно-полевых ИС [3.20, 3.21, 3.22, 3.39, 3.41]. 8. На основе инженерного опыта разработан маршрут схемотехнического моделирования биполярно-полевых аналоговых ИС, включающий последовательность этапов моделирования; рекомендации по выбору коэффициента масштабирования биполярных транзисторов и конструкции стабилитронов; одновременную оценку разброса статических и динамических характеристик БТ; модифицированные эквивалентные электрические схемы биполярного транзистора и его диодного соединения с учетом влияния пробоя [3.33]. 3.5. Литература 3.1. Матсон Э.А. Конструкция и технология микросхем: Учеб. пособие для радиотехн. спец. вузов. – Мн.: Выш. шк., 1985. – 207 с. 3.2. Дворников О.В. Схемно-топологическое проектирование БИС с использованием САПР. Часть 2: Учеб.-методич. пособие. – Мн.: БГУИР, 1999. – 98 с. 3.3. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 1. Интегральные резисторы // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – Ч. 1. – С. 23–27. 3.4. Hebert F., Roulston D.J. Compensation of bipolar monolithic circuits using the parasitic capacitance of diffused resistors // IEEE Journal of Solid – State Circuits. – 1986. – Vol. 21, No 4. – P. 568–574. 3.5. Pspice. Reference Guide. http://www.orcad.com. 3.6. Tsividis Y. P., Suyama K. MOSFET modeling for analog circuit CAD: problems and prospects // IEEE Journal of Solid – State Circuits. – 1994. – Vol. 29, No 3. – P. 210– 216.

3.7. Дворников О.В., Чеховский В.А. Аналоговый биполярно-полевой БМК с расширенными функциональными возможностями // Chip News. – 1999. – No 2. – С. 21– 24. 3.8. Amemiya Y., Kato K. Compensation for voltage dependence of diffused feedback resistors in operational amplifiers // IEEE Journal of Solid – State Circuits. – 1979. – Vol. 14, No 6. – P. 1118–1120. 3.9.

Зайцев

Ю.В.,

Громов

В.С.,

Григораш

Т.С.

Полупроводниковые

термоэлектрические преобразователи. – М.: Радио и связь, 1985. – 120 с. 3.10. Технология СБИС: В 2-х кн. Кн.1. /Под ред. С. Зи. – М.: Мир, 1986. – 404 с. 3.11. А.с. СССР 1227064. Способ создания интегральных схем, совмещающих биполярные, униполярные и фоточувствительные компоненты на одном кристалле / А.Д. Воронин, В.В. Горовой, О.В. Дворников, А.В. Якименко. – № 3692380. Заявл. 16.11.83. 3.12. Дворников О.В. Проектирование низкоомных интегральных резисторов с улучшенными частотными характеристиками // Техника средств связи. Сер. РИТ. – Минск, 1991. – Вып. 5. – С. 27–31. 3.13. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 2. Интегральные конденсаторы // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – Ч. 1 – С. 45–48. 3.14. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 2. Высокоточные повторители тока // Chip News. – 2004. – No 10. – С. 40–45. 3.15. Березин А.С., Мочалкина О.Р. Технология и конструирование интегральных микросхем: Учеб. пособие для вузов / Под ред. И.П. Степаненко. – М.: Радио и связь, 1983. – 232 с. 3.16. Simple accurate expressions for planar spiral inductances / S.S. Mohan, M.M. Hershenson, S.P. Boyd, T.H. Lee // IEEE Journal of Solid – State Circuits. – 1999. – Vol. 34, No 10. – P. 1419–1424. 3.17. Walton A.J., Holwill R.J., Robertson J. Numerical simulation of resistive interconnects for integrated circuits // IEEE Journal of Solid – State Circuits. – 1985. – Vol. 20, No 6. – P. 1252–1258. 3.18. Зи С. Физика полупроводниковых приборов: В 2-х книгах. Кн. 1. – М.: Мир, 1984. – 456 с. 3.19. Grove A.S. Physics and Technology of Semiconductor Devices. – New York: Wiley, 1967. – 388 p.

3.20. Baturitsky M.A., Dvornikov O.V. Multichannel monolithic front-end system design. Part 4. Front-end system stability and channel-to-channel coupling // Nuclear Instruments and Methods in Physics Research. – 1997. – Vol. A398. – P. 308–314. 3.21. Baturitsky M.A., Dvornikov O.V. Multichannel monolithic front-end system design. Part 3. High-value resistors in BJT-JFET technology // Nuclear Instruments and Methods in Physics Research. – 1997. – Vol. A399. – P. 113–118. 3.22. Baturitsky M.A., Dvornikov O.V., Tchekhovski V.A. A wide dynamic range multichannel preamplifier/shaper ASIC family for universal low power applications // Nuclear Instruments and Methods in Physics Research. – 2003. – Vol. A496. – P. 162–171. 3.23 Electrical performance of packages. National semiconductor application note AN1205. http:// www.national.com. 3.24. Lomigora S., Shockman P. ECLinPS and ECLinPS lite SPICE modeling kit. Application note, AN1503/D. http://onsemi.com. 3.25. Beckwith D., Diermeier A. H124, 125, 350–352 translator I/O spice modeling kit. Application note, AN1598W. http://motorola.com. 3.26. Данилин В.Н., Кушниренко А.И., Петров Г.В. Аналоговые полупроводниковые интегральные схемы СВЧ. – М.: Радио и связь, 1985. – 192 с. 3.27. Orbit Semiconductor Inc. http://www.orbit.com. 3.28. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 3. Учет влияния паразитных элементов // Проблемы современной аналоговой микросхемотехники: Сб. материалов IV Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2005. – С. 69–73. 3.29. Pfost M., Rein H.-M. Modeling substrate effects in the design of high-speed Sibipolar IC’s // IEEE Journal of Solid – State Circuits. – 1996. – Vol. 31, No 10. – P. 1493– 1501. 3.30. Gharpurey R., Meyer R.G. Modeling and analysis of substrate coupling in integrated circuits // IEEE Journal of Solid – State Circuits. – 1996. – Vol. 31, No 3. – P. 344– 352. 3.31. Colvin J.T., Bhatia S.S., Kenneth K.O. Effects of substrate resistances on LNA performance and a bond-pad structure for reducing the effects in silicon bipolar technology // IEEE Journal of Solid – State Circuits. – 1999. – Vol. 34, No 9. – P. 1339–1344. 3.32. Абрамов И.И., Дворников О.В. Тенденции и проблемы проектирования прецизионных аналоговых интерфейсов // Нано- и микросистемная техника. – 2005. – № 10. – С. 23–35.

3.33. Абрамов И.И., Дворников О.В. Маршрут моделирования биполярно-полевых аналоговых ИС в программах типа «Spice» // Нано- и микросистемная техника. – 2006. – № 10. 3.34. McAndrew C.C. Practical modeling for circuit simulation // IEEE Journal of Solid – State Circuits. – 1998. – Vol. 33, No 3. – P. 439–448. 3.35. Автоматизация проектирования БИС. В 6 кн.: Практ. пособие. Кн. 5. Кремлев В.Я. Физико-топологическое моделирование структур элементов БИС/ Под ред. Г.Г. Казеннова. – М.: Высш. шк., 1990. – 144 с. 3.36. Celi D. Method for accurate determination of the intrinsic cut-off frequency of IC bipolar transistors // Proc. IEEE Int. Conf. Microelectron. Test. Struct. (ICMTS), Long Beach, Calif, Febr. 22–23. 1988. – 1988. – Vol. 1, No 1. – P. 200–203. 3.37. Rein H.-M. Proper choice of the measuring frequency for determining fT of bipolar transistors // Solid – State Electronics. – 1983. – Vol. 26, No 1. – P. 75–82. 3.38. Маллер Р., Кейминс Т. Элементы интегральных схем. – М.: Мир, 1989. – 630 с. 3.39. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 4. Минимизация взаимодействия элементов через полупроводниковую подложку // Проблемы современной аналоговой микросхемотехники: Сб. материалов IV Межд. научно-практ. семинара.– Шахты: ЮРГУЭС, 2005. – С. 73–77. 3.40. Ingels M., Steyaert M. S. J. Design strategies and decoupling techniques for reducing the effects of electrical interference in mixed-mode ICs // IEEE Journal of Solid – State Circuits. – 1997. – Vol. 32, No 7. – P. 1136–1141. 3.41. The eight-channel ASIC bipolar transresistance amplifier D0M AMPL-8.3 / G.D. Alexeev, M.A. Baturitsky, O.V. Dvornikov e. a. // Nuclear Instruments and Methods in Physics Research. – 2001. – Vol. A462. – P. 494–505.

ГЛАВА 4. Библиотека аналоговых элементов электроизмерительных приборов Одной из важных особенностей этапа проектирования БИС является поиск новых эффективных схемотехнических и конструктивно-технологических решений базовых элементов. Методы улучшения технических характеристик современных цифровых БИС, направленные на расширение функциональных возможностей, увеличение быстродействия, помехоустойчивости, нагрузочной способности, устойчивости к электрическим перегрузкам, и оригинальные элементы биполярных цифровых БИС приведены в [4.1–4.3]. Для ускоренного проектирования прецизионных аналоговых интерфейсов необходимы библиотеки апробированных схемотехнических решений, которые при системном подходе к синтезу ИС должны быть ориентированы на достижение главной цели проектирования. Цель проектирования в значительной степени определяется областью применения аналоговых интерфейсов, что сильно затрудняет создание универсальных библиотек. Так, многие электроизмерительные приборы работают в широкой полосе частот входного сигнала, включающей напряжение постоянного тока, и поэтому для них существенное значение имеет уменьшение статических погрешностей. Измерительные преобразователи ядерной электроники предназначены для получения информации об амплитуде и времени поступления импульса тока с емкостного датчика. Постоянная и низкочастотные составляющие входного сигнала характеризуют ток утечки датчика, наложение импульсов, затрудняют регистрацию информационных параметров, и поэтому эти составляющие удаляют для максимального увеличения отношения сигнал/шум. В данной главе рассмотрены схемотехнические методы уменьшения статических погрешностей типовых и специализированных блоков, входящих в библиотеку аналоговых элементов электроизмерительных приборов. При этом особое внимание уделено нахождению математических выражений, позволяющих выявить варьируемые переменные для выполнения параметрической оптимизации в «Spice-подобных» программах.

4.1. Методы уменьшения источников статических погрешностей типовых аналоговых блоков 4.1.1. Повышение качества дифференциальных каскадов Дифференциальные каскады широко применяются в аналоговых интерфейсах, как составные части операционных и дифференциальных усилителей, компараторов напряжения, аналоговых умножителей, стабилизаторов напряжения и пр. Использование в микросхемах квазидифференциальной структуры трактов, при которой входной сигнал преобразуется в дифференциальное напряжение, обрабатываемое последующими каскадами, позволяет увеличить усиление, динамический диапазон, быстродействие, помехоустойчивость, стабилизировать рабочий режим каскадов при наличии технологического разброса параметров активных и пассивных элементов. Последнее преимущество особенно важно для многоканальных ИС, так как позволяет уменьшить разброс выходного напряжения разных каналов [4.4, 4.5]. В аналоговых устройствах на основе дифференциальных каскадов мультипликативные статические погрешности в основном определяются величиной входного rINP и выходного rOUT малосигнальных сопротивлений и коэффициентом усиления напряжения KV: KV =

dVOUT , dVINPD

(4.1)

где VOUT – выходное напряжение (между коллекторами транзисторов Q1 и Q2, рис. 4.1); VINPD – входное дифференциальное напряжение (между базами транзисторов Q1 и Q2). В то же время аддитивные статические погрешности вызываются напряжением смещения VOS = VINPD V

OUT

=0 , входным током IINP, разностью входных токов ∆IINP [4.6].

В низкочастотной области коэффициент усиления дифференциального каскада с резистивной нагрузкой (рис. 4.1) при малом входном сигнале VINPD << ϕT определяется крутизной gM входных транзисторов Q1, Q2 и суммарным сопротивлением RΣC всех параллельных цепей, соединенных с их коллекторами [4.6]: K V = g M R∑ C ,

(4.2) −1

gM

 2ϕ  =  T + R∑ E  ,  I0 

(4.3)

R∑ C = RC || rOUTB || RLOAD = RC ||

2VAFN || RLOAD , I0

(4.4)

где RC, RLOAD – сопротивления коллекторных резисторов и нагрузки; RΣE – суммарное сопротивление в эмиттерной цепи БТ, включающее сопротивление полупроводниковой области эмиттера RE, токопроводящего межсоединения и резистора (на рис. 4.1 не показан), подключенного между эмиттером входного транзистора и источником стабильного тока; I0 – величина выходного тока источника стабильного тока (коллекторный ток Q3). Как и ранее нижний индекс «N» относится к параметрам n-p-nтранзистора, а индекс «P» – p-n-p-транзистора.

Рис. 4.1. Дифференциальный каскад с резистивной нагрузкой: VINPD, VINPCM – входное дифференциальное и синфазное напряжение, VBIAS – напряжение, устанавливающее выходной ток (I0) источника стабильного тока Q3, R3

Для дифференциальных каскадов с большим усилением выполняются условия: 2VAFN >> RC , I0

(4.5)

R LOAD >> RC ,

(4.6)

2ϕT >> R∑ E , I0

(4.7)

I0 V RC = RC , 2ϕ T ϕT

(4.8)

поэтому справедливо выражение: KV ≈

где VRC – напряжение на коллекторном резисторе (R1 и R2) при балансе дифференциального каскада, т. е. одинаковых коллекторных токах входных транзисторов I C1 = I C 2 ≈

I0 . 2

Таким образом, для увеличения усиления дифференциального каскада необходимо увеличивать падение напряжения на коллекторных резисторах при отсутствии входного сигнала, что приводит к росту напряжения питания и потребляемой мощности. Альтернативным способом является замена коллекторных резисторов на активную (динамическую) нагрузку, например в виде повторителя тока («токового зеркала») на транзисторе Q4 (рис. 4.2). В этом случае при выполнении условий (4.6), (4.7) для коэффициента усиления дифференциального каскада с активной нагрузкой KVA получим: K VA ≈

VAFN

ϕT

Рис. 4.2. Дифференциальный каскад с активной нагрузкой на повторителе тока – транзисторе Q4

1 . VAFN 1+ VAFP

(4.9)

Рис. 4.3. Дифференциальный каскад с активной нагрузкой и каскодным соединением транзисторов Q1, Q6/Q2, Q7/Q4, Q5: транзисторы Q5–Q7 – с ОБ, VBIAS1, VBIAS2 – напряжение питающее базы Q5–Q7

Из выражения (4.9) следует, что усиление дифференциального каскада с активной нагрузкой не зависит от напряжения питания, определяется напряжением Эрли транзисторов и температурой. В гл. 2 подчеркивалось, что транзисторы современных БИС/СБИС характеризуются малой величиной напряжения Эрли, поэтому для дальнейшего увеличения KVA рекомендуется применение каскодного включения транзисторов, такого как соединение БТ с ОЭ и ОБ (рис. 4.3). Напряжение VBIAS1 на базах транзисторов Q6, Q7 на рис. 4.3 обычно устанавливают при помощи так называемой «следящей» ОС, которая поддерживает постоянным напряжение на промежутке коллектор–эмиттер входных транзисторов Q1, Q2 при изменении входного синфазного сигнала. При синтезе ИС необходимо учитывать присущие каскодным соединениям особенности. Во-первых, большое количество последовательно соединенных промежутков

коллектор–эмиттер

увеличивает

минимальное

напряжение

питания.

Во-вторых, для сохранения усиления при каскодном включении усилительного Q2, Q7 и нагрузочного Q4, Q5 транзисторов необходимо обеспечить высокое входное сопротивление следующего каскада (RLOAD, рис. 4.3), получение которого на БТ затруднительно, а применение для этих целей ПТП может ухудшить частотные свойства ИС. В-третьих, реализации высокого усиления в полупроводниковых дифференциальных каскадах препятствует наличие тепловой ОС между выходным и входным каскадом на кристалле. Выражения (4.8), (4.9) не учитывают разброс параметров интегральных элементов и справедливы для β >> 1. Анализ дифференциальных каскадов (рис. 4.1, 4.2) позволил нам получить выражения для расчета основных параметров, определяющих статические погрешности в режиме малого сигнала, а также обосновать справедливость принятых допущений для транзисторов современных БИС/СБИС [4.7]: 2αRС I 0 exp KV ≈

∆V OS

ϕT

 ∆V OS ϕT 1 + exp ϕT 

  

2

,

  2ϕ ϕ rINP = 2(1 + β N )R∑ E + T + R∑ B  ≈ T , I INP   I INP rINPCM ≈

R∑ B + (1 + β N )R∑ E ϕT + VAFN VAF N + ≈ 2 2 I INP 2 I INP

(4.10)

(4.11) (4.12)

∆I INP =

I0 ∆V OS 1 + exp

ϕT

VOS ≈

ϕT 

1 + exp 2 

VOSA = ∆VBE1, 2

∆V OS    exp ϕ 1  T  , − 1+ β2   1 + β1    

− ∆VBE1, 2  R С1 α1 ∆V   exp BE1, 2 − 1 , ϕT ϕT  RС 2 α 2 

(4.13)

(4.14)

1    1+    V  β1 (0)1 + CB1     VAFN   , + ϕT ln   KI  KI +   VCB 2      β 2 (0)1 +   VAFN   

(4.15)

 KI 1   , −  BETA BETA1  2 

(4.16)

VOSAJ = ∆VTO +

I0 1+ KI

∆VBE ≈ ∆VBEIS + ∆R∑ E

I0 I + ∆R∑ B 0 , 2 2β N

(4.17)

где rINP, rINPCM – входное малосигнальное сопротивление для дифференциального и синфазного сигналов; VOS, VOSA – напряжение смещения дифференциальных каскадов с входными БТ и резистивной, активной нагрузкой; VOSAJ – напряжение смещения дифференциальных каскадов с входными ПТП и активной нагрузкой; α – статический коэффициент передачи тока в схеме с общей базой; RΣB – величина суммарного сопротивления в базовой цепи входного транзистора, включающая распределенное сопротивление базы RB и резистора (на рис. 4.1, 4.2 не показан), подключенного между базой и входом; KI – коэффициент передачи повторителя тока («токового зеркала») активной нагрузки; ∆VBE, ∆VBEIS – разность падения напряжения на прямосмещенных эмиттерных переходах пары транзисторов при одинаковом эмиттерном токе, в том числе вызванная только различием тока IS (∆VBE1,2 = VBE1 – VBE2 ), здесь и далее цифровой индекс указывает номер элемента на рисунках. Выражения (4.11)–(4.13) справедливы для каскадов с активной и резистивной нагрузкой. Вследствие схемотехнической несимметрии дифференциальных каскадов с активной нагрузкой, вызванной в большинстве случаев необходимостью преобразования дифференциального выходного сигнала в синфазный, коллекторные потенциалы входных транзисторов различны. Напряжение смещения в этом случае определяется как входное напряжение, при ко-

тором равны коллекторные токи входного и нагрузочного транзисторов (IC2 = IC4, рис. 4.2), т. е. нет тока через нагрузку, а в выражении (4.13) необходимо учитывать 

зависимость β (VCB ) = β (0)1 + 

VCB VAFN

  , следующую из (2.1), (2.2). 

Соотношения (4.10)–(4.17) позволяют оценить статические параметры дифференциальных каскадов при аналитических расчетах, а также выявить варьируемые переменные для параметрической оптимизации в «Spice-подобных» программах. Так, напряжение смещения вызвано различием параметров входных транзисторов Q1, Q2 (∆β, ∆VBE1,2); неидентичностью сопротивлений коллекторных нагрузок ∆RC = RC1 – RC2; разными коллекторными потенциалами входных транзисторов VC1 ≠ VC2; не равным единице коэффициентом передачи повторителя тока. Последнее проиллюстрировано на рис. 4.4. При прочих равных условиях уменьшение βP с 20 до 5 и, следовательно, уменьшение коэффициента передачи повторителя тока активной нагрузки с 0,9953 до 0,9375 приводит к изменению напряжения смещения от –666,8 мкВ до +7,59 мВ.

Рис. 4.4. Результаты моделирования дифференциального каскада (рис. 4.2) для p-n-pтранзисторов с различным βP (кривые 1–3): а) зависимости βP от коллекторного тока; б) соответствующие передаточные характеристики дифференциального каскада

Для уменьшения напряжения смещения можно рекомендовать: выравнивание коллекторных потенциалов и токов входных транзисторов, например применение кас-

кодных схем и соединение одного из выходов дифференциального каскада со вторым каскадом, а второго выхода – с полным схемотехническим эквивалентом второго каскада; применение специальной топологии входного дифференциального каскада, рассмотренной в п. 2.2.1.; подстройку, при возможности, напряжения смещения за счет применения элементов с изменяемым сопротивлением [4.8]. При синтезе дифференциальных каскадов необходимо учитывать, что одновременное уменьшение потребляемого тока, напряжения питания, расширение диапазона допустимого входного синфазного напряжения и обеспечение прецизионных статических параметров – это несовместимые требования. С одной стороны, уменьшение напряжения питания вызывает уменьшение сопротивлений резистивных нагрузок, затрудняет применение составных и каскодных схем включения транзисторов, эмиттерных резисторов, что приводит к недостаточной величине коэффициента усиления и необходимости увеличения числа усилительных каскадов. В результате этого растет ток потребления и ухудшаются частотные свойства. С другой стороны, уменьшение напряжения питания и сохранение отношения сигнал/шум возможно при увеличении диапазона допустимого входного и выходного напряжения, которое обеспечивается с помощью усложнения входных цепей и приводит к увеличению напряжения смещения, разности входных токов. Уменьшение потребляемого тока не позволяет получить низкий уровень шумов, ограничивает скорость нарастания выходного напряжения и полосу пропускания. Возникающие при проектировании низковольтных и микромощных аналоговых ИС проблемы иллюстрирует блок-схема (рис. 4.5) [4.9]. Таким образом, при проектировании микромощных, низковольтных ИС необходим поиск разумного компромисса между параметрами, который рассмотрен нами в [4.9]. Особое внимание уделено расширению диапазона допустимого входного напряжения за счет применения метода «перекомпенсации», реализации входного каскада из двух параллельно соединенных дифференциальных каскадов на комплиментарных транзисторах, применению во входном каскаде БТ с общей базой. На основе анализа известных решений для АБМК_1_3 разработаны три варианта микромощных ОУ, которые отличались входным дифференциальным каскадом: базовый ОУ (uOA_2); ОУ с допустимым синфазным входным сигналом, равным полному напряжению питания (uOA_3); ОУ с допустимым синфазным входным сигналом, превышающим положительное напряжение питания (uOA_4).

Схемы электрические принципиальные и результаты моделирования ОУ приведены в Приложении 1. В табл. 4.1 показаны только основные параметры, позволяющие выбрать подходящую схемотехническую структуру для конкретных условий работы. Уменьшение потребляемой мощности

Уменьшение напряжения питания

Уменьшение коэффициента усиления

Уменьшение допустимого синфазного напряжения

Увеличение числа каскадов

Усложнение схемотехники входных каскадов

Увеличение потребляемого тока

Увеличение напряжения смещения

Уменьшение потребляемого тока

Увеличение шумов

Уменьшение скорости нарастания выходного сигнала, частоты единичного усиления

Ухудшение отношения сигнал/шум

Рис. 4.5. Противоречия, возникающие при проектировании низковольтных и микромощных аналоговых ИС

Таблица 4.1. Результаты моделирования разработанных микромощных ОУ при биполярном напряжении питания Параметры

Условное наименование ОУ uOA_2 uOA_3 uOA_4 ±2,5 ±2,5 ±2,5 13,2 14,6 13–17 92 92 95–110

Напряжение питания, В Ток потребления*, мкА Коэффициент усиления на нагрузке 50 кОм*, дБ Напряжение смещения*, мВ 0,91–0,96 Диапазон допустимого входного син- –3,19… +1,75 фазного напряжения, В

0,82–1,04 0,53–6,01 –3,19… +3,19 –3,19… +7,5

Примечание: * – в допустимом диапазоне входного синфазного напряжения.

4.1.2. Повторители тока Характеристики дифференциальных каскадов в значительной степени зависят от выходного сопротивления и коэффициента передачи тока применяемых источников и повторителей тока. Наиболее часто в аналоговых ИС используются повторители тока с эмиттерными резисторами (рис. 4.6) [4.10], коэффициент передачи KI которых определяется отношением сопротивлений эмиттерных резисторов при выполнении условия: VR = I E RE > 10ϕ T ,

(4.18)

где VR – напряжение на эмиттерном резисторе RE.

Рис. 4.6. Повторители тока с эмиттерными резисторами

При этом разброс величины коэффициента передачи ∆KI/KI зависит не от ∆VBE, а от неидентичности сопротивлений эмиттерных резисторов ∆RE/RE. Для типовых значений ∆VBE = 1 мВ и ∆RE/RE = 1% различие ∆KI/KI уменьшится от величины ∆KI/KI≈exp(∆VBE/ϕT) = 1,04, характерной для повторителей тока без эмиттерных резисторов, до ∆KI/KI ≈ ∆RE/RE = 1,01, что в соответствии с выражениями (4.15), (4.16) приведет к уменьшению разброса напряжения смещения дифференциальных каскадов с активной нагрузкой. Дополнительными преимуществами повторителей тока с эмиттерными резисторами являются возможность изменения в широком диапазоне коэффициента передачи, температурная стабильность выходного тока, обусловленная отрицательной ОС через эмиттерные резисторы, малый уровень выходного шума при большом сопротивлении эмиттерного резистора, высокое выходное сопротивление [4.10]:

rOUT

 β R2 VAF  1 + ≈ βϕ T ϕ T I OUT  R + R + + 1 2  I OUT I INP 

  .   

(4.19)

Основной недостаток – нелинейность передаточной характеристики, которая без учета влияния эффекта Эрли и величины β транзисторов описывается выражениями, приведенными в табл. 4.2. Наличие зависимости величины коэффициента передачи от рабочего тока при малом напряжении на эмиттерных резисторах (<10ϕT), усложняет применение повторителей тока с эмиттерными резисторами в микромощных и низковольтных схемах. В повторителях тока, реализованных на интегральных p-n-p-транзисторах, могут возникать погрешности коэффициента передачи, вызванные низким значением βP, а при больших уровнях тока – падением напряжения на объемных сопротивлениях базовой и эмиттерной областей. В последнем случае для точного масштабирования токов целесообразно использование параллельного соединения транзисторов, работающих при одинаковых плотностях тока [4.11]. Для уменьшения влияния величины β на коэффициент передачи повторителей тока рекомендуется осуществлять выравнивание входного и выходного тока за счет выполнения схемотехнически подобных входных и выходных цепей. Такие высокоточные повторители показаны на рис. 4.7 [4.10], в том числе разработанный нами (рис. 4.7в [4.12]), а выражения для их коэффициентов передачи приведены в табл. 4.3.

Рис. 4.7. Высокоточные повторители тока

Более точное выполнение условия KI = 1 обеспечивают полевые транзисторы, которые позволяют избежать использования части входного тока для управления повторителем. Так, в повторителе тока (рис. 4.8а) полевой транзистор J1 обеспечивает базовый ток биполярных транзисторов Q1, Q2, не потребляя входного тока. При уменьшении входного тока IINP значительно уменьшается суммарный базовой ток транзисторов Q1 и Q2, поэтому напряжение на обратно смещенном переходе затвор–исток J1 увеличивается и коллекторный переход входного транзистора Q1 может сместиться в прямом направлении. Для предотвращения потери работоспособности при малых входных токах необходим ПТП с напряжением отсечки менее 0,5 В и малым разбросом параметров, однако формирование таких ПТП связано с рядом технологических проблем.

Рис. 4.8. Высокоточные повторители тока с установкой базового тока с помощью ПТП

Альтернативным

решением

может

быть

модифицированная

схема

(рис. 4.8б) [4.13]. Так, исключить влияние базовых токов на коэффициент передачи и не допустить прямого смещения коллекторного перехода Q1 возможно в случае, если для схемы рис. 4.8б в диапазоне входных токов, температур и разброса параметров элементов выполняются условия:

I SDMAX 2

 AREA2   I INPMAX 1 + AREA1   , >>

β PMIN

0 ≤ VTO − VBE1

BETA2 BETA1

 2VTO   − 1 ≤ 0,5 В.  VBE1 

(4.20)

(4.21)

Для однокристальных ПТП с одинаковой длиной затвора (L1 = L2, VTO1 ≈ VTO2) неравенства (4.20), (4.21) выполняются при выборе ширины канала транзисторов в соответствии с выражением: Z1 V  V  = 2 BE1 1 − BE1  . Z2 VTO  2VTO 

(4.22)

Таблица 4.2. Передаточные характеристики повторителей тока с эмиттерными резисторами в различных диапазонах тока Повторитель тока рисунка

Диапазон тока 4.6а

4.6б

4.6в

IE >

10ϕT RE

I OUT =

R1 I INP R2

 2R  I OUT = 1 + 1  I INP R2  

IE <

0,1ϕT RE

I OUT =

M I INP N

I OUT = (2 N − 1)I INP

0,1ϕ T 10ϕ T ≤ IE ≤ RE RE

MI INP NI OUT = I R2 − R1 INP I OUT

ϕ T ln

I OUT

I OUT =

ϕT ln

I OUT =

I INP R1 2( N − 1)( R1 + R2 ) − R1

I OUT =

I OUT / I INP − 1 2( N − 1)

I INP 4( N − 1) − 1

 I INP / I OUT + 1  − 1  2( N − 1) 

ϕT ln  I OUT =

I INP (2 R1 + R2 ) − R2 I OUT

 I 2( N − 1)( R1 + R2 ) − R1 1 + INP  I OUT

Таблица 4.3. Коэффициенты передачи высокоточных повторителей тока Повторитель тока рисунка Коэффициент передачи

4.7а KI =

β 2 + 2β β 2 + 2β + 2

4.7б KI =

β 3 + 2β 2 + 2β β 3 + 2β 2 + 2β + 2

4.7в KI =

β 3 + 2 β 2 + 3β β 3 + 2β 2 + 3β + 2

4.7г KI =

β 3 + 3β 2 + 3β β 3 + 3β 2 + 3β + 2

  

Как следует из соотношения (4.19), максимальное значение выходного малосигнального сопротивления повторителей тока, приблизительно равное (1 + β ) тигается при R2 >> R1 +

VAF , досI OUT

βϕ T ϕ T + . Эта особенность используется в каскодных повтоI OUT I INP

рителях тока, в которых эмиттерный резистор заменен на транзистор, например в «токовом зеркале Уилсона» (рис.4.9а). Более эффективны составные каскоды на БТ и p-ПТП (рис. 4.9б, в), что иллюстрируется результатами моделирования выходных характеристик (рис. 4.10).

Рис. 4.9. Каскодные повторители тока: а) «токовое зеркало Уилсона»; б), в) каскоды на БТ и ПТП

Рис. 4.10. Результаты моделирования выходных ВАХ каскодных повторителей тока: IINP = 100 мкА; 1 со-

ответствует повторителю тока рис. 4.6 при R1 = R2 = 0, N = M = 1; 2 – рис. 4.9а;

3 – рис. 4.9б

4.1.3. Дифференциальные каскады с «компенсацией» входного тока Если сопротивления резисторов, соединенных с входами дифференциального каскада, отличаются по величине, то протекающий по ним входной ток вызывает разность напряжений, увеличивающую напряжение смещения. В связи с этим необходи-

мо уменьшать входной ток ОУ, работающих с высокоомными источниками сигналов или резисторами ОС больших номиналов, малошумящих и быстродействующих ОУ, в которых значительно (до 100–200 мкА) увеличивают коллекторный ток входных транзисторов. Традиционными способами уменьшения входного тока являются использование составных транзисторов [4.14], транзисторов с тонкой базой (так называемых «супер-бета» транзисторов), схем «компенсации» входного тока, входных полевых транзисторов. Составные схемы включения, так же как и «супер-бета» транзисторы, уменьшают входной ток благодаря большой величине β. Однако составные транзисторы характеризуются высокой неидентичностью параметров ∆β и ∆VBE, увеличивающей разность входных токов и напряжение смещения. Вследствие низкой величины пробивного напряжения промежутка коллектор–эмиттер «супер-бета» транзисторов их применение возможно только при введении следящих ОС, поддерживающих постоянное напряжение между коллектором и эмиттером. Кроме того, формирование на одном кристалле обыкновенных и «супер-бета» транзисторов приводит к усложнению технологического процесса, уменьшению выхода годных и увеличению стоимости ИС, а наличие в «супер-бета» транзисторах тонкой активной базы является причиной высокого сопротивления базовой области и повышенного уровня «белого» шума. В связи с отмеченным уменьшение входного тока в современных аналоговых ИС обычно достигается путем «компенсации» входного тока или включения полевых транзисторов. При «компенсации» входного тока с входом соединяют источник тока, равный по величине и противоположный по направлению базовому току входных БТ. Типовые схемы «компенсации» и наиболее распространенные режимы их работы приведены на рис. 4.11, 4.12 [4.15, 4.16]. Формирование источника компенсирующего тока осуществляется инверсией направления (повторители тока Q1, Q2/Q12, Q13, рис. 4.11а; каскодный повторитель Q1, Q2, Q5–Q10, рис. 4.12) базового тока токозадающих транзисторов (Q4, Q10, рис. 4.11а; Q13, Q15, рис. 4.12). Эмиттерный ток последних устанавливается максимально близким по величине к эмиттерному току входных БТ, а напряжение коллектор–база входных и токозадающих БТ поддерживается одинаковым в диапазоне входного синфазного сигнала с помощью следящей ОС (Q3, Q8, Q9, рис. 4.11а; Q11–Q15, рис. 4.12). Наличие следящей ОС позволяет применять рассмотренные схемы «компенсации» как в каскадах с активной, так и резистивной нагруз-

кой. В схемах на рис. 4.11 токозадающие транзисторы включены последовательно с входными в каждом плече дифференциального каскада. Эмиттерный ток токозадающих БТ равен коллекторному току входных транзисторов даже при сильном разбалансе входного каскада, поэтому «компенсация» входного тока выполняется в диапазоне изменения входного напряжения.

Рис. 4.11. Типовые схемы дифференциальных каскадов с «компенсацией» входного тока

Рис. 4.12. Малошумящий дифференциальный каскад с «компенсацией» входного то-

ка

Схемы рис. 4.11 целесообразно применять в дифференциальных каскадах, работающих без ОС (в компараторах), или в простых ОУ с небольшим коэффициентом усиления. К сожалению, традиционные схемы «компенсации» входного тока (рис. 4.11) увеличивают уровень шумов входного тока в

2 раз, так как шумы ба-

зовых токов входных транзисторов и компенсирующих источников тока не коррелированны. Особенностью схемы (рис. 4.12) является происхождение коллекторных токов Q2, Q6 от одного и того же источника – базовых токов Q13, Q15, и поэтому шумы коллекторных токов Q2, Q6 коррелированны между собой. При сбалансированных резисторах, подключенных к входам, шумы компенсирующих токов представляют собой синфазную составляющую и не вносят дополнительный вклад в уровень шумов. Для применения в аналоговых БИС нами был доработан прецизионный дифференциальный каскад (рис. 4.13) [4.16].

Рис. 4.13. Модернизированный дифференциальный каскад для аналоговых БИС

Модернизированный каскад (рис. 4.13) содержит схему «компенсации» первого порядка точности (транзисторы Q11–Q15, Q17, резисторы R4, R6, R7, рис. 4.13) для уменьшения входного тока приблизительно в 10 раз и второго порядка точности (транзисторы Q16, Q18–Q20, рис. 4.13) для уменьшения входного тока почти в 100 раз. Схема «компенсации» первого порядка имеет погрешность вследствие существования суммарного базового тока транзисторов Q11, Q12, Q17. Если сопротивления резисторов R4 и R7 равны, а транзисторов Q16, Q18–Q20 нет, то: I C17 = I B14 − I B11 − I B12 − I B17 .

(4.23)

Точная «компенсация» входного тока выполняется при IC11 = IC12 = IB14. Для обеспечения этого условия добавлены транзисторы Q16, Q18–Q20 [4.17]. Если одноименные параметры транзисторов Q11, Q12, Q17, Q19 одинаковы вследствие их близкого взаимного расположения на кристалле, то коллекторный ток Q19 равен коллекторному току Q11, Q12, Q17, а базовый ток Q20 равен базовому току Q11, Q12, Q17, Q19. Повторитель тока Q16, Q18 с четырехэмиттерным транзистором Q16 усиливает базовый ток Q20 в четыре раза и добавляет в узел соединения баз Q11, Q12, Q17, Q19 для устранения ошибки «компенсации», описываемой соотношением (4.23). В горизонтальных p-n-p-транзисторах существует ток утечки ILEAK между базой и подложкой. Этот ток пренебрежимо мал для технологических процессов изготовления ИС с полной диэлектрической изоляцией элементов, немного больше при комбинированной изоляции элементов окислом и p-n-переходом, а при изоляции элементов ИС только p-n-переходом ток утечки довольно велик и не позволяет получить полную «компенсацию» входного тока. Как следует из рис. 4.13, на котором источники тока утечки ILEAK отображены только в тех узлах, где их величина влияет на режим работы, схема «компенсации» второго порядка точности устраняет влияние утечки база–подложка на точность «компенсации» входного тока. Резисторы R4, R7 могут быть подстроены для изменения коэффициента передачи повторителя тока Q11, Q12, Q17 и дополнительного уменьшения входного тока, однако этот процесс увеличивает трудоемкость изготовления и стоимость кристаллов ИС. Для выравнивания напряжения на коллекторных переходах транзисторов Q16 и Q18 (Q19 и Q20) и, следовательно, устранения влияния эффекта Эрли на коэффициент передачи повторителя тока Q16, Q18 введена дополни-

тельная следящая ОС Q21, Q22, R8, фиксирующая напряжение коллектор–база транзисторов Q16, Q19. Некоторые транзисторы в схемах «компенсации» функционируют при малом коллекторном токе, например Q11, Q12, Q16–Q20, рис. 4.13. Для этих БТ необходимо максимально увеличить β в микрорежиме и уменьшить уровень низкочастотного фликершума. Обычно при проектировании микромощного вертикального n-p-n и горизонтального p-n-p-транзисторов область эмиттера выполняют круглой формы, а на приповерхностной области базы располагают полевой электрод. В n-p-n-транзисторе применение круглой формы эмиттера позволяет уменьшить отношение периферийной площади эмиттера к донной и рекомбинационную составляющую базового тока, вызывающую спад β в микрорежиме. При округлении коллекторной и эмиттерной областей горизонтального p-n-p БТ на топологии устраняются диагональные участки продольной базы, на которых вследствие большей в

2 раз толщины базы происхо-

дит наибольшая рекомбинация неосновных носителей заряда. Кроме того, удаление искривленных участков полупроводниковых областей с повышенной напряженностью электрического поля уменьшает уровень фликер-шума. Полевой электрод в микромощных транзисторах предназначен для отталкивания неосновных носителей заряда вглубь полупроводника и ослабления влияния поверхности на характеристики БТ. Для эффективной работы полевого электрода необходима достаточная напряженность электрического поля, которую чаще всего достигают путем уменьшения толщины окисла под полевым электродом и соединения электрода с эмиттером (рис. 4.14). Для существенного увеличения величины коэффициента β и улучшения его стабильности при воздействии внешних факторов нами предложено материал периферийной области эмиттерного электрода n-p-n-транзистора и толщину SiO2 под ним (рис. 4.14) выбирать из условия [4.18]: TOX <

εε 0 (ϕ MS + VBE − 5ϕ T ) , QS

(4.24)

где ϕMS – напряжение, соответствующее разности работ выхода электрона между металлом и полупроводником; QS – эффективный заряд на границе раздела Si−SiO2.

Рис. 4.14. Структура микромощных транзисторов с полевым электродом

При выполнении соотношения (4.24) электрическое поле эмиттерного электрода не только компенсирует влияние положительного заряда окисла и границы раздела Si–SiO2, но и создает в приповерхностной области режим обогащения основными носителями, значительно уменьшающий скорость поверхностной рекомбинации. Экспериментальные исследования позволили установить, что наличие полевых электродов, соединенных с эмиттером, и округление формы эмиттерной области приводит к увеличению β

на 25–30% при коллекторном токе менее 10 мкА для n-p-n-

транзисторов, изготовленных по типовому технологическому маршруту с изоляцией элементов p-n-переходом, а для процесса «Изопланар» – на 15–25%.

Рис. 4.15. Дифференциальный каскад с «компенсацией» входного тока по инвертирующему входу в широком диапазоне входных напряжений

Во многих схемах включения операционных и дифференциальных усилителей неинвертирующий вход соединен с источником постоянного напряжения. Для таких случаев нами разработан дифференциальный каскад с «компенсацией» входного тока по инвертирующему входу (рис. 4.15) в широком диапазоне входных напряжений [4.19]. Его особенностью является наличие двух источников тока I0 одного направления. Идентичность выходного тока таких источников намного легче обеспечить по сравнению с источниками тока на транзисторах противоположного типа проводимости. Если номиналы резисторов R1–R4 одинаковы и напряжение на всех резисторах превышает 10ϕT, то входной ток по инвертирующему входу (IINP–) равен: I INP − = I B 5 − I B 7 ≈

I C 5 I 0 − I C 3 R1 − . β5 β 7 R5

(4.25)

При выполнении условия R1/R5=β7/β5 входной ток приблизительно равен нулю. Несмотря на разброс при интегральном исполнении значений β5, β7, входной ток уменьшается более чем в 10 раз.

Рис. 4.16. Дифференциальный каскад на основе «перегнутого» каскода

Для выработки рекомендаций по практическому применению было выполнено моделирование трех наиболее распространенных схемотехнических решений: дифференциального каскада с резистивной нагрузкой и «компенсацией» входного то-

ка (рис. 4.12); с активной нагрузкой и «компенсацией» входного тока (рис. 4.13); «перегнутого» каскода с активной нагрузкой (рис. 4.16) [4.16]. Режим работы каскадов по постоянному току указан в табл. 4.4. Токи и напряжения, определяющие энергопотребление схем, были максимально близкими по величине, а каскад на рис. 4.13 дополнен составными эмиттерными повторителями, аналогичными Q15, Q16 на рис. 4.16. Таблица 4.4. Режим работы дифференциальных каскадов по постоянному току Дифференциальный каскад рисунка рис. 4.12 рис. 4.13 рис. 4.16 Режим ра- IC3 = IC4 = 50,7 мкА IC3 = IC8 = 52,4 мкА IC1 = IC2 = 50,2 мкА боты IC13 = IC15 = 26,2 мкА IЭП = 28,1 мкА IC17 = IC18 = IЭП = 27,9 мкА VR3 = VR4 = 0,203 В VR3 = VR5 = 0,205 В VR3 = 0,203 В VR1 = VR2 = 2,48 В VR1 = VR2 = 0,19 В VR4 = VR5 = 0,209 В Коэффициент усиления

KV = 88

KV = 3059

KV = 1178

Моделирование позволило выявить следующие особенности: 1. Так как напряжение коллектор–база транзисторов Q13, Q15 на рис. 4.12 равно напряжению коллектор–эмиттер входных транзисторов Q3, Q4, то вследствие эффекта Эрли даже при точном выполнении условия I2 = 0,5⋅I1 эмиттерный ток Q11 не равен базовому току Q3, Q4. Поэтому при параметрической оптимизации рекомендуется изменить сопротивление резистора R5 таким образом, чтобы обеспечить выполнение условия IE11 = IB3,4, т. е. в реальной схеме R5 ≠ R3 = R4. 2. На точность «компенсации» входного тока дифференциального каскада (рис. 4.13) влияет базовый ток Q5, что особенно сильно сказывается при большой величине тока I1 и малом β горизонтальных p-n-p-транзисторов. 3. Выбором R4, R7 (рис. 4.13) можно довольно точно получить выполнение условия VCB3 = VCB8 = VCB14, даже при разных конструкциях и плотностях тока транзисторов Q2, Q4, Q5, Q7, Q13, Q17. 4.1.4. Дифференциальные каскады с входными полевыми транзисторами с p-n-переходом Для выполнения ряда аналоговых функций необходимы блоки с высоким входным импедансом и малым входным током. В этом случае в качестве входных транзисторов

целесообразно применять ПТП. Как следует из выражения (4.16), напряжение смещения такого дифференциального каскада сильно зависит от параметров активной нагрузки (отличия коэффициента KI от единицы) и идентичности характеристик входных ПТП. Так, для приведенных ниже типовых дифференциальных каскадов с ПТП несимметричность нагрузки в 1% и 5% (KI = 0,99; 0,95) вызывает дополнительно напряжение смещения, равное 1,5 и 7,7 мВ. Рекомендуемые для применения в аналоговых интерфейсах дифференциальные каскады с входными ПТП приведены на рис. 4.17–4.19 [4.20]: разработанный нами дифференциальный каскад (рис. 4.17) с каскодным соединением входных ПТП J1, J2 и биполярных транзисторов Q2–Q5, и симметричной активной нагрузкой на повторителях тока Q6, Q7/Q8, Q9 [4.21]; дифференциальный каскад (рис. 4.18а) с резистивной нагрузкой и диапазоном входного синфазного напряжения VCMR: VEE + VR 2(3) ≤ VCMR ≤ VCC − VR1 − VCESAT 1 + VTO −

I0 , 2 BETA

(4.26)

где VR2(3), VR1 – напряжение на резисторах R2 (R3), R1, VCESAT1 – напряжение коллектор– эмиттер транзистора Q1 в насыщении; дифференциальный каскад (рис. 4.18б) с активной нагрузкой на источниках тока Q2, Q3 с VEE + VR 2(3) + VCESAT 2(3) ≤ VCMR ≤ VCC − VR1 − VCESAT 1 + VTO −

I0 ; 2 BETA

(4.27)

мостовой каскад (рис. 4.19а) с истоковыми повторителями [4.22]; модифицированный нами мостовой каскад (рис. 4.19б) с «компенсацией» входного тока [4.23].

Рис. 4.17. Дифференциальный каскад с каскодным соединением входных ПТП J1, J2 и биполярных транзисторов Q2–Q5

Рис. 4.18. Дифференциальные каскады с ПТП: а) с резистивной нагрузкой на R2, R3; б) с активной нагрузкой на Q2, Q3

Рис. 4.19. Мостовые каскады с ПТП: а) с истоковыми повторителями J1, J2; б) с истоковыми повторителями J1, J2 и резисторами R6, R7

для обеспечения «компенсации» входного тока

Все каскады оптимизированы по режимам работы для элементов базового матричного кристалла АБМК_1_3 и напряжения источников питания, равного ±5 В. Для всех каскадов выходной ток источника стабильного тока I0 (коллекторный ток Q1) составляет I0 = IC1 ≈ 200 мкА, максимальный ток стока р-ПТП при напряжении отсечки VTO = 0,5 В равен ISDMAX = 280 мкА, BETA ≈ 1,12 мА/В2. При выборе схемы дифференциального каскада необходимо учитывать, что активная нагрузка существенно увеличивает коэффициент усиления. При этом вследствие эффекта Миллера уменьшается модуль входного импеданса |ZINP|. Эффект Миллера (увеличение динамической входной емкости CINP инвертирующего усилителя напряжения, охваченного ОС через конденсатор CF, т. е.

CINP ≈ (1 + KV)СF) проявляется в дифференциальных каскадах с полевыми транзисторами благодаря усилению сигнала на стоке и наличию емкости затвор–сток. Очевидно, что стабилизация стоковых потенциалов входных ПТП уменьшает эффект Миллера и увеличивает входной импеданс. Для достижения предельно малого входного тока и максимального низкочастотного входного импеданса рекомендуется использование истоковых повторителей на ПТП, работающих в линейной области ВАХ при минимально возможных напряжениях на p-n-переходах [4.22]. В этом случае входной каскад представляет собой резистивный мост J1, R2–J2, R3 (рис. 4.19а), в котором сопротивление двух резисторов J1, J2 изменяется входным сигналом. Следящая ОС на полевом транзисторе J3 фиксирует разность потенциалов сток–исток транзисторов J1, J2, а величина резисторов R2, R3 выбирается из условия R2(3) >> RCH для предотвращения изменения тока в плечах схемы (цепи J1, R2 и J2, R3) при изменении сопротивления канала RCH полевых транзисторов J1, J2. Мостовая схема (рис. 4.19а) похожа на дифференциальный каскад (рис. 4.18а). Отличия заключаются в следующем. Нагрузочные резисторы R2, R3 в дифференциальном каскаде соединены со стоками ПТП, а в мостовой схеме – с истоками. В дифференциальном каскаде p-ПТП работают в области насыщения ВАХ при VSD ≥ VTO – VGS, как источники тока, а в мостовой схеме – в линейной области при VSD < VTO – VGS, как управляемые напряжением резисторы. Входной сигнал в дифференциальном каскаде вызывает перераспределение коллекторного тока Q1 между плечами, изменение напряжения на одинаковых стоковых нагрузках R2, R3 и появление дифференциального выходного сигнала. Ток в плечах мостовой схемы постоянен, а выходной сигнал появляется благодаря изменению сопротивления управляемых входным сигналом резисторов J1, J2. Для типовых значений параметров элементов и режимов работы (рис. 4.18а, 4.19а) моделирование позволило установить, что при входном дифференциальном сигнале в 50 мВ разность токов ID1–ID2 составит 24,93 мкА для дифференциального каскада и 0,317 мкА для мостовой схемы. При этом выходное напряжение дифференциального каскада будет VOUT ≈ 997,2 мВ, а выходное напряжение мостовой схемы определяется током в каждом плече, равным 99,8 мкА, и изменением сопротивления J1, J2 с 1,382 кОм до 1,326 кОм, т. е. VOUT ≈ 11,18 мВ. Малый входной ток мостовой схемы

обеспечивается благодаря крайне малому обратному напряжению на p-n-переходах входных ПТП VGS = 14,58 мВ, VGD = 148,12 мВ. Полевые транзисторы J1, J2 разработанной нами мостовой схемы (рис. 4.19б) [4.23] также работают в линейной области ВАХ, но постоянное напряжение устанавливается таким образом, чтобы переход затвор–сток был смещен в обратном направлении, а переход затвор–исток – в прямом. Если при этом абсолютная величина напряжения на переходах удовлетворяет условию [4.23]:

VSG

   VGD  2   VSG + VGD 1 −  3 2VTO  1    = mϕ T ln  + , 3 mϕ T    

(4.28)

то обратный ток через переход затвор–сток «компенсируется» током через прямосмещенный переход затвор–исток, в результате этого ток через вывод затвора резко уменьшается. Для обеспечения режима работы, удовлетворяющего выражению (4.28), применяется следящая ОС на полевом транзисторе J3 и резисторах R4, R5, устанавливающая постоянную разность потенциалов между соединенными стоками входных транзисторов J1, J2 и средним потенциалом их истоков, а резисторы R6, R7 определяют величину напряжения прямого смещения p-n-переходов затвор–исток. Вследствие экспоненциальной зависимости прямого тока через p-n-переход от напряжения, технологического разброса параметров и паразитных токов утечки [4.20], выражение (4.28) рекомендуется применять только для ориентировочного выбора величины напряжения на p-n-переходах. Для каждого конкретного прибора значение VSG необходимо подгонять в процессе измерения входного тока. Сопротивления резисторов (рис. 4.19б) обеспечивают разность потенциалов VGS = –36,08 мВ, VGD = 85,47 мВ. Результаты моделирования дифференциальных каскадов с ПТП приведены в табл. 4.5 и на рис. 4.20, 4.21. Они позволяют выбрать для каждого конкретного случая дифференциальный каскад с требуемым сочетанием параметров.

Рис. 4.20. Зависимость модуля входного импеданса от частоты: кривая 1 соответствует каскаду рис. 4.18а, 2 – 4.18б, 3 – 4.17, 4 – 4.19а, 5 – 4.19б

Рис. 4.21. Зависимость коэффициента усиления от частоты: кривая 1 соответствует каскаду рис. 4.18а, 2 – 4.18б, 3 – 4.17, 4 – 4.19а, 5 – 4.19б

Таблица 4.5. Основные параметры дифференциальных каскадов с входными ПТП Параметры |ZINP|, МОм VN, мкВ

KV, дБ f = 1 кГц

4.18а 26,08 2,823

Дифференциальный каскад рисунка 4.18б 4.17 4.19а 4.19б 49,37 54,85 –13,79 –15,30 0,304 15,271 26,061 24,681

f = 10 кГц

0,282

0,031

1,542

2,575

2,432

f = 50 кГц

0,056

0,007

0,329

0,425

0,386

20 Гц–10 кГц

1,296

3,817

1,401

39,360

47,121

Примечание: VN – приведенное к входу среднеквадратическое значение напряжения шумов. Упростить установку требуемого рабочего режима при существующем разбросе параметров интегральных элементов позволяет применение в дифференциальных каскадах двухзатворных p-ПТП, в которых обратным смещением нижнего затвора можно в широких пределах изменять напряжение отсечки по верхнему затвору (см. рис. 2.14). На основе двухзатворных p-ПТП можно реализовать как дифференциальный каскад с резистивной нагрузкой (рис. 4.22а), так и мостовую схему (рис. 4.22б). Соединение нижних затворов J2, J3 с источником напряжения VBIAS используется для задания требуемой величины напряжения отсечки верхнего затвора, а источник стабильного тока сформирован на транзисторе J1 и резисторе R1.

Рис.4.22.Дифференциальные каскады на двухзатворных ПТП: а) с резистивной нагрузкой, б) мостовая схема. Нижние затворы J2, J3 соединены с источником напряжения VBIAS

4.1.5. Компаратор напряжения Для высокоточной обработки сигналов в аналого-цифровых БИС рекомендуется разработанный нами компаратор напряжения с диодами Шотки (рис. 4.23) [4.11, 4.24]. Он состоит из дифференциального каскада и прецизионного источника тока. Дифференциальный каскад включает входные транзисторы Q2 и Q3 с резистивными нагрузками R2, R3, выходной каскад Q1, R1 и цепь стабилизации коллекторного потенциала – диоды D1, D2, диод Шотки D3. Остальные элементы рис. 4.23 принадлежат источнику тока. В компараторе предусмотрены раздельные шины нулевого потенциала GND1, GND2 и питания цифровой VCC2 и аналоговой VCC1, VEE1 частей.

Рис. 4.23. Прецизионный компаратор напряжения

Особенностью источника тока является выбор сопротивлений резисторов и площадей эмиттерных переходов транзисторов в соответствии с выражениями: R4 = R5 = R7 = R8 = R9,

(4.29)

AREA4 = AREA5 = AREA9 = AREA10 = AREA11, AREA6 = AREA7 = AREA8 = AREA12.

(4.30) (4.31)

При выполнении условий (4.29)–(4.31) напряжения одинаковы на прямосмещенных эмиттерных переходах в группах транзисторов (Q4, Q5, Q9–Q11) и (Q6–Q8, Q12), а эмиттерный ток Q11, Q10 определяется выражениями: I E11 =

V EE1 − V BE11 − V BE12 R9

,

(4.32)

VCC1 −

V EE1 − V BE11 − V BE12 R9

I E10 =

R8 − V BE 9 + V EE1 − V BE10 − V BE 8

R6 + R7

VBE4 = VBE5 = VBE9 = VBE10 = VBE11, VBE6 = VBE7 = VBE8 = VBE12.

,

(4.33) (4.34) (4.35)

В результате эмиттерный ток Q10 I E10 ≈

VCC1 − VBE10 , R6 + R7

(4.36)

а ток I0 (сумма коллекторных токов транзисторов Q4, Q5, Q6, Q7) равен сумме эмиттерных токов транзисторов Q4, Q5 и точно масштабирован относительно IE10 , т. е.:  I E10  , I 0 = 2 I E10 − (1 + β ) 2  

(4.37)

что объясняется работой групп транзисторов при равных плотностях эмиттерного тока. При одинаковом напряжении на входах INP1 и INP2 напряжение на базе VB1 выходного транзистора Q1 составит: VB1 ≈ VCC1 −

I 0 R2 V − VBE10 ≈ VCC1 − CC1 R2 . 2 R6 + R7

(4.38)

Если R2 = R6 + R7, то VB1 = VBE10, IE1 = IE10. Значение эмиттерного тока IE10 и величину резистора R1 рекомендуется выбрать таким образом, чтобы при равенстве входных напряжений дифференциального каскада его выходное напряжение VOUT было равно половине напряжения питания VOUT = 0,5VСС2, т. е. из условия: I E10 =

VCC 2 . 2R1

(4.39)

Таким образом, схемотехническими особенностями компаратора являются: самобалансировка токов в цепях, обеспечивающая постоянное выходное напряжение 0,5VCC2 при одинаковом изменении сопротивлений резисторов, вызванном технологическим разбросом поверхностного сопротивления и/или влиянием температуры; ограничение коллекторных потенциалов транзисторов Q2, Q3 и максимального напряжения между ними; работа всех транзисторов, за исключением выходного транзистора Q1, в активном режиме; точное масштабирование токов. Все это обеспечивает преимущества компаратора: высокое быстродействие, малое напряжение смещения,

большой диапазон допустимых напряжений питания, совместимость с цифровыми устройствами современных БИС/СБИС. 4.1.6. Выходные каскады В аналоговых интерфейсах часто необходимы каскады, работающие с низкоомной или емкостной нагрузкой. При синтезе таких выходных каскадов необходимо решить ряд специфических задач, а именно: обеспечить максимальную амплитуду выходного напряжения; большую нагрузочную способность по току; малые искажения и высокую скорость нарастания выходного напряжения; устойчивую работу с емкостной нагрузкой; минимальную площадь, занимаемую на кристалле. Типовой двухтактный выходной каскад показан на рис. 4.24. Он включает входной эмиттерный повторитель Q1, R1, усилительный каскад на n-p-n БТ Q6 с активной нагрузкой на p-n-p БТ Q2, выходные эмиттерные повторители Q7–Q9, обеспечивающие токовую нагрузочную способность, для увеличения которой p-n-p-транзисторы Q8, Q9 включены по схеме Дарлингтона. Для задания эмиттерного тока транзисторов Q7–Q9 при отсутствии входного сигнала обычно применяется источник напряжения VBIAS2 в виде последовательно соединенных прямо смещенных диодов (Q3–Q5, рис. 4.24). Другим распространенным способом задания режима выходных БТ является применение резисторов R5, R6 в их эмиттерных цепях и источника напряжения (транзистор Q3, резисторы R3, R4, рис. 4.25).

Рис. 4.24. Типовой двухтактный выходной

Рис. 4.25. Модифицированный выходной

каскад на БТ

каскад

Для выходного каскада на рис. 4.24 справедливо: VBE3 + VBE4 + VBE5 = VBE7 + VBE8 + VBE9,

(4.40)

поэтому в состоянии покоя, т. е. при отсутствии тока через нагрузку RLOAD (ILOAD = 0), будет выполняться условие: I SOURCE = I DRAIN = I IDLING = I C 2 3

IS 7 IS 8 IS 9 (1 + β 8 ) , IS 3 IS 4 IS 5 (1 + β 4 )

(4.41)

где ISOURCE, IDRAIN – эмиттерный ток транзисторов Q7 (вытекающий из каскада) и Q8 (втекающий в каскад); IIDLING – ток в состоянии покоя или холостого хода. Когда транзисторы имеют одинаковую конструкцию, температуру и расположены рядом на кристалле, то β8 ≈ β4, токи IS пропорциональны только коэффициентам AREA, и справедливо выражение: I IDLING ≈ I C 2 3

AREA7 AREA8 AREA9 . AREA3 AREA4 AREA5

(4.42)

Режим работы транзисторов Q7–Q9 определяется коллекторным током Q2, соотношением площадей транзисторов и поэтому может быть сделан стабильным даже при изменении напряжения питания и температуры за счет выбора схемотехнического решения источника тока активной нагрузки [4.25]. К сожалению, наиболее экономичный режим работы выходного каскада, т. е. IIDLING = IC2, достигается в случае равенства площадей пар транзисторов Q3 и Q7, Q4 и Q8, Q5 и Q9. При этом емкости p-nпереходов транзисторов Q3, Q4 значительно ухудшают быстродействие выходного каскада. Если транзисторы Q3–Q5 выполнить минимальных размеров (AREA = 1), а Q7, Q8 – в виде мощных элементов (типовое значение AREA = 5…10), то ток выходных эмиттерных повторителей Q7, Q8 в состоянии покоя значительно возрастет IIDLING≈(2,9–4,6)IC2. С учетом выражения (4.40) для случая ILOAD ≠ 0 и равенства площадей эмиттеров пар транзисторов Q3 и Q7, Q4 и Q8, Q5 и Q9 ток в нагрузке можно определить из системы уравнений:  VOUT  I SOURCE = I DRAIN ± RLOAD ,   2 3  I SOURCE I DRAIN = I IDLING .

(4.43)

Таким образом, при возрастании одного из токов ISOURCE или IDRAIN другой будет убывать почти до нуля и, устанавливая небольшой ток покоя IIDLING, можно обеспечить большую нагрузочную способность выходного каскада по току. Преимуществом схемы установления режима работы выходных транзисторов (рис. 4.25) является малая суммарная емкость в высокоомном узле (коллекторе Q2). В этом случае ток покоя выходных транзисторов Q5, Q8 определяется выражением:

I IDLING

 R  V BE 3 1 + 3  − V BE 7 − V BE 5  R4  ≈ . R6 + R5

(4.44)

Заметим, что падение напряжения на токозадающих резисторах R5, R6 уменьшает амплитуду выходного сигнала при работе с низкоомной нагрузкой RLOAD. При выборе элементов выходного каскада и их режимов работы необходимо учитывать наличие искажений сигнала, обычно возникающих вследствие схемотехнической несимметрии. 1. При работе с емкостной нагрузкой низкая граничная частота p-n-p-транзисторов приводит к уменьшению запаса по фазе и появлению выбросов на переходной характеристике, а в некоторых случаях даже к колебаниям для отрицательной полуволны выходного напряжения. 2. «Переходные искажения» возникают в двухтактном каскаде, в котором выходные транзисторы работают в режиме класса В и изменяется направление тока, протекающего через нагрузку. При этом происходит выключение одного и включение другого плеча, а так как в режиме класса В транзисторы смещены таким образом, что при отсутствии входного сигнала ток через них не протекает, то при малом входном напряжении оба плеча выключены. 3. Различные коэффициенты β n-p-n и p-n-p-транзисторов приводят к разному входному сопротивлению эмиттерных повторителей (Q7 и Q9, рис. 4.24) и отличающемуся усилению каскада с активной нагрузкой Q2/Q6 для положительной и отрицательной полуволны входного сигнала [4.26, 4.27]. Так как большинство недостатков биполярных выходных каскадов обусловлено плохими частотными и усилительными характеристиками горизонтальных p-n-pтранзисторов, то наиболее простым схемотехническим методом улучшения качества выходного каскада является применение составных схем включения транзисто-

ров [4.14], однако при этом уменьшается амплитуда выходного сигнала. Для практических применений можно рекомендовать разработанный нами выходной каскад (рис. 4.25), в котором уменьшено влияние сопротивления нагрузки RLOAD на симметрию формы выходного сигнала [4.27]. Эффект достигается за счет выравнивания коэффициента β n-p-n- и p-n-p-транзисторов: β∑ =

βN + 2 + 1+

2

2

βP

,

(4.45)

βP

где βΣ – коэффициент передачи тока в схеме с общим эмиттером составного (Q6–Q8) транзистора. Для разработанного выходного каскада асимметрия коэффициента усиления уменьшена до величины ∆K =

K+ − K− = 0,1% по сравнению с ∆Κ = –12,3% 0,5(K + + K − )

каскада на рис. 4.24. Как подчеркивалось в гл. 2, интегральные р-ПТП, особенно двухзатворные, обычно имеют лучшие частотные свойства, чем горизонтальные p-n-p-транзисторы, поэтому целесообразно их применение в выходных каскадах (рис. 4.26) [4.28]. Если для схемы рис. 4.26а в требуемом температурном диапазоне выполняются условия VBE4
Рис.

4.26.

Выходные

каскады на n-p-n БТ и р-ПТП: а) с однозатворным ПТП; б), в), г) варианты

включения

двухзатворного ПТП

По нашим оценкам наилучший диапазон напряжения отсечки составляет 1В
Рис. 4.27. Выходной каскад со стабили-

Рис. 4.28. Выходной каскад для быстродействую-

зированным рабочим режимом

щих ИС

Для изучения особенностей характеристик выходных каскадов и выработки практических рекомендаций по их применению было выполнено моделирование при одинаковых режимах работы однотипных элементов [4.28]. Результаты моделирования для резистивной RLOAD и емкостной CLOAD внешней нагрузки приведены в табл. 4.6 и Приложении 1. Таблица 4.6. Результаты моделирования выходных каскадов Выходной каскад рисунка Параметры рис.4.24 рис.4.26а рис.4.28 Коэффициент усиления при 49,6 50,0 50,2 f = 10 Гц, дБ RLOAD = 2 кОм, Частота единичного усиления, МГц 185,6 526,4 526,4 VOUT+ = 1 В Запас фазы на частоте единичного 63,3 82,1 78,4 усиления, градусов Коэффициент усиления при 51,7 48,5 52,4 f = 10 Гц, дБ RLOAD = 2 кОм, Частота единичного усиления, МГц 124,3 338,7 283,8 VOUT– = –1 В Запас фазы на частоте единичного 59,4 104,6 75,2 усиления, градусов Коэффициент усиления при 52,7 53,0 53,1 f = 10 Гц, дБ CLOAD = 500 пФ, Частота единичного усиления, МГц 24,6 34,5 37,0 VOUT+ = 1 В Запас фазы на частоте единичного 3,6 17,0 10,8 усиления, градусов Коэффициент усиления при 53,6 54,0 54,2 f = 10 Гц, дБ CLOAD = 500 пФ, Частота единичного усиления, МГц 23,4 33,9 36,5 VOUT– = –1 В Запас фазы на частоте единичного 1,3 14,3 9,3 усиления, градусов Анализ результатов моделирования позволяет сделать следующие выводы. Во-первых, наименьшим запасом фазы при работе с емкостной нагрузкой характеризуется выходной каскад на рис. 4.24. Во-вторых, наибольшей частотой единичного усиления при работе с резистивной нагрузкой обладает каскад на рис. 4.26а, что объясняется предельно малой паразитной емкостью, соединенной с базой транзистора Q4. Однако усиление этого каскада падает для отрицательной полуволны выходного напряжения вследствие высокого выходного сопротивления истокового повторителя J1. По этой же причине спад выходного сигнала при работе с емкостной нагрузкой очень медленный. В-третьих, наилучшее сочетание низкочастотного усиления, частоты

единичного усиления, скорости нарастания выходного напряжения характерно для каскада на рис. 4.28. 4.2. Специализированные блоки Анализ современных средств измерений позволяет сделать вывод о том, что для обеспечения метрологических характеристик аппаратуры широко применяются специализированные аналоговые блоки. Наиболее типичными представителями таких микроэлектронных изделий являются термоэлектрические преобразователи фирмы Fluke, на основе которых создан ряд вольтметров переменного тока и калибраторов, микросборки фирмы Tektronix для усиления, синхронизации сигналов в широкополосных осциллографах. Применение системного подхода к проектированию приводит к необходимости схемотехнического анализа блоков, выявления основных источников погрешностей, выделения наиболее «критичных мест» и формулировки задач для конструктивнотехнологического улучшения элементов и/или схемотехнической модернизации блоков. Рассмотрим именно с этой точки зрения основные специализированные блоки измерительной техники: широкополосные интегральные усилители с электронной регулировкой усиления и измерительные преобразователи среднеквадратического значения напряжения (ПСКЗ). 4.2.1. Широкополосные усилители с регулируемым усилением При создании широкополосных интегральных усилителей для осциллографии обычно применяется метод «усиления тока». Он заключается в преобразовании входного напряжения в ток VINP→I, усилении тока с коэффициентом KI и обратном преобразовании тока в напряжение KII→VOUT в выходном каскаде. Так как внутри ИС выполняется только усиление тока, то потенциалы в узлах практически не изменяются, паразитные емкости не перезаряжаются, и полоса пропускания определяется в основном граничной частотой транзисторов. Реализация таких широкополосных усилителей затруднена необходимостью выполнения следующих технических требований: высокоточного линейного преобразования напряжение–ток во входном и выходном каскаде; независимости коэффициента усиления тока KI от его уровня; минимизации потребляемой мощности и напряжения питания. Детальный анализ работы широкополосных усилителей выполнен нами в [4.30].

Преобразование напряжения в ток чаще всего осуществляется в источнике тока, управляемом напряжением, на основе дифференциального каскада с резистором RM между эмиттерами входных n-p-n-транзисторов (рис. 4.29).

Рис. 4.29. Источник тока, управляемый напряжением, на основе дифференциального каскада

Его передаточная характеристика описывается выражениями:   VINP ∆VBE1, 2 ϕT I  − − ln E1 ,  I C1 = α 1  I M + RM RM RM I E 2      I = α  I − VINP + ∆VBE1, 2 + ϕT ln I E1 . 2 M  C2 RM RM RM I E 2   

(4.46)

Выходным током IOUT является разность коллекторных токов Q1, Q2, которая для транзисторов с идентичными характеристиками (α1 = α2 = α, ∆VBE1,2 = 0) в режиме большого сигнала составит: I OUT = I C1 − I C 2 =

2α RM

 I  VINP − ϕ T ln E1  , I E2  

(4.47)

а в режиме малого сигнала при VINP << IMRM будет: iOUT ≈

 2ϕ T  2α  . VINP 1 − RM  I M RM 

(4.48)

Преобразование VINP→IOUT характеризуется передаточной проводимостью в режиме большого сигнала GM = IOUT/VINP. Нелинейность этого преобразования можно учесть с помощью зависимости GM от входного напряжения. Коэффициент усиления и полосу пропускания широкополосных усилителей обычно определяют для малого сигнала, поэтому более важной является малосигнальная передаточная проводимость gM = dIOUT/dVINP. Согласно (4.48) получим: gM ≈

2α RM

 2ϕ T  1 −  . I R M M  

(4.49)

Для обеспечения постоянной величины GM, gM в диапазоне изменения температуры и входного напряжения необходимо увеличивать сопротивление резистора RM, что приведет к уменьшению величины передаточной проводимости и коэффициента усиления напряжения, либо увеличивать ток IM и потребляемую мощность. Возможна стабилизация GM с помощью корректирующего управляемого источника тока (А, рис. 4.30 [4.31]), который преобразует сигнал VCOR на резисторе RM в ток, вычитаемый из коллекторного тока Q1, Q2. Для каскада на рис. 4.30 справедливо соотношение:  1 I  2αϕ T I E 3 1  VINP − ϕT ln E1  + I OUT = I R1 − I R 2 = 2α  − ln . R R I R I  M E2  Е  Е E4

(4.50)

Рис. 4.30. Управляемый источник тока с «компенсацией» нелинейности передаточной характеристики: R1 и R2 – внешние нагрузочные резисторы

Моделирование управляемого источника тока (рис. 4.30) для транзисторов АБМК_1_3 позволило установить: при выполнении условия RM = RE максимальная линейность передаточной характеристики не достигается, т. к. в этом случае возрастает влияние на величину нелинейности слагаемого

2αϕ T I E 3 ln в выражении (4.50); RЕ I E4

введение корректирующего управляемого источника тока уменьшает неравномерность передаточной проводимости с 6% до 2% при VINP < 0,5 В (рис. 4.31) и приводит к спаду величины GM с 5,1 мА/В до 1,35 мА/В.

Рис. 4.31. Зависимость нормированной передаточной проводимости управляемых источников тока от входного напряжения: кривая 1 соответствует рис. 4.29 при RM = 325, IM = 1,34 мА; 2, 3, 4 – рис. 4.30 при R1 = R2 = 0, RM = 325, IM = IE = 1,34 мА; 2 – RE = 650; 3 – RE = 325; 4 – RE = 370

Рис. 4.32. Управляемый каскодный

источник

тока

с

«компенсацией» нелинейно-

сти передаточной характеристики: R1 и R2 – внешние нагрузочные резисторы

Когда величина минимального напряжения питания жестко не ограничена, для выполнения преобразования VINP→I целесообразно использование управляемого каскодного источника тока с «компенсацией» неравномерности GM (рис. 4.32) [4.32]. В нем корректирующий источник тока преобразует сигнал VCOR между коллекторами входных транзисторов Q1, Q2 в ток, который суммируется с коллекторным током транзисторов Q3, Q4, включенных с общей базой. Главным отличием каскодного источника тока от решения рис. 4.30 является то, что напряжение на входе корректирующего источника тока при идентичных параметрах транзисторов Q3, Q4 содержит только нелинейную составляющую 2ϕ T ln

I C1 , находящуюся в противофазе с напряIC2

жением на резисторе RM. При этом справедливо выражение: I OUT ≈

I 2VINP  1 I 2ϕ 1  2ϕ T ln E1 − T ln E 6 при α = 1. +  − RM I E 2 RЕ I E5  RЕ RM 

(4.51)

При RM = RE корректирующий управляемый источник тока значительно уменьшает влияние на линейность передаточной характеристики сопротивлений полупроводниковых областей базы и эмиттера, неидентичности транзисторов ∆VBE1,2, различия коллекторных токов Q1, Q2 в режиме большого сигнала, когда не выполняется условие VINP << IMRM. Моделирование позволило установить, что неравномерность передаточной проводимости в режиме большого сигнала менее 2% при VINP < 0,5 В для каскодного источника тока с «компенсацией» (кривая 2, рис. 4.33), в то время как для простого источника тока – около 6% (кривая 1, рис. 4.33). Неравномерность передаточной проводимости в режиме малого сигнала при VINP < 0,5 В составляет 10% для каскодного (кривая 2, рис. 4.34) и 35% для простого источника тока (кривая 1, рис. 4.34). При этом величина GM для каскодного источника тока (5,8 мВ/А) больше, чем для простого (5,1 мВ/А). Для увеличения быстродействия коллекторный ток транзисторов Q5, Q6 обычно устанавливают приблизительно равным коллекторному току Q1, Q2. При этом растет входной ток IINP корректирующего источника тока и неравномерность GM при сильном разбалансе коллекторных токов Q1, Q2. Кроме того, уменьшение β на высокой частоте и вызванное этим изменение напряжения VCOR может привести к избыточной коррекции нелинейности и подъему АЧХ.

Рис. 4.33. Зависимость нормированной передаточной проводимости в режиме большого сигнала управляемых источников тока от входного напряжения: кривая 1 соответствует рис. 4.29 при RM = 325, IM = 1,34 мА; 2 – рис. 4.32 при R1 = R2 = 0, RM = RE = 325, IM = IE = 1,34 мА

Рис. 4.34. Зависимость нормированной малосигнальной передаточной проводимости управляемых источников тока от входного напряжения: кривая 1 соответствует рис. 4.29 при RM = 325, IM = 1,34 мА; 2 – рис. 4.32 при R1 = R2 = 0, RM = RE = 325, IM = IE = 1,34 мА

Для достижения компромиссного сочетания нелинейности передаточной характеристики и равномерности АЧХ рекомендуется включение буферного каскада с регулируемой полосой пропускания (рис. 4.35) [4.33].

Рис. 4.35. Управляемый каскодный источник тока (Q1–Q4, RM) с «компенсацией»

нелинейности передаточной характеристики (Q5, Q6, RE) и буферными

каскада-

ми(Q7–Q11, Q13–Q17)

В схеме рис. 4.35 нелинейность передаточной характеристики входного каскада Q1, Q2 корректируется управляемым источником тока Q5, Q6. Регулировка величины резистора RCNTR приводит к изменению тока I0, что позволяет установить требуемый входной ток IB9, IB16 и полосу пропускания буферных каскадов Q7–Q11, Q13–Q17. Чем меньше ток I0 и, следовательно, IB9, IB16, тем лучше равномерность GM. Одновременно с уменьшением I0 уменьшается полоса пропускания буферных каскадов и улучшается равномерность АЧХ. При синтезе широкополосных усилителей требуется не только обеспечить стабильность коэффициента усиления, но и его необходимую величину, которая определяется малосигнальной передаточной проводимостью gM и сопротивлением нагрузочных резисторов RC, выполняющих обратное преобразование I→VOUT. Применение высокоомных нагрузочных резисторов RC приводит к увеличению напряжения питания и времени перезаряда паразитных емкостей. Замена резистивной нагрузки на актив-

ную, например на комплиментарном p-n-p-транзисторе, значительно увеличивает неравномерность коэффициента усиления в диапазоне входного напряжения. В связи с этим в широкополосных усилителях требуемый коэффициент усиления напряжения обычно получают с помощью дополнительного усиления тока перед выполнением преобразования I→VOUT. Простейший способ усиления тока – применение «токовых зеркал» с большим коэффициентом передачи KI, который можно получить масштабированием площадей транзисторов или с помощью положительной ОС [4.30, 4.31]. С инженерной точки зрения оба рассмотренных способа усиления тока не рекомендуется применять в широкополосных усилителях. Так, при большом отношении площадей транзисторов появляется зависимость коэффициента передачи KI от тока, вызванная разным падением напряжения на полупроводниковых областях входного и выходного транзисторов. «Токовое зеркало» с положительной ОС обеспечивает усиление

при

формировании

очень

близких по величине площадей эмиттерных переходов входного и выходного транзисторов. Такое отношение площадей технологически невоспроизводимо Рис. 4.36. Типовая схема широкополосного интегрального усилителя

и, следовательно, коэффициент передачи KI будет иметь большой разброс при из-

готовлении полупроводниковых пластин. Указанные причины привели к тому, что широкополосный интегральный усилитель чаще всего содержит источник тока, управляемый напряжением (Q1, Q2, рис. 4.36), несколько последовательно соединенных каскадов Q3–Q6/Q7–Q10 усиления тока с перекрестными связями (ячеек Джильберта), низкоомные нагрузочные рези-

сторы RC для преобразования усиленного тока в выходное напряжение. В усилителе применяются только n-p-n-транзисторы, нет каскадов сдвига уровня и инвертирования направления тока. Требуемый диапазон допустимого входного напряжения обеспечивается путем использования отрицательного напряжения питания VEE и оптимального выбора величины RM, IM (или введения блока «компенсации» нелинейности передаточной характеристики), а необходимый коэффициент усиления напряжения определяют резисторы RM, RC и суммарное усиление ячеек Джильберта. Рассмотренные структуры широкополосных усилителей широко применяются в различных устройствах современных средств измерений. Так, основным специализированным блоком многих осциллографов является ячейка Джильберта, которую для расширения функциональных возможностей часто выполняют в виде набора активных элементов (на рис. 4.37 показан пунктирной линией).

Рис. 4.37. Типовая схема включения ячейки Джильберта

Такое исполнение обеспечивает параметрическую и температурную идентичность одноименных параметров интегральных элементов, позволяет исключить влияние на характеристики аналоговых блоков ТКС полупроводниковых резисторов, а также реализовать на основе ячейки Джильберта следующие устройства: источники тока, управляемые напряжением; усилители тока; каскодные усилители напряжения; блоки электронной регулировки усиления и пр. Для учета специфики параметров БТ совре-

менных аналоговых ИС при синтезе прецизионных аналоговых блоков измерительных устройств необходимо уточнение математических соотношений, описывающих статические параметры ячейки Джильберта. Так, коллекторные токи транзисторов Q2, Q5 на рис. 4.37 можно определить согласно выражениям (4.46), (4.17). Однако, учитывая схемотехническое исполнение источников эмиттерного тока транзисторов Q2, Q5 и то, что резисторы RINP, RE2, RCNTR являются внешними и разбросом их сопротивления можно пренебречь, систему уравнений, описывающих режим работы ячейки Джильберта при VINP = 0, представим в виде [4.7, 4.34]:

IC2

I  ∆VOS + ϕ T ln E 2  I E5 V − V EE = α2  E2 −  R R E1 E2  

  ,   

(4.52)

I C5

I  ∆VOS + ϕ T ln E 2  V − V EE I E5 = α 5  E5 +  R R E1 E2  

  ,   

(4.53)

 I  I ∆VOS = RINP  E 2 − E 5  + I E 2 R∑ E 2 − I E 5 R∑ E 5 + ∆VBEIS 2,5 ,  1+ β2 1+ β5 

(4.54)

где RE1, RE2 – сопротивления резисторов в эмиттерных цепях; VE2, VE5 – потенциалы эмиттеров транзисторов Q2, Q5; ∆VOS – напряжение смещения, которое необходимо приложить между базами транзисторов Q2, Q5, чтобы выровнять их эмиттерные токи. При проектировании усилителей Джильберта особое внимание уделяют уменьшению напряжения разбаланса (∆VOUT) – величине выходного напряжения при отсутствии входного сигнала. Напряжение разбаланса является характеристикой, описывающей одновременное влияние всех источников статических погрешностей. Для определения вклада в напряжение разбаланса различных элементов схемы в случае одинаковых коллекторных нагрузок рекомендуется применение полученных нами выражений [4.34]:  1 1 1  , ∆VOUT = RC I C1 1 + − −  K K K 1 , 4 1 , 3 1 , 6  

K1, 4 ≈

∆V +V I C 2 α1 exp BE1, 4 CNTR , IC5 α 4 ϕT

(4.55)

(4.56)

K1,3 ≈

∆V +V α1 exp BE1,3 CNTR , α3 ϕT

(4.57)

K1,6 ≈

∆V I C 2 α1 exp BE1,6 , ϕT IC5 α6

(4.58)

VCNTR ≈ ∆VBE 7,8 + ϕT ln

I CNTR1 , I CNTR 2

(4.59)

где K1,4 = IC1/IC4, K1,3 = IC1/IC3, K1,6 = IC1/IC6 – коэффициенты перераспределения коллекторных токов; VCNTR – управляющее напряжение; ICNTR1, ICNTR2 – ток, протекающий по резисторам RCNTR1, RCNTR2. Коэффициенты K1,4, K1,3 и напряжение разбаланса практически линейно зависят от отношения управляющих токов ICNTR1/ICNTR2. Подставляя (4.56)–(4.58) в (4.55) и дифференцируя полученное выражение по переменным (∆VBE, α), можно определить коэффициенты влияния параметров на напряжение ∆VOUT. Эти соотношения довольно громоздки и не дают наглядного представления о «критичных местах» схемы, поэтому нами был проведен численный расчет, позволивший установить величину вклада в ∆VOUT различных параметров БТ [4.7]. Результаты расчета позволяют сделать следующие выводы: напряжение разбаланса определяется главным образом разностью прямого падения напряжения на эмиттерных переходах транзисторов Q1, Q3, Q4, Q6; существенное уменьшение коэффициента передачи тока β приводит к незначительному увеличению разбаланса; влияние на напряжение ∆VOUT различия коллекторных токов транзисторов Q2 и Q5 и различия коэффициентов передачи тока транзисторов Q1, Q3, Q4, Q6 пренебрежимо мало по сравнению с влиянием ∆VBE транзисторов Q1, Q3 , Q4 , Q6 . В Приложении 1, 2 приведены электрические схемы и основные результаты моделирования разработанных на АБМК_1_3 усилителей, компараторов, аналоговых умножителей напряжения, предназначенных для измерительной техники и базирующихся на рассмотренных принципах построения широкополосных усилителей. 4.2.2. Экспоненциально-логарифмические преобразователи среднеквадратического значения напряжения Электрические сигналы (напряжение/ток) x(t) = XPe(t) характеризуются средним XM, средневыпрямленным XHP, среднеквадратическим XRMS и пиковым XP значениями, а именно:

1 = t J +1 − t J

XM

X HP

X RMS

1 = t J +1 − t J

t J +1

∫ x(t )dt ,

(4.60)

tJ t J +1

∫ x(t ) dt ,

(4.61)

tJ

 1 =  t J +1 − t J 

0.5

 2  , x ( t ) dt ∫t  J 

t J +1

X P = max x(t ) , t∈(t J , t J +1 )

(4.62)

(4.63)

где e(t) – нормированная форма сигнала с единичной амплитудой; tJ+1 – tJ – заданный интервал времени. Для периодических сигналов: t J = t 0 + jTI ,  t J +1 = t 0 + ( j + 1)TI ,

(4.64)

где t0 – некоторый фиксированный момент времени; TI – период; j = 0, 1, 2,… Наиболее точно описывает сигнал сложной формы среднеквадратическое значение напряжения, которое позволяет сравнивать действие сигналов различной формы: постоянных, периодических, коммутируемых периодических, случайных и пр. В связи с этим в вольтметрах универсальных (вида В7–) и вольтметрах переменного тока (В3–) чаще всего применяются преобразователи среднеквадратического значения переменного напряжения в постоянное, которые в основном определяют техникоэкономические характеристики измерительных приборов. Важнейшими параметрами ПСКЗ являются погрешность преобразования в полосе частот и допустимых уровней входного сигнала, возможность обрабатывать сигналы сложной формы, которая характеризуется коэффициентом амплитуды kP: kP =

XP . X RMS

(4.65)

Рассмотрим особенности наиболее распространенного ПСКЗ с экспоненциальнологарифмической ОС [4.35], в котором реализуется следующий алгоритм обработки сигнала [4.36]: X RMS =

1 TI

TI

∫ exp[2 log x(t ) − log X 0

RMS

]dt .

(4.66)

Типовая схема ПСКЗ, работа которого описывается выражением (4.66), приведена на рис. 4.38.

Рис. 4.38. ПСКЗ с

экспоненци-

ально-логарифмической ОС

Если постоянная времени τAV ≈ C1⋅R2 усредняющего фильтра (DA2, R2, C1) намного больше периода TI изменения входного напряжения vINP(t), то выходное напряжение ПСКЗ соответствует алгоритму (4.66), так как выполняется условие [4.37]: VOUT∼

1 TI

 v INP (t ) VOUT   dt . exp 2 ln − ln ∫0   R IS R IS 1 3  

TI

(4.67)

Постоянная времени τAV определяет погрешность усреднения, т. е. отклонение выходного напряжения VOUT от «идеального» значения, включающее частотнозависящее напряжение сдвига ∆TRDC и пульсации выходного напряжения с удвоенной частотой входного сигнала и амплитудой ∆TRAC (рис. 4.39).

Рис. 4.39. Отклонение выходного напряжения VOUT ПСКЗ от «идеального» значения

Чем больше величина τAV (точнее, когда выполняется условие τAV >> TI), тем меньше погрешность усреднения. При выборе постоянной времени τAV необходим поиск компромиссного сочетания параметров. Так, при увеличении номинала конденсатора C1

значительно увеличиваются площадь кристалла, занимаемая конденсатором, и время установления выходного напряжения ПСКЗ, прямо пропорциональное постоянной времени τAV. Если резистор R2 выбрать очень большим или даже удалить, то существующий при отсутствии входного сигнала постоянный ток (входной ток DA2, коллекторный ток Q3) будет заряжать конденсатор C1, что приведет к сдвигу постоянного уровня выходного напряжения к напряжению питания и уменьшению динамического диапазона. Для значительного уменьшения амплитуды пульсаций ∆TRAC рекомендуется соединять выход ПСКЗ с фильтром нижних частот, но при этом не уменьшается составляющая погрешности ∆TRDC. На погрешность преобразования высокочастотного сигнала большое влияние оказывает не усредняющий фильтр, а логарифматор DA1, Q1, Q2, для которого частота спада АЧХ на 3 дБ (f-3dBH) должна значительно превышать частоту, на которой допустима дополнительная 1% погрешность ПСКЗ f-1%H: f −3dBH ≥

10 2

f −1% H .

(4.68)

Когда входной ток логарифматора (коллекторный ток Q1) имеет постоянную составляющую IINPDC и переменную составляющую небольшой величины, не влияющей на рабочий режим Q1, то, применяя модель Гуммеля−Пуна для активного режима работы транзисторов Q1, Q2, получим выражение для частоты спада АЧХ логарифматора в виде [4.35]: f −3dBH ≈

I INPDC

.

(4.69)

I INPDC при I INPDC << ϕ T C JBE 2πϕT C JBE TF

(4.70)

 I 2πϕ T  C JBE + TF INPDC ϕT 

  

Из (4.69) следует, что при малых входных токах f −3dBH ≈

Для увеличения точности преобразования за счет уменьшения падения напряжения на сопротивлениях RB, RE транзисторов Q1, Q2 логарифматор обычно работает при малом входном токе, и его полоса пропускания прямо пропорциональна уровню входного сигнала. В то же время при входных сигналах с большими коэффициентами амплитуды через транзисторы Q1–Q3 протекают значительные импульсные токи, увеличивающие погрешность преобразования.

Для обработки сигналов сложной формы с большим коэффициентом амплитуды нами разработан ПСКЗ (рис. 4.40), в котором параллельно эмиттерным переходам транзисторов Q2–Q4 включены эмиттерные переходы транзисторов меньшей площади Q5–Q7, а их коллекторы через резисторы R4, R5 заземлены [4.37].

Рис. 4.40. Модифицированный экспоненциально-логарифмический ПСКЗ

В том случае, когда группы транзисторов Q1–Q4 и Q5–Q7 имеют одинаковые площади эмиттерных переходов (AREA1 = AREA2 = AREA3 = AREA4, AREA5 = AREA6 = AREA7) и R5 = 2R4, погрешность преобразования ∆RMS периодической последовательности однополярных прямоугольных импульсов напряжения составит [4.37]:  RE + (1 − α )RB AREA5  I C1RMS 2k P − k P2 − 1  − R4  α AREA1   , = 2ϕ T

(

∆ RMS

)

(4.71)

где IC1RMS – среднеквадратическое значение коллекторного тока транзистора Q1. При выполнении условий:  R5 = 2 R4 ,  AREA1 RE + (1 − α ) RB   R4 = AREA α 5 

(4.72)

компенсируется мультипликативная погрешность. Выполненный численный расчет позволил установить, что наибольший вклад в аддитивную погрешность ПСКЗ вносит различие транзисторов Q1–Q4 по ∆VBE, а высокая идентичность коэффициента усиления тока β (∆β/β > 0,98) необходима только при малом его значении (β < 50) [4.7]. В заключение сформулируем рекомендации по проектированию высокоточного экспоненциально-логарифмического ПСКЗ. Для уменьшения аддитивной погрешно-

сти необходима конструктивно-технологическая оптимизация транзисторов Q1–Q4, направленная на уменьшение разброса прямого падения напряжения на эмиттерном переходе ∆VBE (например, как показано в п. 2.2.1); уменьшение мультипликативной погрешности обеспечивает модернизированная схема (рис. 4.40) и выбор номиналов резисторов в соответствии с (4.72); рабочий режим элементов и значения корректирующих конденсаторов внутри DA1–DA3 следует выбирать таким образом, чтобы обеспечить требуемую полосу пропускания и скорость нарастания выходного напряжения [4.38]. 4.2.3. Термоэлектрические преобразователи среднеквадратического значения напряжения Уменьшение полосы пропускания экспоненциально-логарифмических ПСКЗ при малом уровне входных сигналов объясняет то, что для высокоточного преобразования сигналов в широкой полосе частот обычно применяют термоэлектрические преобразователи. Наиболее распространены вакуумные, пленочные и полупроводниковые термоэлектрические преобразователи с нагревательным элементом в виде резистора и различными датчиками температуры: термопарой, полупроводниковым диодом, транзистором [4.39]. Нагревательный элемент и датчик температуры имеют хорошую тепловую связь, поэтому выходное напряжение постоянного тока VOUTDC термоэлектрического преобразователя зависит от мощности входного напряжения vINP(t) переменного тока в соответствии с выражением: VOUTDC = K PV PH =

K PV N V , RH INPRMS

(4.73)

где KPV – коэффициент термоэлектрического преобразования входной мощности в выходное напряжение; PH – мощность, рассеиваемая входным сигналом на нагревательном элементе; RH – сопротивление нагревательного элемента; N – показатель степени, так называемый «N-фактор». При «идеальном» термоэлектрическом преобразовании N = 2. В реальном приборе коэффициент KPV может зависеть от температуры. Кроме того, нагревательный резистор обладает ТКС и нелинейностью ВАХ. Все эти факторы обычно характеризуются средней величиной коэффициента KPV и зависимо-

стью показателя степени N от среднеквадратического значения напряжения N=f(VINPRMS) ≠ 2. В наибольшей степени удовлетворяют условию N = 2 вакуумные термоэлектрические преобразователи, но их применение в ПСКЗ ограничено рядом факторов [4.39]: малой величиной выходного напряжения; катастрофическими отказами при перегрузках нагревательного элемента; большой тепловой постоянной времени; небольшим динамическим диапазоном входного напряжения, в пределах которого N-фактор сохраняет постоянное значение. Недостатки вакуумных термоэлектрических преобразователей определили основные направления работ по повышению показателей качества, а именно: создание дифференциальных термоэлектрических преобразователей для исключения требований по N-фактору; пленочных и полупроводниковых преобразователей для уменьшения тепловой постоянной времени. Дифференциальный термоэлектрический преобразователь состоит из двух термоэлектрических блоков, каждый из которых содержит нагревательный элемент и датчик температуры, имеющие тепловую связь. Блоки термоизолированы друг от друга, но находятся в одинаковых внешних условиях. При включении дифференциального термоэлектрического преобразователя входной сигнал поступает на один нагревательный элемент, а эталонное напряжение постоянного тока – на другой. Напряжение постоянного тока на выходе каждого датчика температуры пропорционально подводимой к соответствующим нагревательным элементам мощности. Если термоэлектрические блоки идентичны по электрическим и тепловым характеристикам, то при равенстве выходных напряжений датчиков температуры, рассеиваемые на нагревательных элементах мощности одинаковы, и, следовательно, входной сигнал и эталонное напряжение постоянного тока равны по среднеквадратическому значению. Основными преобразователю

требованиями являются:

к

дифференциальному

высокая

эффективность

термоэлектрическому

преобразования

«сигнал

нагревательного элемента → тепло → сигнал датчика температуры», определяющая KPV; идентичность электрических и тепловых характеристик однотипных элементов в разных блоках; электроизоляция нагревательного элемента от датчика температуры и теплоизоляция одного блока от другого; технологичность изготовления.

Наилучшим соотношением качество/цена характеризуются полупроводниковые транзисторные термопреобразователи. Принцип

работы

ПСКЗ

на

основе

транзисторного

дифференциального

термоэлектрического преобразователя поясняет рис. 4.41.

Рис. 4.41. ПСКЗ на основе транзисторного дифференциального

термоэлектри-

ческого преобразователя

Термоэлектрический преобразователь DA1 состоит их двух полупроводниковых кристаллов (на рисунке выделены пунктиром), каждый из которых содержит нагревательный элемент RA/RB, имеющий тепловую связь с n-p-n-транзистором QA/QB. Известно, что температура резистора является линейной функцией от рассеиваемой резистором мощности: T

1 I 2 PM = v INP (t )dt , TI R ∫0

(4.74)

где PM – средняя мощность, рассеиваемая напряжением vINP(t) на резисторе R за время TI. В случае, если изменяющееся с течением времени входное напряжение vINP(t) поступает на нагревательный резистор RA, то мощность, рассеиваемая этим резистором, приводит к его нагреванию, передаче тепла к транзистору QA и изменению напряжения на его прямо смещенном эмиттерном переходе. Когда напряжение на резисторе RB отличается от напряжения на RA, то сигнал разбаланса,

равный разности коллекторных потенциалов QA и QB, усиливается операционным усилителем DA2, поступает на резистор RB и приводит к изменению мощности, рассеиваемой RB. При этом изменяется температура элементов RB, QB, напряжение на прямосмещенном эмиттерном и, благодаря схеме включения, обратно смещенном коллекторном переходе транзистора QB. Обратная связь через усилитель DA2 приводит к такому изменению напряжения на резисторе RB, при котором коллекторные потенциалы QA и QB становятся одинаковыми. Если резисторы RA, RB и транзисторы QA, QB имеют идентичные характеристики, то при отсутствии разбаланса мощность напряжения постоянного тока, подаваемая на резистор RB, равна мощности, рассеиваемой резистором RA от входного сигнала, т. е. PRA = PRB ,

(4.81)

T

2 VRB 1 I 2 v ( t ) dt = , INP TI R A ∫0 RB

(4.82)

при RA = RB VRB

1 = TI

TI

∫v

2 INP

(t )dt ≡ VINPRMS .

(4.83)

0

Выполненный в [4.40] анализ показал, что мультипликативная погрешность в среднечастотной

области

определяется

термоэлектрического преобразования

кристаллов

различием

коэффициентов

KPVA/KPVB, а аддитивная –

разностью прямого падения напряжения на эмиттерных переходах транзисторов QA, QB при отсутствии входного сигнала. Мультипликативную погрешность можно уменьшить

введением

аддитивную –

масштабирующего

стандартными

методами

усилителя

компенсации

на

выходе

напряжения

ПСКЗ,

а

смещения

дифференциальных каскадов. Следует заметить, что с источником входного сигнала соединен только один элемент ПСКЗ – резистор RA, все остальные элементы работают с напряжением постоянного тока, поэтому преобладающее влияние на погрешность преобразования высокочастотного сигнала оказывает паразитная емкость, индуктивность нагревательного элемента RA и проходная емкость между RA и транзистором QA.

Проведенный анализ и экспериментальное изучение известных схем ПСКЗ позволил нам выработать следующий подход к проектированию широкополосного прецизионного ПСКЗ [4.39, 4.41]. 1.

Термоэлектрические

преобразователи

характеризуются

степенной

зависимостью выходного напряжения от среднеквадратического значения входного напряжения, т. е. VOUTDC = constVNINPRMS. Если величина N-фактора (показателя степени) не постоянна, но известна зависимость N = f(VINPRMS), то влияние отклонения N-фактора от «идеального» значения, равного двум, на точность преобразования сигнала в ПСКЗ может быть уменьшено при цифровой калибровке выходного сигнала. В то же время наиболее простым способом уменьшения влияния N-фактора

на

погрешность ПСКЗ является

применение

дифференциальных

термоэлектрических преобразователей с идентичными электрическими и тепловыми характеристиками нагревательных элементов и датчиков температуры. 2. Максимальную идентичность характеристик элементов термоэлектрических блоков обеспечивает их полупроводниковая реализация. 3.

Для

увеличения

эффективности

термоэлектрического

преобразования

рекомендуется улучшать теплопередачу от нагревательного элемента к датчику температуры и увеличивать тепловое сопротивление между термоэлектрическим блоком и окружающей средой. 4. Целесообразно уменьшать ТКС и нелинейность ВАХ нагревательного элемента. 5. Более всего удовлетворяют требованиям высокоточных широкополосных измерительных

приборов

ПСКЗ

с

транзисторными

полупроводниковыми

термоэлектрическими преобразователями. 6. Для обеспечения технологичности изготовления и стабильности характеристик при серийном производстве необходимо модернизировать электрическую схему ПСКЗ и разработать методику регулировки, обеспечивающую высокую линейность преобразования. Сформулированный подход к проектированию был апробирован при создании микросборки

полупроводникового

дифференциального

термоэлектрического

преобразователя РБПН001 (рис. 4.42, 4.43) и электронного модуля ПСКЗ на основе этой микросборки. Микросборка РБПН001 состоит из двух кремниевых кристаллов, размещенных на теплоизолирующей подложке. Каждый кристалл содержит два нагревательных резистора и n-p-n-транзистор. При необходимости резисторы можно соединить параллельно для увеличения выходного сигнала термоэлектрического

преобразователя либо последовательно для увеличения входного сопротивления и ослабления требований к усилителю, находящемуся перед термоэлектрическим преобразователем [4.38]. Особое внимание при проектировании микросборки уделялось увеличению коэффициента термоэлектрического преобразования. Для этого максимально уменьшено расстояние между нагревательным резистором и датчиком температуры – эмиттерным переходом n-p-n-транзистора, значительно уменьшен отвод тепла от кристаллов за счет выбора материала теплоизолирующей подложки, минимизации площади и толщины полупроводниковых кристаллов, уменьшения длины и диаметра проводников, соединяющих контактные площадки кристалла и траверсы корпуса.

Рис. 4.42. Схема электрическая принципи- Рис. 4.43. Фотография микросборки РБПН001 альная микросборки РБПН001 в корпусе Н04.16–1В

Конструкция термоэлектрического преобразователя и топология кристалла одного термоэлектрического блока приведены на рис. 4.44, 4.45 [4.42]. На теплоизолирующей подложке 1 зеркально симметрично относительно оси XX′ расположены два полупроводниковых кристалла 2 и 3, обозначенные № 1 и № 2. В каждом кристалле сформирован биполярный транзистор 4 и нагревательный резистивный элемент 5. Транзистор имеет центрально расположенный коллекторный контакт 6, эмиттерные 7 и базовые 8 области. Эмиттерные области расположены по периферии транзистора максимально близко к нагревательному элементу и симметрично относительно двух взаимно перпендикулярных осей YY′, ZZ′.

Рис. 4.44. Конструкция дифференциального термоэлектрического преобразователя

Рис. 4.45. Топология кристалла термоэлектрического блока Эмиттерные, базовые области биполярного транзистора и нагревательный резистивный элемент имеют контакты 9, 10, 11 и металлизированные межсоединения 12, соединяющие контакты с площадками 13. Дополнительно на кристалле сформирована

площадка 14, контактирующая с полупроводниковой подложкой, и площадка 15, соединенная с контактом 16 к изолированному карману 17, в котором расположен полупроводниковый нагревательный элемент.Нагревательный резистивный элемент находится максимально близко к термочувствительным эмиттерным областям. Эмиттерные области сформированы вдоль всего нагревательного элемента и максимально используют рассеиваемое им тепло. Симметричное расположение эмиттерных областей относительно двух взаимно перпендикулярных осей позволяет усреднить и тем самым увеличить идентичность электрических характеристик эмиттерных переходов, расположенных на одной полупроводниковой пластине. Так как в качестве термоэлектрического преобразования используется температурное изменение прямого падения напряжения на эмиттерном переходе, то отмеченные конструктивные особенности приводят к увеличению коэффициента термоэлектрического преобразования и идентичности прямого падения напряжения на эмиттерных переходах транзисторов. Основные параметры микросборки РБПН001 характеризуют табл. 4.7 и гистограммы на рис. 4.46, 4.47.

Рис.

4.46.

нагревательных РБПН001

Разброс резисторов

сопротивления микросборки

Рис.

4.47.

Напряжение

дифференциальных

смещения

каскадов

транзисторах микросборки РБПН001

на

Таблица 4.7. Основные параметры микросборки РБПН001 при температуре (25±10)°С Параметр

Величина

Коэффициент преобразования входной мощности в выходное напряжение, мВ/мВт

2,3–3,0

Сопротивление резисторов, Ом

350±20%

Отношение сопротивлений резисторов

0,99–1,01

Максимальный постоянный ток через резисторы, мА

10

Напряжение смещения дифференциального каскада на n-p-nтранзисторах при VCB = 2,5 В, IE = 20 мкА, мВ

<1

Статический коэффициент передачи тока в схеме с общим эмиттером n-p-n-транзисторов при VCB = 1 В, IE = 100 мкА

>100

Модуль коэффициента передачи тока в схеме с общим эмиттером n-p-nтранзисторов при VCB = 1 В, IE = 100 мкА, f = 100 МГц

>0,5

Емкость коллектор–база при VCB = 0 В, пФ

<2

Паразитная емкость резистора при V = 0 В, пФ

<2

Пробивное напряжение коллектор–эмиттер, В

>15 >20

Пробивное напряжение коллектор–база, В

Разработанная схема ПСКЗ (рис. 4.48) имеет ряд особенностей. В ней предусмотрен диод D3 для устранения положительной ОС, возникающей при отрицательном напряжении на RB, и конденсаторы C2, C4, C5, обеспечивающие устойчивую работу последовательно соединенного дифференциального каскада QA, QB, R2, R3, R5, R6 и усилителя DA2. Источник тока дифференциального каскада выполнен на высокоомном резисторе R4, зашунтированном конденсатором C1. Такое схемотехническое решение обладает меньшим уровнем шумов по сравнению с активным источником тока на n-p-n-транзисторе. Для улучшения переходной характеристики

ПСКЗ

введена

схема

извлечения

квадратного

корня

на

операционных усилителях DA3, DA5 и наборе n-p-n-транзисторов DA4. Особое внимание уделено обеспечению линейности передаточной характеристики с помощью регулировочных элементов.

Рис. 4.48. Схема электрическая принципиальная ПСКЗ на основе микросборки РБПН001

Для этих целей потенциометром R8 компенсируется напряжение смещения всего ПСКЗ (устанавливается близкое к нулю напряжение в узле «Выход» при нулевом напряжении в узле «Вход»); резистивным делителем R14 и R15 и масштабирующим усилителем DA6, R19, R22, R23 устанавливается требуемая величина коэффициента преобразования во всем динамическом диапазоне; потенциометром R10 выбирается режим транзисторов микросхемы DA4 по постоянному току, обеспечивающий максимальную точность работы схемы извлечения квадратного корня. Возможность выполнения высокоточной настройки ПСКЗ подтверждают результаты измерений (рис. 4.49) передаточной характеристики для входного напряжения постоянного тока и одного регулируемого потенциометром R8 параметра – напряжения (V0) на входе делителя R7, R9. При небольшом входном напряжении ПСКЗ имеет зону нечувствительности, но существует диапазон значений напряжения V0, при котором характеристика максимально линейна (кривая 1, рис. 4.49).

Рис. 4.49. Передаточная характеристика ПСКЗ при различном напряжении (V0) на входе делителя R7, R9

4.3. Выводы 1. Получены соотношения, которые позволяют выбрать режим работы БТ и ПТП, обеспечивающий необходимый уровень статических параметров дифференциальных каскадов (4.10)–(4.17) [4.7, 4.16], источников тока, управляемых напряжением (4.50), (4.51) [4.30], усилителя Джильберта (4.52)–(4.59) [4.7, 4.34], а также выбрать параметры, варьируемые при оптимизации в «Spice-подобных» программах. Сформулировано условие (4.28) «компенсации» входного тока ПТП [4.23], выражение (4.71) для определения погрешности преобразования последовательности прямоугольных импульсов напряжения экспоненциально-логарифмическим ПСКЗ [4.37]. 2. Проанализированы наиболее распространенные в аналоговых ИС высокоточные повторители тока, уточнены выражения, описывающие их коэффициенты передачи (табл. 4.2, 4.3) [4.10]. 3. Разработаны оригинальные схемотехнические решения, позволяющие уменьшить

погрешности

аналоговых

блоков:

высокоточный

повторитель

тока

(рис. 4.7в) [4.12]; дифференциальные каскады на БТ с «компенсацией» входного тока (рис. 4.13, 4.15) [4.16, 4.19]; дифференциальные каскады на ПТП с высоким входным импедансом (рис. 4.17) [4.21] и «компенсацией» входного тока (рис. 4.19б) [4.23]; быстродействующий компаратор напряжения (рис. 4.23) [4.11, 4.24]; выходной каскад (рис. 4.25) [4.26, 4.27]; высокоточный экспоненциально-логарифмический ПСКЗ (рис. 4.40) [4.37]. 4. Выявлены параметрические противоречия, возникающие при проектировании низковольтных и микромощных аналоговых ИС (рис. 4.5) [4.9], причины возникновения искажений в выходных каскадах. На основе схемотехнического моделирования для базового матричного кристалла АБМК_1_3 выработаны рекомендации по практическому применению, выбору схемотехнической структуры и режима работы элементов микромощных ОУ (табл. 4.1), дифференциальных каскадов с входными БТ (табл. 4.4) [4.16] и ПТП (табл. 4.5, рис. 4.20, 4.21) [4.20], выходных каскадов на n-p-n и p-ПТП транзисторах (табл. 4.6) [4.28], источников тока, управляемых напряжением (рис. 4.30, 4.33, 4.34) [4.30]. 5. Выполнен численный расчет составляющих статической погрешности для параметров БТ современных аналоговых ИС, который позволил выработать требования

к проектированию топологии ячейки Джильберта [4.7, 4.34], токопреобразующих транзисторов экспоненциально-логарифмического ПСКЗ [4.7]. 6. Сформулирован подход к проектированию широкополосного прецизионного ПСКЗ [4.39, 4.41], для реализации которого разработана оригинальная микросборка полупроводникового

дифференциального

термоэлектрического

преобразовате-

ля [4.42], схема электрическая ПСКЗ (рис. 4.48) и методика настройки линейности передаточной характеристики. 4.4. Литература 4.1. Белоус А.И., Силин А.В., Пономарь В.Н. Схемотехника биполярных микросхем для высокопроизводительных систем обработки информации. – Мн.: ТАРПЕЙ, 1998. – 160 с. 4.2. Белоус А.И., Блинков О.В., Силин А.В. Биполярные микросхемы для интерфейсов систем автоматического управления. – Л.: Машиностроение, 1990. – 272 с.

4.3. Прибыльский А.В. Конструктивно-схемотехнические методы проектирования, тестирования и контроля интегральных схем. – Мн.: ОСПИ, 2003. – 199 с. 4.4. Разработка и создание новых типов детекторов и электроники считывания для современных и будущих экспериментов в физике частиц и высоких энергий / О.В. Дворников, И.Ф. Емельянчик, Ф.Е. Зязюля, В.С. Румянцев и др // Выбраныя навуковыя працы Беларускага дзяржаунага універсітэта: Т. 4. Фізіка/ Адк.рэд. В.М.Анішчык. – Мн.: БДУ, 2001. – С. 302–322. 4.5. The eight-channel ASIC bipolar transresistance amplifier D0M AMPL-8.3 / G.D. Alexeev, M.A. Baturitsky, O.V. Dvornikov e. a. // Nuclear Instruments and Methods in Physics Research. – 2001. – Vol. A462. – P. 494 – 505. 4.6. Полонников Д.Е. Операционные усилители: принципы построения, теория, схемотехника. – М.: Энергоиздат, 1983. – 216 с. 4.7. Дворников О.В. Схемно-топологическая оптимизация элементной базы аналоговых и аналого-цифровых БИС/СБИС частного применения: Дис. ... канд. техн. наук: 05.27.01. – Мн., 1994. – 245 с. 4.8. Дворников О.В. Применение элементов с изменяемым сопротивлением для подгонки характеристик монолитных ИС / НЦФЧВЭ. – Мн., 2001. – 20 c. – Деп. в БелИСА, 07.05.01. – № Д200136.

4.9. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 8. Микромощные и низковольтные дифференциальные каскады // Chip News. – 2005. – No 10. – C. 16–24. 4.10. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 2. Высокоточные повторители тока // Chip News. – 2004. – No 10. – C. 40–45. 4.11. А.с. СССР 1254984, МПК H 03 F 3/04. Источник тока / В.В. Горовой, О.В. Дворников, Л.Я. Духновский. – № 3843957/24–09; Заявл. 18.01.85. 4.12. А.с. СССР 1327271, МПК H 03 F 3/04. Токовое зеркало / О.В. Дворников, Д.Е. Просандеев. – № 4031536/24–09; Заявл. 3.03.86; Опубл.30.07.87 // Бюл. № 28. 4.13. Malhi S.D.S., Salama C.A.T., Donnison W.R. A low-voltage micropower JFET/bipolar operational amplifier // IEEE J. of Solid – State Circuits. – 1981. – Vol. SC– 16, No 6. – P. 669–676. 4.14. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 6. Составные схемы включения биполярных и полевых транзисторов // Chip News. – 2005. – No 6. – С. 42–49. 4.15. Достал И. Операционные усилители. – М.: Мир, 1982. – 512 с. 4.16. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 7. Интегральные дифференциальные каскады // Chip News. – 2005. – No 8. – С. 38–47. 4.17. Ngo T., Hester R. Op Amp combining precision, high-speed, and high output current drive for ±5V power supply operation // IEEE Journal f Solid – State Circuits. – 1990. – Vol. SC–25, No 3. – P. 856–862. 4.18. А.с. СССР 1421192, МПК H 01 L 29/72. Полупроводниковый прибор / А.В. Балуев, П.А. Михневич, В.Ф. Данилов, О.В. Дворников. – № 4106402/24-25; Заявл. 05.05.86. 4.19. А.с. СССР 1251290, МПК H 03 F 3/343. Дифференциальный усилитель / А.И. Белоус, В.В. Горовой, О.В. Дворников. – № 3779816/24–09; Заявл. 10.08.84; Опубл.15.08.86 // Бюл. № 30. 4.20. Дворников О.В. Проблемы проектирования аналоговых устройств с входными полевыми транзисторами // Компоненты и технологии. – 2005. – № 6. – С. 218– 221; № 7. – С. 216–222; № 8. – С. 184–189.

4.21. А.с. СССР 1385255, МПК H 03 F 3/45. Дифференциальный усилитель / А.И. Белоус, О.В. Дворников, Д.Е. Просандеев. – № 3976571/24–09; Заявл. 15.11.85; Опубл. 30.03.88 // Бюл. № 12. 4.22. Патент США 4598253, МПК H 03 F 3/45. JFET ohmic differential amplifier / K.A. Reindel, T. J. Mego. – Опубл. 01.07.86. 4.23. Патент РФ 2046455, МПК H 01 L 29/80. Способ включения полевого транзистора с управляющим р-n-переходом / О.В. Дворников, Д.Е. Просандеев, А.А. Володкевич.; Минск. научн.-исслед. приборостроит. ин-т. – № 5036924; Заявл. 13.04.92; Опубл. 20.10.95 // Бюл. № 29. 4.24. А.с. СССР 1360542, МПК H 03 K 3/33. Устройство сравнения / А.И. Белоус, О.В. Дворников, Л.Я. Духновский, Ю.П. Попов. – № 3952525/24–21; Заявл. 10.07.85. 4.25. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть. 3. Источники тока, управляемые током с нерегулируемым коэффициентом передачи // Chip News. – 2005. – No 1. – С. 12–15. 4.26. Дворников О.В. Уменьшение искажений в двухтактном выходном каскаде // Техника средств связи. Сер. РИТ. – 1992. – Вып. 5. – С. 38–40. 4.27. А.с. СССР 1375074, МПК H 03 F 3/213. Усилитель мощности / О. В. Дворников, Е. М. Любый. – № 3999299; Заявл. 29.12.85. 4.28. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 9. Выходные каскады // Chip News. – 2006. – No 2. – C. 56–61. 4.29. Erdi G. A 300 V/us monolithic voltage follower // IEEE Journal of Solid – State Circuits. – 1979. – Vol. SC–14, No 6. – P. 1059–1065. 4.30. Дворников О.В. Проектирование широкополосных дифференциальных усилителей со стабильным усилением // Проблемы современной аналоговой микросхемотехники: Сб. материалов IV Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2005. – С. 50–65. 4.31. Blauschild R.A. An open loop programmable amplifier with extended frequency range// IEEE Journal on Solid – State Circuits. – 1981. – Vol. SC–16, No 6. – P. 626–633. 4.32. Simpkins S., Gross W. Cascomp feed-forward error correction in high speed amplifier design// IEEE Journal on Solid – State Circuits. – 1983. – Vol. SC–18, No 6. – P. 762–764.

4.33. Патент 0118166 (Европейский патент), МПК H 03 F 3/45. High frequency differential amplifier with adjustable damping factor / W.A. Gross. – Опубл. 06.05.87. 4.34. Дворников О.В., Серебряный В.С. Статические погрешности широкополосного усилителя на основе интегральной схемы перемножителя Джильберта // Техника средств связи. Сер. РИТ. – 1989. – Вып. 4. – С. 56–62. 4.35. Дворников О.В. Микроэлектронные преобразователи переменного напряжения в постоянное по уровню среднеквадратического значения. Часть 1. Преобразователи с экспоненциально-логарифмической обратной связью // Компоненты и технологии. – 2004. – № 9. – С. 62–69. 4.36. Волгин Л.И. Измерительные преобразователи переменного напряжения в постоянное. – М.: Сов. Радио, 1977. – 240 с. 4.37. Преобразователь среднеквадратического значения переменного напряжения в постоянное: А.с. СССР 1709229 А1, МПК G 01 R 19/02 / О.В. Дворников, Б.Д. Муравьев; Минск. научн.-исслед. приборостроит. ин-т. – № 4786332/21; Заявл. 23.01.90; Опубл. 30.01.92 // Бюл. № 4. 4.38. Грязнов М.И. Гуревич М.Л., Рябинин Ю.А. Измерение параметров импульсов. – М.: Радио и связь, 1991. – С. 120–200. 4.39. Дворников О.В. Микроэлектронные преобразователи переменного напряжения в постоянное по уровню среднеквадратического значения. Часть 3. Применение термоэлектрических преобразователей // Компоненты и технологии. – 2005. – № 2.– С. 84–93. 4.40. W.E. Ott. A new technique of thermal RMS measurement // IEEE Journal of Solid – State Circuits. – 1974. – Vol. SC–9, No 12. – P. 374–380. 4.41. Дворников О.В. Полупроводниковый дифференциальный термоэлектрический преобразователь // Chip News. – 2004. – No 8. – С. 34–38. 4.42. Патент РБ 8810, МПК H 01L 21/82, G 01R 19/03. Термочувствительная интегральная схема / О.В. Дворников, Б.Д. Муравьев, А.А. Володкевич; ОАО «МНИПИ» – № а20040544; Заявл. 14.06.2004.

ГЛАВА 5. Библиотека измерительных преобразователей ядерной электроники Ядерная электроника является составной частью интенсивно развивающейся отрасли промышленности (ядерного приборостроения) [5.1, 5.2], одна из главных задач которой – регистрация ионизирующих излучений. Существование различных источников ионизирующих излучений и отличающихся требований к их анализу обусловило создание многих видов детекторов, преобразующих энергию ионизирующих излучений в электрические сигналы, и электронных устройств для измерений и обработки по определенным критериям данных об амплитуде, длительности фронтов, форме, времени поступления сигналов детекторов. Обычно предварительная обработка сигнала детектора осуществляется в аналоговой форме с помощью устройств, при схемотехническом синтезе которых решается ряд специфических задач, а именно: выбор типа «головного» элемента, под которым понимают активный элемент (БТ, ПТП, МОП и др.), непосредственно соединенный с детектором; совокупности его параметров и режима работы; разработка схемотехнической структуры и параметрическая оптимизация импульсных преобразователей, формирователей, фильтров, компараторов для уменьшения уровня шумов, увеличения быстродействия устройств и точности определения времени поступления входного сигнала. Данные вопросы рассмотрены в [5.3–5.6]. Совершенствование аппаратуры ядерного приборостроения, направленное на улучшение пространственной и временной точности определения источников ионизирующего излучения, возможно с помощью значительного увеличения количества регистрирующих каналов и их быстродействия. В связи с этим, основной тенденцией развития современной ядерной электроники является создание многоканальных полупроводниковых БИС/СБИС, разработка которых затруднена рядом факторов: невозможностью применения традиционных схемотехнических решений, использующих линии задержки, конденсаторы и индуктивности больших номиналов; необходимостью значительного уменьшения потребляемой мощности; обеспечением идентичности характеристик каналов аналоговой обработки информации без регулировочных операций, радиационной стойкости и низкой стоимости ИС. Для решения возникших проблем при нашем участии были разработаны технологический процесс изготовле-

ния совмещенных биполярно-полевых ИС [5.7, 5.8] и схемотехнические решения основных аналоговых устройств. 5.1. Специфика обработки сигналов детекторов При схемотехническом моделировании большинство современных детекторов ионизирующих излучений можно представить в виде источников импульсов тока, характеризующихся высоким сопротивлением и емкостью величиной от единиц до сотен пикофарад [5.9]. Обычно детектор соединяется с устройством, которое преобразует входной импульс тока в выходное напряжение с длительностью, достаточной для обработки последующими каскадами (рис. 5.1). При коротких сигналах детекторов для этих целей чаще всего применяются импульсные преобразователи заряда в напряжение, так называемые «зарядочувствительные» предусилители (charge-sensitive preamplifier). Если импульс тока детектора имеет протяженную плоскую вершину, которую необходимо зарегистрировать, то используются импульсные преобразователи тока в напряжение («трансрезистивные» предусилители – transresistance preamplifier). Они обладают малым входным сопротивлением и благодаря этому также применяются при работе с детекторами больших емкостей, высокой частоте поступления входных импульсов, съеме сигнала с незаземленного детектора и в некоторых специальных случаях [5.2, 5.6]. Термин «зарядочувствительный» предусилитель употребляется в литературе и некоторых ГОСТ [5.10]. Однако нами в дальнейшем будут использоваться более общие понятия, а именно: импульсный преобразователь заряд– напряжение, импульсный преобразователь ток–напряжение.

Рис. 5.1. Канал предварительной аналоговой обработки сигнала детектора: CD – емкость детектора; IDP – импульсный ток детектора; IINPDC – постоянная составляющая суммарного тока, протекающего через входной узел; DA1, RF, CF – импульсный преобразователь заряд– напряжение или ток–напряжение; DA2–DAN+1, R, RF1, C – формирователь; IINP1 – IINPN – входы интеграторов

В идеальном случае импульсный преобразователь заряд–напряжение должен сформировать из входного токового сигнала (в виде δ-функции) выходное ступенчатое напряжение. Чаще всего эту операцию выполняет инвертирующий усилитель напряжения (DA1, рис. 5.1) с большим коэффициентом усиления и одним доминирующим полюсом, охваченный отрицательной ОС с помощью конденсатора CF. Конденсатор CF заряжается постоянной составляющей входного тока IINPDC, возникающей вследствие наложения импульсов тока, наличия входного тока усилителя DA1, тока утечки детектора, что приводит к изменению уровня выходного напряжения и уменьшению динамического диапазона, а в предельном случае – к потере работоспособности выходного каскада усилителя DA1. Для предотвращения влияния постоянной составляющей IINPDC на динамический диапазон импульсного преобразователя параллельно конденсатору CF подключается высокоомный резистор RF, который осуществляет ОС по постоянному току и таким образом устанавливает рабочий режим элементов усилителя DA1: VOUTDC = VINPDC + I INPDC RF ,

(5.1)

где VOUTDC, VINPDC – выходное и входное напряжение импульсного преобразователя заряд–напряжение по постоянному току. Отметим, что такую же схемотехническую структуру может иметь импульсный преобразователь ток–напряжение, в котором резистор RF преобразует входной импульс тока в выходное напряжение, а конденсатор CF обеспечивает устойчивую работу усилителя с ОС. Различие заключается в соотношении активной и реактивной составляющих проводимости цепи ОС, а именно в преобразователе заряд–напряжение преобладает емкостная составляющая проводимости, а в преобразователе ток– напряжение – резистивная. Известны математические выражения, описывающие временное изменение выходного напряжения наиболее распространенных импульсных преобразователей для входных сигналов в виде δ- и убывающей экспоненциальной функции [5.5]. К сожалению, эти соотношения не пригодны для схемотехнической оптимизации, так как не учитывают ряда факторов: реальной формы сигнала детектора, паразитных параметров элементов ОС, зависимости параметров интегральных элементов от режима работы, прежде всего времени пролета через базу TF и сопротивления базы RB от рабочего тока для БТ, паразитной емкости между затвором и

подложкой ПТП от напряжения. С нашей точки зрения, для схемотехнического синтеза импульсных преобразователей можно рекомендовать следующий подход – качественный анализ работы с помощью упрощенных соотношений, позволяющий установить варьируемые параметры и диапазоны их изменения; многовариантная схемотехническая оптимизация, учитывающая влияние паразитных элементов. Любой токовый сигнал IINP, поступающий на вход импульсного преобразователя (DA1, RF, CF, рис. 5.1), вызывает падение напряжения VINP = IINPZEQ на эквивалентном входном импедансе ZEQ, состоящем из параллельного соединения динамического импеданса обратной связи ZF/(1 + KV) и суммарного импеданса всех параллельных цепей Z∑INP, соединенных с входом: Z EQ

 1 1 + KV =  + ZF  Z ∑ INP

−1

  ,  

(5.2)

где KV – значение коэффициента усиления DA1 при разомкнутой цепи ОС (RF, CF); ZF, Z∑INP – импеданс ОС и суммарный импеданс всех параллельных цепей, соединенных с входом усилителя DA1 (узел INP, рис. 5.1). Увеличение входной проводимости объясняется тем, что каждому изменению входного потенциала схемы соответствует в KV раз большее изменение потенциала противоположного знака на другом выводе ZF и ток, протекающий через импеданс обратной связи, в (1 + KV) раз больше, чем в случае заземленного вывода ZF. Так как выходное VOUT напряжение усилителя DA1 в KV раз больше входного, то для коэффициента передачи с замкнутой ОС справедливо выражение [5.11]: KF =

VOUT = KV Z EQ = − I INP

ZF  Z 1 + F  Z ∑ INP 1+  KV

   

,

(5.3)

где KF – значение коэффициента передачи усилителя DA1 при замкнутой цепи ОС, а знак «–» отражает то, что входное и выходное напряжения находятся в противофазе. Для преобразователей заряд–напряжение пренебрегают активной составляющей эквивалентной входной проводимости по сравнению с реактивной. В этом случае для коэффициента передачи (коэффициента преобразования входного заряда в выходное напряжение KQV) без учета влияния АЧХ усилителя DA1, т. е. в предположении, что

коэффициент усиления KV сохраняет постоянное значение в спектре частот входного сигнала, справедливо соотношение: K QV ≈ −

1 СF 1+

1  C D + C INP 1 + CF 

  

,

(5.4)

KV

где CD, CINP – емкость детектора и входная емкость инвертирующего усилителя DA1. Выражение (5.4) соответствует качественному описанию работы «зарядочувствительного» усилителя – токовый сигнал детектора в виде δ-функции интегрируется на суммарной динамической емкости ОС CF(1 + KV), детектора CD, входной емкости усилителя CINP и преобразуется в ступеньку входного напряжения, которое усиливается в KV раз с помощью усилителя DA1. При этом форма выходного напряжения имеет экспоненциальный спад с постоянной времени τF = CFRF, а постоянная времени фронта нарастания τR определяется доминирующей постоянной времени τAMPL усилителя DA1 и параметрами элементов ОС [5.5]: τ R=

τ AMPL 1 + KV

CF C D + C INP

.

(5.5)

Из выражения (5.4) следует, что для обеспечения постоянного коэффициента преобразования KQV ≈ –1/CF при разных значениях емкостей детекторов необходимо выполнение условия:  C + C INP KV >> 1 + D CF 

  . 

(5.6)

Чаще всего усилитель DA1 реализуют по каскодной схеме или каскодном включении комплиментарных транзисторов, так называемом «перегнутом» каскоде (folded cascode). При каскодном включении один из транзисторов с высоким выходным сопротивлением соединен со вторым с низким входным и высоким выходным сопротивлением. Так, каскодными являются соединения типа ОЭ и ОБ, ОЭ и ОЗ, ОИ и ОБ, ОИ и ОЗ. Каскодные усилители обладают рядом преимуществ, а именно: стабилизация потенциала на коллекторе (стоке) «головного» транзистора с ОЭ (ОИ) уменьшает эффект Миллера и динамическую входную емкость CINP; совместно с активной нагрузкой каскоды обеспечивают усиление одного каскада, достаточное для выполне-

ния условия (5.6), что упрощает частотную коррекцию и увеличивает полосу пропускания. Кроме того, «перегнутые» каскоды (см. п. 4.1.3) осуществляют сдвиг уровня постоянного напряжение для увеличения динамического диапазона. Для уменьшения уровня шумов выход импульсного преобразователя соединяется с фильтром. Функционирование фильтра приводит к появлению на выходе аналогового канала (OUT, рис. 5.1) импульса специальной формы, поэтому такой фильтр часто называют «формирователем» (shaper). В ядерной электронике применяются как времявариантные фильтры, характеристики которых синхронизированы с моментом поступления входного импульса, так и времяинвариантные. Анализ шумов обычно выполняется в частотной или временной областях. В обоих случаях предполагается, что аналоговый канал не шумящий, а к входу подключены два эквивалентных источника, полностью характеризующих шумы. Один из источников (генератор тока) соединен параллельно с источником входного сигнала и описывает так называемую параллельную составляющую эквивалентного входного шума. Второй источник (генератор напряжения) соединен последовательно с источником входного сигнала и описывает последовательную составляющую эквивалентного входного шума. При анализе шумов в частотной области эквивалентные источники входного шума характеризуются определенным частотным спектром, а аналоговый канал – АЧХ. Для среднеквадратического значения напряжения шумов на выходе VNOUT аналогового канала справедливо выражение, аналогичное соотношению (2.25): V NOUT =

∞

∫S

2 N

2

( f ) K V ( f ) df ,

(5.7)

0

где SN(f) – спектральная плотность напряжения шума (voltage noise spectrum), приведенная ко входу. Такое представление используется в «Spice-подобных» программах, в которых рассчитываются спектральные плотности напряжения (тока) шумов, приведенные к выходу (с учетом АЧХ) или ко входу (для них приняты обозначения V(ONOISE), V(INOISE) соответственно). Интегрирование спектральных плотностей в полосе пропускания аналогового канала, выполненное с помощью математической обработки результатов моделирования, имеющейся в «Spice-подобных» программах, позволяет определить среднеквадратические значения напряжения (тока) шумов. Так, выражение (5.7) будет представлено следующим образом:

VNOUT = SQRT(S(PWR(V(ONOISE),2))),

(5.8)

причем интегрирование выполняется во всей полосе частот, в которой рассчитана величина V(ONOISE). Аналогично можно определить среднеквадратическое значение напряжения шумов на входе VNINP: VNINP = SQRT(S(PWR(V(INOISE),2))).

(5.9)

Вследствие особенностей каналов обработки сигналов детекторов для них часто применяется анализ шумов во временной области. При этом параллельная составляющая эквивалентного входного шума характеризуется генератором пуассоновского потока разнополярных δ-импульсов тока с определенной интенсивностью, последовательная – генератором сдвоенных разнополярных (дуплетных) токовых импульсов (производных от δ-функции по времени), а аналоговые блоки описываются импульсной характеристикой h(t) или весовой W(t) функцией [5.5, 5.12, 5.13]. Импульсная характеристика (impulse response) – это реакция системы в момент времени t на

δ-импульс, поступивший на вход в момент t = 0. Весовая функция (weighting function) определена для t < TM и показывает реакцию системы в фиксированный момент времени TM, соответствующий максимуму импульсной характеристики h(t), на

δ-импульс, поступивший на вход в момент t. Весовая функция нормирована относительно максимального значения, т. е. входной сигнал в виде δ-функции с единичным зарядом, поступивший в момент времени t = 0, вызовет величину весовой функции, равную единице. Часто момент времени TM называют временем пика (peaking time). Для времяинвариантного фильтра весовая функция является зеркальным отображением

во

времени

задержанной

на

время

TM

импульсной

характеристики

W(t) = h(TM – t)/h(TM). Параметром, описывающим шумовые свойства импульсных преобразователей заряд–напряжение, является эквивалентный шумовой заряд (ENC, equivalent noise charge), вызывающий на выходе системы сигнал, равный среднеквадратическому значению шумов. Для определения шумового заряда на выходе QN∑ аналоговой системы с импульсной характеристикой h(t) без учета фликер-шумов применяются выражения [5.5]: Q

2 NΣ

∞ ∞  1 2 2 2 2 2  =  S NP ∫ [h(t )] dt + C ΣINP S NS ∫ [h′(t )] dt  , 2 0 0 

(5.10)

2 S NP =

2 dI NP 4kT = 2qI NP = , df R NP

S

2 NS

(5.11)

dV NS2 = = 4kTR NS , df

(5.12)

где SNP, SNS – спектральная плотность шумового тока (current noise spectrum) и напряжения шума (voltage noise spectrum); dINP – среднеквадратическое значение тока параллельной составляющей шумов в полосе частот df около частоты f; dVNS – среднеквадратическое значение напряжения последовательной составляющей шумов в полосе частот df около частоты f; RNS – эквивалентное сопротивление, характеризующее последовательную составляющую шумов; INP (RNP) – эквивалентный ток (сопротивление), описывающий параллельную составляющую шумов. Таким образом, среднеквадратическое значение шумового заряда QNΣ есть сумма реакций системы от множества шумовых δ- и дуплетных воздействий, произошедших в произвольные моменты времени t от 0 до ∞. Отметим, что спектральные плотности SNP, SNS определяются только действительной величиной токов и сопротивлений, в суммарную емкость CΣINP не входят динамические емкости, а величина QN∑ зависит от типа и параметров применяемого фильтра. В [5.5, 5.13] показано, что для времяинвариантных фильтров ENC можно определить с помощью модифицированного выражения (5.10), в котором импульсная характеристика заменена весовой функцией, а именно из соотношения: T TM  1  2 M 2 2 2 2 ENC = S NP ∫ [W (t )] dt + CΣINP S NS ∫ [W ′(t )] dt  .   2 −∞ −∞  2

Однако

чаще

всего

применяют

нормированную

весовую

(5.13) функцию

WN[u(t)] = WN[t/TM] = W(t) с заменой пределов интегрирования. При этом выполняются выражения [5.12, 5.13]: ENC 2 =

2 S NP S2 C2 α α S 2TM + NS ΣINP S 1 , 2 2 TM

1

α S 1 = ∫ W N ′ (u ) du = TM  −∞

αS2 =

1

2



2 ∫ [WN (u )] du =

−∞

1 TM

(5.14)

TM

∫ [W ′(t )] dt , 2

(5.15)

−∞

TM

∫ [W (t )] dt , 2

−∞

(5.16)

где αS1, αS2 – коэффициенты, характеризующие форму выходного импульса. Общий подход к минимизации уровня шумов заключается в выборе схемотехнической структуры фильтра, определяющей величину коэффициентов αS1, αS2, и оптимального времени пика TMOPT. Из (5.13) следует, что минимальный уровень шумов ENCMIN обеспечивается при времени пика TMOPT, определяемом выражением: TMOPT =

CΣINP S NS S NP

α S1 α S1 = CΣINP RNP RNS , αS2 αS2

2 ENC MIN = C ΣINP S NS S NP α S1α S 2 .

(5.17) (5.18)

Результаты исследований показали [5.5, 5.6, 5.14], что для сигнала детектора в виде токового δ-импульса минимальный уровень шумов достигается при импульсной характеристике канала с симметричным экспоненциальным фронтом нарастания и спада. Обычно такая форма импульсной характеристики называется «неограниченный CUSP» hCUSP(t):  t hCUSP (t ) = exp −  τ

 .  

(5.19)

Описанный подход позволяет определить минимально возможный уровень шумов, однако его применение при проектировании многоканальных ИС не целесообразно по ряду причин: время пика TM обычно устанавливают из требований необходимого быстродействия системы, форма сигналов детектора отличается от токовой δ-функции вследствие существования конечного времени собирания заряда. Поэтому схемотехническую структуру фильтра рекомендуется выбирать с учетом реальной формы сигнала, возможности реализации фильтра в полупроводниковом исполнении и минимизации потребляемой мощности при обеспечении необходимого быстродействия. С учетом указанных факторов, а также для дополнительного усиления сигнала, в интегральном исполнении предпочтительно изготовление резистивно-емкостных CRM-RCN-активных фильтров (DA2–DAN+1, R, RF1, C, рис. 5.1), которые состоят из последовательного соединения M-дифференцирующих и N-интегрирующих цепей. На рис. 5.1 показан активный CRM-RCN-фильтр с одинаковым количеством дифференцирующих и интегрирующих цепей, а результаты его моделирования для «идеальных» усилителей напряжения DA1…DAN+1 при K = 106, CD = 0,1 пФ, CINP = 0 пФ, CF= 0,1пФ, RF = 1 ГОм, RF1 = 100 кОм, RС = 1 мкс, QD = 100 фК приведены на рис. 5.2–5.4.

Рис. 5.2. Результаты моделирования нормированных сигналов в основных узлах канала рис. 5.1 для входного сигнала, близкого по форме к δ-функции (IDP = 1 мА, τD = 0,1 нс, QD = 100 фК): 1, 2, 3 – выход импульсного преобразователя, первого и второго каскада CR2-RC2-активного фильтра

Рис. 5.3. Результаты моделирования нормированного сигнала на выходе второго каскада CR2-RC2-активного фильтра для канала рис. 5.1 при входном сигнале, близком по форме к δ-функции (IDP = 1 мА, τD = 0,1 нс, QD = 100 фК), и различных значениях резистора RCOMP (входной сигнал фильтра – кривая 1, рис. 5.2)

Нормированные

выходные

сигналы

импульсного

преобразователя

V(CSP)/MIN(V(CSP)), первого V(SH1)/MAX(V(SH1)) и второго V(SH2)/MIN(V(SH2)) каскадов CR2-RC2-активного фильтра соответствуют кривым 1, 2, 3, рис. 5.2. Очевидно, что выходной сигнал CR2-RC2-фильтра (кривая 3) более короткий, чем CR-RCфильтра (кривая 2, рис. 5.2), но имеет отрицательный выброс около 46%, который увеличивает время установления выходного сигнала. Для уменьшения отрицательного выброса, появляющегося после двойного дифференцирования сигнала, применяют так называемую «компенсацию полюса нулем», а именно дифференцирующий конденсатор шунтируют резистором (RCOMP, рис. 5.1), влияние которого на форму выходного сигнала поясняют результаты моделирования (рис. 5.3). Такая компенсация отрицательного выброса эффективна только при поступлении на вход дифференцирующей цепочки сигнала, имеющего спадающую экспоненциальную форму с одной постоянной времени, поэтому она чаще всего применяется на выходе импульсного преобразователя заряд–напряжение. При выполнении условия CFRF = CRCOMP сигнал на входе первой интегрирующей цепи (узел IINP1) представляет

собой

экспоненту

с

одной

постоянной

времени

спада,

равной

C(R+RF1/(1+K)). К сожалению, отличие формы сигнала детектора от δ-функции и наличие паразитной емкости высокоомного резистора обратной связи RF не позволяют точно компенсировать отрицательный выброс после первого двойного дифференцирования в узле IINP1 и тем более при последовательном соединении нескольких дифференцирующих каскадов. В связи с этим в полупроводниковых устройствах ядерной электроники наиболее часто применяют так называемые «квазигауссовые» CR-RCNактивные фильтры с одним дифференцирующим и N-интегрирующими каскадами. Их выходное напряжение VOUT и время пика TM при входном ступенчатом напряжении фильтра с амплитудой QD/CF определяются соотношениями [5.15]: Q KN NN VOUT (t ) = D IDC CF N!

 t   TM

TM = NRC,

N

 − Nt  exp , TM 

(5.20) (5.21)

где KIDC – коэффициент усиления напряжения интеграторов по постоянному току. Увеличение числа интегрирующих каскадов приводит к тому, что форма выходного сигнала фильтра приближается к гауссовой, уменьшается уровень шумов, но возрастает потребляемая мощность. В [5.16] отмечается, что наилучшее отношение сиг-

нал/шум/потребляемая мощность достигается при N = 4. Однако для исключения возникновения положительной ОС рекомендуется, чтобы выходной сигнал аналогового устройства был в противофазе с входным, поэтому целесообразно применение CR-RC3-фильтров. Как следует из результатов моделирования нормированных выходных сигналов импульсного преобразователя, первого, третьего и четвертого каскадов CR-RC4-фильтра (рис. 5.4) выходные импульсы третьего и четвертого каскадов незначительно различаются по симметрии формы, но существенно по времени пика.

Рис. 5.4. Результаты моделирования нормированных сигналов канала рис. 5.1 для входного сигнала, близкого по форме к δ-функции (IDP = 1 мА, τD = 0,1 нс, QD = 100 фК): 1–4 – выход импульсного преобразователя, первого, третьего и четвертого каскадов CR-RC4-фильтра

5.2. Выбор режима работы и конструкции «головного» транзистора При аналитических оценках уровня шумов полупроводниковых импульсных преобразователей заряд–напряжение обычно полагают, что преобладающий вклад вносит «головной» транзистор (БТ с общим эмиттером или ПТП с общим истоком). Для этого случая нами уточнены соотношения (5.11)–(5.14), в которых выделены составляющие, зависящие от режима работы и конструкции транзисторов [5.11, 5.17]:

C ∑ INPJ = C D + C F + C SG + C DG + C STR ,

(5.22)

C ∑ INPB = C D + C F + CTBE + C JBE + C JBC + C STR ,

(5.23)

RNSJ =

2 1 , 3 gM

(5.24)

(C + C F + CSTR ) R , 1 1 + D B 2 g BE1 CΣ2INPB 2

RNSB =

I NPJ = I INPDC + I NPB = I B +

2kT , qRF

2kT , qRF

 2kT  4 α S1 1 + I INPDC  + , ENC J2 = α S 2TM q kTCΣ2INPJ gM  qRF  3 TM

(5.25) (5.26) (5.27)

(5.28)

 2kT I E  α S1 ϕ 2α  + ENCB2 = α S 2TM q + kTCΣ2INPB T + S1 kTRB (C D + CF + CSTR ) 2 , (5.29) I E TM  qRF β DC  TM

где нижний индекс «J» указывает на принадлежность параметров к ПТП, а индекс «B» – к БТ. На основе анализа соотношений (5.22)–(5.29) и литературных данных нами обобщены и уточнены рекомендации по синтезу полупроводниковых импульсных преобразователей заряд–напряжение, а именно [5.11, 5.17]: 1). При увеличении крутизны ПТП вследствие увеличения отношения ширины затвора к длине Z/L одновременно увеличивается емкость CSG, и поэтому существует локальный минимум второго слагаемого в (5.28), имеющий место при выполнении условия так называемого «емкостного согласования головного ПТП и детектора»: C D + C F + C STR + C DG = C SG ;

(5.30)

2). Увеличение сопротивления резистора ОС RF и уменьшение постоянного входного тока уменьшают параллельную составляющую эквивалентного шумового заряда. Кроме того, при этом возможно значительное увеличение времени пика TM для уменьшения последовательной составляющей. Однако при выборе набора параметров RF, IINPDC, TM целесообразно учитывать следующие факторы: высокоомные резисторы обладают паразитной емкостью, которая вызывает изменение формы импульсного сигнала; большие значения времени пика TM могут привести к появлению «микрофонного» эффекта;

3). Увеличение крутизны ПТП с помощью увеличения тока стока ID приводит к слабому уменьшению последовательной составляющей шумового заряда ENCSJ, так как ENC SJ2 =

4 α S1 1 kTCΣ2INPJ 3 TM g MMAX

I SDMAX , ID

(5.31)

но при этом существенно возрастает потребляемая мощность; 4). При выборе величины эмиттерного тока «головного» БТ с общим эмиттером необходимо учитывать существование зависимости входного тока и входной емкости от эмиттерного тока БТ в соответствии с выражениями (2.9), (2.10), (2.16). В том случае, когда постоянная составляющая входного тока IINPDC определяется главным образом базовым током БТ, минимальный уровень шума ENCMINB достигается при оптимальной величине эмиттерного тока IEOPT, для определения которых нами получены выражения: I EOPT =

2 ENCMINB =

ϕT (C D + C F + C STR + C JBC + C JBE ) α 1 TM2 TF 1 + S 2 α S1 β DC TF 2

,

(5.32)

2α S1 α kT(CD + CF + CSTR + CJBE + CJBC ) TF kTRB (CD + CF + CSTR ) 2 + S1 × TM TM α S 2 1 TM2 1+ α S1 β DC TF 2 2  2 2    T T α α 1 1 M M   ×  S2 + 1 + 1 + S 2 . 2   α S1 β DC TF 2   α β TF S 1 DC    

(5.33)

Выражение (5.33) справедливо, если падение напряжения на резисторе ОС импульсного преобразователя RF, вызванное базовым током IB «головного» транзистора с ОЭ, намного больше 2ϕT, т. е. RFIB >> 2ϕT. Последнее условие выполняется практически всегда, так как один из выводов резистора RF имеет потенциал, равный прямому падению напряжения на эмиттерном переходе «головного» БТ, а потенциал второго вывода RF, соединенного с выходом импульсного преобразователя, обычно устанавливается равным половине напряжения питания. Несмотря на кажущуюся сложность, выражение (5.33) универсально и рекомендуется для аналитических расчетов режима работы. Так, пренебрегая сопротивлением базы RB, при временах пика, удовлетворяющих условию

TM >> TF β DC

α S1 , αS2

(5.34)

выражения (5.32), (5.33) представим в виде: I EOPT =

ϕT (C D + C F + C STR + C JBC + C JBE ) α S 1 β , α S 2 DC TM

2 ENCMINB = 2kT (CD + CF + CSTR + CJBE + CJBC )

α S1α S 2 . β DC

(5.35)

(5.36)

Если же выполняется условие TM << TF β DC

α S1 , αS2

(5.37)

то справедливы соотношения: I EOPT =

ϕT (C D + C F + C STR + C JBC + C JBE )

2 ENCMINB =

TF

α S1 TM

,

4kT (CD + CF + CSTR + C JBE + CJBC )TF .

(5.38) (5.39)

Выражения (5.35), (5.36) аналогичны соотношениям, полученным для БТ с ОБ [5.13], а выражения подобные (5.38), (5.39) приведены в [5.18, 5.19] для случая «емкостного согласования БТ и детектора». Таким образом, полученные нами соотношения (5.32), (5.33) имеют более общий вид, чем известные [5.13, 5.18, 5.19]. В заключение отметим, что для увеличения точности определения ENCB рекомендуется учитывать зависимость сопротивления базы и времени пролета через базу от режима работы в соответствии с (2.27)–(2.29). 5.3. Импульсные преобразователи заряд–напряжение 5.3.1. Малошумящие преобразователи Низкий уровень шумов в импульсных преобразователях заряд–напряжение чаще всего обеспечивают путем оптимизации режима работы и конструкции «головного» транзистора, исключением резистора ОС RF и разрядом конденсатора CF с помощью специальной схемы «восстановления рабочего режима». Выполненный анализ позволил нам выделить основные способы уменьшения шумов импульсных преобразователей заряд–напряжение и возникающие при этом проблемы (табл. 5.1). Для реализации блока «восстановления рабочего режима» в полупроводниковых ИС возможно применение двухзатворного ПТП [5.20–5.22]. Его верхний затвор (TG)

Таблица 5.1. Основные способы уменьшения шумов импульсных преобразователей заряд–напряжение Цель

Конструктивно-

оптими- схемотехнический зации

Возможная реализация способа

Возникающие проблемы

способ Увеличение сопро-

Использование ПТП в подпороговой области (см. п. 2.1.2) Сложно обеспечить темпера-

тивления резистора

Использование двухзатворного ПТП в подпороговой об- турную стабильность рабочего

ОС RF

ласти при управлении не соединенными затворами

режима

Использование ПТП при прямом смещении истокового Удаление резистора перехода для разряда конденсатора CF (см. п. 4.1.4) ОС RF

Возможно только для одного

Использование двухзатворного ПТП при прямом смеще- направления входного тока нии нижнего затвора для разряда конденсатора CF

Умень-

Уменьшение вход-

Использование двухзатворного ПТП с управлением толь-

шение

ного тока IINPDC

ко верхним затвором (см. п. 2.2.2) Использование двухзатворного ПТП с установкой тока

ENC

Необходим источник напряжения, превышающий напряжение питания, с током на-

Увеличение кру-

стока с помощью постоянного обратного смещения ниж-

тизны «головного»

него затвора (см. п. 2.2.2)

элемента и умень-

Оптимизация режимов работы «перегнутого» каскода для Необходимы БТ, сохраняющие

шение влияния

максимального увеличения тока стока «головного» ПТП работоспособность в микро-

второго и после-

и уменьшения рабочих токов в остальных цепях

дующих каскадов

грузки менее 1 мкА

режиме

соединяют с входом (рис. 5.5), а биполярный транзистор QJ, в котором эмиттером является нижний затвор (BG), базой – канал ПТ, коллектором – верхний затвор, включают с общей базой.

Рис. 5.5. Малошумящий импульсный преобразователь заряд– напряжение с разрядом конденсатора CF с помощью двухзатворного ПТП

Прямое смещение эмиттерного перехода транзистора QJ (переход нижний затвор– канал ПТП) устанавливается фильтром нижних частот, соединенным с выходом импульсного преобразователя, и благодаря экспоненциальной зависимости коллекторного тока БТ от напряжения на прямо смещенном эмиттерном переходе позволяет компенсировать постоянную составляющую входного тока IINPDC в широком диапазоне значений. При оценке уровня шумов импульсного преобразователя с двухзатворным ПТП необходимо учитывать, что транзистор QJ «встроен» в ПТП, не увеличивает входную емкость и последовательную составляющую шумов, а компенсирующий ток

αQJIEQJ характеризуется уровнем шумов, который меньше теплового шума резистора RF при выполнении условия: α QJ I EQJ = I INPDC <<

2ϕ T , RF

(5.40)

где αQJ – коэффициент передачи эмиттерного тока в схеме с общей базой QJ; IEQJ – эмиттерный ток транзистора QJ.

Для входного токового импульса в виде δ-функции выходной сигнал содержит быструю и медленную составляющие. Последняя значительно ухудшает быстродействие. Однако сигнал на нижнем затворе vBG(t) идентичен во времени медленной составляющей, поэтому, как показано в [5.22], если его ослабить в K раз и вычесть из выходного сигнала импульсного преобразователя vPRE(t), то полученный сигнал vOUT(t) не будет содержать медленную составляющую. Коэффициент ослабления K определяется выражением [5.22]: K = 1−

I INPDCτ

 g C F ϕT 1 + MB  g MT

 C D + C STG + C DTG + C STR 1 + CF 

  

,

(5.41)

где τ – постоянная времени фильтра нижних частот. Реализация описанного способа показана на рис. 5.6 [5.22].

Рис. 5.6. Малошумящий импульсный преобразователь заряд–напряжение с разрядом конденсатора CF с помощью двухзатворного ПТП и компенсацией медленной составляющей выходного сигнала

Предназначение усилителей DA1–DA4 на рис. 5.6 следующее: на DA1, DA2 сформированы повторители напряжения vPRE(t) и vBG(t), DA4 выполняет вычитание сигналов, DA3 и потенциометр RDC позволяют компенсировать напряжение смещения, а резистор RG – установить требуемую величину коэффициента ослабления K. С нашей точки зрения, более перспективным является использование ПТП с прямым смещением перехода затвор–исток и обратным смещением перехода затвор– сток. Устройства с таким режимом работы «головного» ПТП часто называют «усилителями с прямым смещением ПТП» (FBFA – forward biased FET amplifier) [5.23–5.27]. Импульсный преобразователь с прямым смещением ПТП (рис. 5.7) состоит из «перегнутого» каскода с составным р-ПТП (J1, Q1, Q2, R1), транзистора Q3 с общей базой, резистивной нагрузки RC и эмиттерных повторителей Q4, R4 и Q6, R8. Цепь Q5, R5, R6 сдвигает постоянное выходное напряжение на величину VBE5(1 + R5/R6), а резистивный делитель R2, R3 определяет потенциал базы транзистора Q3. Особенностью схемы является установка тока стока транзистора J1 с помощью фильтра нижних частот R7, C3, соединенного с выходом.

Рис. 5.7. Импульсный преобразователь заряд–напряжение с прямым смещением перехода затвор–исток «головного» ПТП

Если величина тока стока и напряжения сток–исток J1 удовлетворяют условиям: ID > ISDMAX,

(5.42)

VSD > VTO – VGS,

(5.43)

то p-n-переход исток–затвор J1 будет смещен в прямом направлении. Соединение базы транзистора Q1 через фильтр R7, C3 с выходом преобразователя, а также выбор величины R1 обеспечивают установку режима работы J1, удовлетворяющую условиям (5.42), (5.43) при медленном изменении выходного напряжения, вызванном зарядом конденсатора CF постоянным входным током. 5.3.2. Микромощные преобразователи Уменьшение эквивалентного шумового заряда путем увеличения тока стока «головного» ПТП приводит к значительному увеличению потребляемой мощности. В связи с этим главной задачей при проектировании микромощных импульсных преобразователей заряд–напряжение является минимизация тока потребления во всех цепях и поиск компромиссного сочетания между уровнем шумов, быстродействием и потребляемой мощностью.

Рис. 5.8. Микромощный импульсный пре-

Рис. 5.9. Микромощный импульсный преоб-

образователь заряд–напряжение (AMPL1)

разователь заряд–напряжение с составным p-ПТП (AMPL2)

Типовые схемы микромощных преобразователей, адаптированные нами для АБМК_1_3, приведены на рис. 5.8 (AMPL1) и рис. 5.9 (AMPL2) [5.28, 5.29]. Каждая схема представляет собой «перегнутый» каскод на малошумящем p-ПТП J1, потенциал истока которого стабилизируется источником напряжения на n-p-n-транзисторе Q1,

что обеспечивает работу схем при однополярном напряжении источников питания, а в стоковую цепь включен нагрузочный резистор и каскад с общей базой Q3. Установку рабочего режима осуществляет цепочка последовательно соединенных транзисторов в диодном включении Q6–Q9, резисторы R5, R6 и маломощный ПТП J2. В преобразователе AMPL2 для увеличения крутизны «головного» ПТП применена схема составного полевого транзистора на элементах J1, R1, Q2 [5.30]. При оптимизации преобразователей рекомендуется учитывать следующие противоречивые факторы [5.31]. 1. Для уменьшения уровня шумов следует увеличивать отношение тока стока «головного» транзистора J1 к коллекторному току транзистора с общей базой Q3, сопротивления резисторов в эмиттерных цепях, крутизну J1; устанавливать потенциал истока J1 с помощью n-p-n-транзистора Q1 с малым сопротивлением базы; обеспечивать низкий импеданс по переменному сигналу узлов схемы (FIL1, FIL2, рис. 5.8, 5.9), определяющих рабочий режим, например соединением этих узлов с конденсаторами. 2. Для увеличения коэффициента усиления с разомкнутой ОС рекомендуется увеличение коллекторного тока транзистора с общей базой и крутизны «головного» ПТП. 3. Постоянная времени высокоимпедансного узла (коллектора транзистора Q3 с общей базой) определяет полосу пропускания. Шунтирование коллекторного резистора R2 конденсатором C1 уменьшает полосу пропускания, но увеличивает устойчивость схемы при работе с емкостной нагрузкой. 4. Одновременное уменьшение величины напряжения питания, тока потребления и переход к однополярным источникам питания значительно усложняют получение предельно низкого уровня шума вследствие необходимости создания источников опорного напряжения с низким выходным сопротивлением. Схемы преобразователей AMPL1 и AMPL2 были разработаны для элементов АБМК_1_3 с помощью многовариантного моделирования. Резистор ОС и конденсаторы, стабилизирующие рабочий режим, являются внешними. Для обеспечения работоспособности в диапазоне напряжения отсечки от 1,5 В до 2,5 В из схем преобразователей удалены активные нагрузки на полевых транзисторах. Подключение внешнего источника тока ICNTR между узлом FIL1 и источником питания V+ или шиной нулевого потенциала позволяет установить требуемый режим работы транзисторов по то-

ку при наличии технологического разброса параметров активных и пассивных элементов. Результаты моделирования коэффициентов чувствительности тока стока «головного» ПТП к напряжению питания dID/dV+, температуре dID/dT, управляющему току dID/dICNTR, разбросу напряжения отсечки dID/dVTO приведены в табл. 5.2 Таблица 5.2. Коэффициенты чувствительности тока стока «головного» ПТП разработанных преобразователей Тип преобразователя AMPL1 AMPL2

dID/dVTO мкА/В %/В 50,3 23,8 19,1 8,8

Коэффициенты чувствительности dID/dV+ dID/dT dID/dICNTR о о мкА/В %/В мкА/ С %/ С мкА/мкА %/мкА 10,0 4,8 0,9 0,4 3,2 1,5 5,9 2,7 1,3 0,6 1,1 0,5

Из табл. 5.2 следует, что преобразователь AMPL2 характеризуется высокой стабильностью режима работы. В то же время более сильную зависимость тока стока «головного» ПТП от внешнего управляющего тока ICNTR в схеме AMPL1 можно использовать для настройки режима работы и нахождения требуемого сочетания между уровнем шумов и током потребления. Основные параметры преобразователей приведены в табл. 5.3. Таблица 5.3. Основные параметры микромощных импульсных преобразователей заряд–напряжение Тип преобразователя Наименование параметра AMPL1 AMPL2 Допустимое напряжение питания, В 5–9 5,5–8,5 Ток потребления при V+ = 7 В, мкА 265 295 Коэффициент усиления постоянного напряжения при RF=100МОм 370 960 Частота единичного усиления, МГц 150 800 Длительность фронта CF = CD = 0, RF = 100 МОм 830 420 нарастания, нс CF = 0,9 пФ, CD = 100 пФ, RF = 100 МОм 220 57 ENC, электронов (на CF = 0,9 пФ, CD = 1 пФ, RF = 100 МОм выходе формирователя CF = 0,9 пФ, CD = 15 пФ, RF = 100 МОм с TM = 1 мкс) CF = 0,9 пФ, CD = 100 пФ, RF = 100 МОм

233 351 1203

263 365 1225

5.3.3. Преобразователи для детекторов малой емкости Для решения ряда задач ядерной электроники применяются полупроводниковые детекторы с внутренней емкостью менее 1 пФ. В этом случае минимизация ENC с

помощью «емкостного согласования головного ПТП и детектора» затрудняется вследствие влияния слабоконтролируемых паразитных емкостей и относительно большой входной емкости большинства серийно выпускаемых ПТП [5.32]. Возможным решением указанных проблем является соединение полупроводникового детектора с верхним затвором двухзатворного ПТП, размещенным на том же кристалле. Как указывалось в п. 2.2.2, верхний затвор ПТП характеризуется повышенным значением граничной частоты и минимальной паразитной емкостью с подложкой, вызванной главным образом межсоединениями. Разработанный

нами

на

АБМК_1_3

импульсный

преобразователь заряд–

напряжение с двухзатворным ПТП для детекторов малой емкости показан на рис. 5.10 [5.33].

Рис. 5.10. Импульсный преобразователь заряд– напряжение с двухзатворным ПТП для детекторов малой емкости

Он базируется на схемотехнической структуре «перегнутого» каскода [5.34], в котором «головной» p-ПТП с объединенными затворами заменен на двухзатворный транзистор J1 и дополнительно введен блок (J2, J3, Q1, R2, R3), устанавливающий напряжение на нижнем затворе. Если интегральные элементы с одинаковыми конструкциями (J1 и J2, J3 и J4, Q1, Q2, Q3, R1 и R2, R3 и R4) имеют идентичные параметры, то токи стоков транзисторов J1, J2 равны и напряжение на входе INP равно нулю при допустимом абсолютном разбросе параметров элементов. Основной проблемой оптими-

зации описываемой схемы является выбор экономичного режима работы транзисторов J1, J2. Из модели Шихмана–Ходжеса (см. п. 2.2.2) следует, что напряжение на объединенных нижних затворах VBGS определяется не только током стока транзистора J2, но и его коэффициентом масштабирования AREAJ2: VBGS = VTOBG 0

 R  VBE 4 1 + 6   R7  − , R2 BETABG 0 AREAJ 2

(5.44)

поэтому необходимое напряжение на нижнем затворе можно установить при малых значениях коэффициента AREAJ2 и больших сопротивлениях R2, что позволяет уменьшить ток стока J2 и потребляемую мощность. Для практических применений целесообразно использование результатов моделирования (рис. 5.11–5.13) и следующей методики:

Рис. 5.11. Зависимость тока стока «головного»

Рис. 5.12. Зависимость напряжения на

транзистора J1 от сопротивления резистора R1

нижнем затворе VBGS от величины рези-

при AREAJ1 = 1

стора R2 при различных значениях AREAJ2

1. Полагаем, что AREAJ1 = 1, и по зависимости на рис. 5.11 выбираем ток стока «головного» элемента J1 и соответствующее ему сопротивление резистора R1, обеспечивающее требуемое значение ENC по выражению (5.28), (5.31).

2. Для выбранного значения R1, AREAJ1 определяем напряжение на нижнем затворе VBGS транзистора J1 по рис. 5.12 при замене переменных R2 на R1, AREAJ2 на AREAJ1. 3. Так как напряжение VBGS транзисторов J1 и J2 одинаково, то для установленной величины напряжения VBGS транзистора J1 по графикам рис. 5.12, 5.13 выбираем параметры R2, AREAJ2, ID2, исходя из значения максимально допустимого тока потребления. При этом необходимо учитывать, что наиболее воспроизводимый режим работы схемы достигается при близких значениях коэффициентов масштабирования AREAJ1, AREAJ2.

Рис. 5.13. Зависимость напряжения на нижнем затворе VBGS от величины тока стока J2 при различных значениях AREAJ2

5.4. Импульсные преобразователи ток–напряжение Как указывалось ранее, в качестве импульсного преобразователя ток–напряжение возможно применение инвертирующего усилителя напряжения, охваченного резистивной ОС. Однако использование такой схемотехнической структуры в многоканальных ИС нецелесообразно вследствие существования разброса входного сопротивления и постоянного выходного напряжения, вызванного неидентичностью сопротивлений резисторов ОС, коэффициентов передачи и входРис. 5.14. Импульсный преобразователь ток–напряжение на основе транзисторов Q1 с ОБ и Q2 с ОК

ных токов усилителей. По указанным причинам для воспроизводимого получения малого входного сопротивления чаще всего исполь-

зуется каскад с ОБ или сочетание каскадов ОБ и ОК (рис. 5.14), ОБ и усилитель напряжения с резистивной ОС, наиболее распространенный вариант которого показан на рис. 5.15 [5.35, 5.36]. Рис. 5.15. Импульсный преобразователь ток–напряжение на основе каскада с ОБ (Q1) и усилителя на-

пряжения (Q2, Q3) с резистивной ОС (R2)

Импульсная характеристика каскада рис. 5.14 для времени t > 0 обычно описывается выражением [5.13]: h(t ) ≈

 1 t exp − C∑ C  τ AMPL

  , 

(5.45)

τAMPL = C∑СR∑С,

(5.46)

где C∑С, R∑С – суммарная емкость и сопротивление всех параллельных цепей, соединенных с коллектором транзистора Q1. Выходной импульс каскада с ОБ имеет фронт нарастания, который определяется доминирующей постоянной времени: τ R1 ≈

C ∑ C ϕT = C∑ C , g BE1 I E1

(5.47)

или τ R2

 1  ≈ (C D + C BE ) + g BE1   R1 

Однако при выполнении условий

ϕT I E1

−1

≈ TF +

<< R∑ C ,

ϕT I E1

ϕT I E1

CD .

(5.48)

C D << R∑ C C ∑ C длительностью фронта

нарастания пренебрегают, по сравнению с фронтом спада (рис. 5.16). Основными параметрами преобразователя ток–напряжение являются входное малосигнальное сопротивление rINP и коэффициент преобразования входного тока в выходное напряжение KIV:

K IV =

VOUT , I INP

(5.49)

где VOUT – амплитуда выходного напряжения; IINP – амплитуда входного тока.

Рис. 5.16. Результаты моделирования выходного напряжения каскада на рис. 5.14 для входного δ-импульса тока с зарядом QD = 100 фК при CD = 1 пФ; R1 = R2 = 5 кОм; VCC = VEE = 5 В; рас-

считанных значений C∑С = 2,83 пФ;

τAMPL ≈ 14,3 нс; τR1 ≈ 88 пс; τR2 ≈ 46 пс

Рис. 5.17. Результаты моделирования выходного напряжения каскада на рис. 5.14 для входного прямоугольного импульса с амплитудой 10 мкА и длительностью: 1 – 10 нс; 2 – 50 нс; 3 – 100 нс при CD = 1 пФ; R1 = R2 = 5 кОм; VCC = VEE = 5 В

Коэффициент преобразования обычно определяется при подаче на вход импульса напряжения через резистор RT, сопротивление которого намного больше входного rINP. Если длительность входного импульса превышает длительность импульсной характеристики, то выходной сигнал содержит участок с плоской вершиной (кривая 3, рис. 5.17). При этом величина измеренного на плоской вершине импульсного сигнала коэффициента преобразования совпадает со значением, определенном при постоянном токе KDC. Для схемы на рис. 5.14 KDC ≈ R2, а для схемы на рис. 5.15 справедливо выражение [5.36]: R  K DC ≈ R5  2 + 1 .  R4 

(5.50)

Входное сопротивление rINP обоих преобразователей составляет: ϕ  R  ϕ  ϕT . rINP = R1 ||  T + RE + B  ≈ T 1 − 1 + β  I E1  VEE − 0,7В   I E1

(5.51)

Для заданных значений входного сопротивления rINP, напряжения отрицательного VEE и положительного VCC источника питания коэффициент преобразования на постоянном токе меньше максимального значения KDCMAX, которое для схемы на рис. 5.14 будет: K DCMAX < rINP

VCC

,

(5.52)

K DCMAX < rINP

VCC R5 . ϕT R 4

(5.53)

ϕT

а для схемы на рис. 5.15 –

С другой стороны, при уменьшении длительности входного импульса уменьшается длительность плоской вершины выходного сигнала, а при длительности входного импульса, сравнимой с импульсной характеристикой, плоская вершина в выходном сигнале исчезает (кривая 2, рис. 5.17). При этом амплитуда выходного сигнала и коэффициент преобразования KIV резко уменьшаются и импульсный преобразователь ток–напряжение практически функционирует как преобразователь заряд–напряжение. Уровень шумов импульсных преобразователей ток–напряжение обычно характеризуется эквивалентным шумовым током IEQN, который представляет собой входной ток, вызывающий на выходе преобразователя напряжение, равное среднеквадратическому значению напряжения шумов. Для его определения справедливо выражение:

2 I EQN =

∞ 2 2 VNOUT S NS 1  2 = S + 2 2 ∫  NP K DC K DC Z ∑ INP 0

  K ( f ) 2 df . IV 2  

(5.54)

Для каскада ОБ и ОК (рис. 5.14) соотношение (5.54) примет вид [5.13, 5.36]: I

2 EQN

1 = 2 K DC

 2   1 2 2  2 2 2 S + S + 4 π f ( C + C + C )    K IV ( f ) df , D STR BE ∫0  NP NS  r∑2 INP   

∞

 1 1  2  , S NP = 2q(I B1 + I B 2 ) + 4kT  + R R  1 2 

(5.55)

(5.56) 2

S

2 NS

 1   1   . = 4kT  + RB  + 2qI B 2  2 g 2 g  BE1   BE1 

(5.57)

В заключение отметим, что главное преимущество (малое входное сопротивление) импульсных преобразователей ток–напряжение приводит в соответствии с выражениями (5.52), (5.53) к невысокому коэффициенту преобразования, который дополнительно уменьшается при обработке коротких входных импульсов, поэтому типовые схемы (рис. 5.14, 5.15) должны быть модернизированы. 5.4.1. Быстродействующий преобразователь Наиболее распространенный метод увеличения коэффициента преобразования заключается в использовании дополнительных каскадов усиления. При этом для уменьшения разброса постоянного напряжения на выходе и перекрестных помех между каналами целесообразно применение дифференциальных каскадов [5.37, 5.38]. Основной проблемой, возникающей при реализации такой схемотехнической структуры, является установка режима работы первого дифференциального каскада, один из входов которого соединен с входным каскадом с ОБ, а второй – с источником опорного напряжения. Если при отсутствии входного сигнала величина опорного напряжения отличается от выходного напряжения каскада с ОБ, то разностный сигнал усиливается последующими каскадами и приводит к появлению выходного напряжения неконтролируемой величины. Нами были экспериментально исследованы различные варианты установки режима дифференциальных каскадов импульсных преобразователей ток–напряжение [5.38]: 1) дополнительный каскад с ОБ, полностью аналогичный входному; 2) каскад с ОБ, в котором пропорционально (в 10 раз) уменьшены рабочие токи и коэффициенты масштабирования AREA транзисторов;

3) схема, аналогичная п. 2, но допускающая изменение потенциала базы транзистора с ОБ с помощью фильтра нижних частот, соединенного с выходом преобразователя. Несмотря на тщательное проектирование топологии всех преобразователей с учетом особенностей прецизионных аналоговых ИС, рассмотренных в п. 2.2.1, измерения микросхем преобразователей показали, что необходимую стабильность параметров обеспечивает только первый вариант, который адаптирован нами для АБМК_1_3 и показан на рис. 5.18 [5.37].

Рис. 5.18. Импульсный преобразователь ток–напряжение на основе каскадов с ОБ (Q1, Q26) и дифференциальных усилителей напряжения (Q5, Q6/ Q10, Q11)

Входной каскад преобразователя образован транзисторами с ОБ (Q1, R3) и ОК (Q2– Q4, Q17, R13) с диодной защитой Q31–Q33 от положительной и отрицательной перегрузки напряжением. Каскад с ОБ преобразует импульсы входного тока в напряжение с помощью резистора R3. В качестве входного транзистора Q1 применяется малошумящий n-p-n-транзистор, работающий при эмиттерном токе 0,84 мА. Резистор R1 и дополнительный вход TEST1 позволяют проверить работоспособность преобразователя или при необходимости установить требуемое выходное напряжение подачей положительного/отрицательного напряжения в узел TEST1. Источник опорного напряжения сформирован транзисторами с ОБ (Q26, R23) и ОК (Q27–Q30, R24), причем для полной схемотехнической идентичности в него введены защитные диоды и вход тестирования TEST2. Два дифференциальных каскада (Q5, Q6, R4, R5 и Q10, Q11, R8, R9) обеспечивают необходимое усиление, а конденсаторы C1, C2 укорачивают фронты выходного импульса. Дифференциальные каскады соединены через эмиттерные (Q7 и Q12) повторители с цепью последовательно включенных диодов (Q8, Q9 и Q13, Q14) для сдвига уровня напряжения. Выходные эмиттерные повторители (Q15 и Q16) обеспечивают работоспособность преобразователя при подключении внешней нагрузки величиной более 1 кОм. Так как преобразователь работает без общей ОС, то для стабилизации коэффициента преобразования в каждом дифференциальном каскаде предусмотрена локальная ОС с помощью эмиттерных резисторов, устанавливающая коэффициент усиления каждого дифференциального каскада равным четырем в допустимом диапазоне изменения температуры и разброса параметров элементов. Для упрощенной оценки уровня шумов нами использованы выражения (5.55)– (5.57) и прямоугольная аппроксимация АЧХ. Предполагается, что коэффициент передачи KIV(f) в полосе частот до fMAX имеет постоянное значение, равное величине коэффициента передачи при постоянном токе KDC, а частота fMAX определяется из соотношения [5.37]: ∞

∫ K ( f ) df IV

f MAX =

0

K DC

.

(5.58)

Частоту fMAX можно определить при схемотехническом моделировании с использованием математической обработки результатов (рис. 5.19).

Рис. 5.19. Результаты моделирования схемы рис. 5.18: вверху – зависимость коэффициента преобразования V(OUT1)/I(INP1) от частоты;

внизу – определение частоты fMAX прямоугольной аппрокси-

мации АЧХ с помощью математической обработки данных, соответствующей выражению (5.58)

Учитывая выражение (5.58) и то, что источники шумов входного каскада и источника опорного напряжения некоррелированы, а с детектором соединен только входной каскад, нами получено выражение для оценки эквивалентного шумового тока [5.37]: I

2 EQN

[

]

2 2 2  2  S NS 2π 2 S NS f MAX (CD + CSTR + C BE )2 + (CSTR + C BE )2  . (5.59) = 2 f MAX S NP + 2 + 3 r∑ INP  

Численный расчет в соответствии с выражением (5.59), выполненный для параметров изготовленной ИС импульсного преобразователя (R1 = R2 = 5,05 кОм; CD = 60пФ; RB = 40 Ом; IE1 = 837 мкА; IB1 = 8,7 мкА; IB2 = 5,1 мкА; fMAX = 28,45 МГц; температуре кристалла ИС T ≈ 130оC), дал значение IEQN = 80,5 нА, в то время как из результатов измерений получена величина IEQN ≈ 50 нА. Таким образом, можно рекомендовать применение прямоугольной аппроксимации АЧХ и выражений (5.58), (5.59) для экспресс-оценок режима работы и параметров «головного» каскада с ОБ, обратив особое внимание на точность определения RB в рабочем режиме и температуры элементов на кристалле.

Схема электрическая принципиальная преобразователя для элементов АБМК_1_3 и результаты моделирования приведены в Приложении 2, а в табл. 5.4 показаны основные параметры. Таблица 5.4. Основные параметры быстродействующего импульсного преобразователя ток–напряжение Наименование параметра

Величина

Коэффициент преобразования, мВ/мкА Эквивалентный шумовой ток, нА

48–63 CD = 0 пФ

33,9

CD = 60 пФ

49,4

Длительность переднего и заднего фронта по уровням 0,1/0,9, нс

12–13

Задержка распространения сигнала, нс

11–12

Динамический диапазон, дБ

57,8 ±

Полярность входного сигнала Выходная нагрузка, Ом Напряжение источников питания, В

>1000 от ±3 до ±5

5.4.2. Преобразователи для обработки коротких входных импульсов Главным недостатком преобразователя на рис. 5.18 является большая потребляемая мощность, обусловленная дополнительным каскадом с ОБ. Нами разработаны модифицированные преобразователи (рис. 5.20, 5.21) со структурой общая база– усилитель напряжения с ОС, которые при очевидной простоте и совместимости с технологическим процессом изготовления ИС обеспечивают низкое значение входного сопротивления, малую потребляемую мощность и высокий коэффициент преобразования для коротких импульсов тока [5.36]. Для удобства сравнения разработанных преобразователей с типовым схемотехническим решением нумерация элементов на рис. 5.20, 5.21 соответствует принятой на рис. 5.15. Преобразователь (рис. 5.20) содержит цепь «компенсации» коллекторного тока «головного» транзистора, состоящую из транзистора Q6 и резистора R9. Большая часть постоянного коллекторного тока транзистора Q1 протекает через резистор R9 и транзистор в диодном включении Q6 в источник напряжения питания VCC, а мень-

шая – через дополнительный каскад с общей базой Q7, что позволяет значительно увеличить величину сопротивления R2 и коэффициент преобразования. Если эмиттерный ток транзистора Q7 выбран в соответствии с условием: I E7 ≥

5ϕ T , R9

(5.60)

то входной импульс тока поступает практически без изменений в эмиттер транзистора Q7 и преобразуется в импульс напряжения на резисторе R2. Обеспечить стабильность характеристик преобразователя при существующем технологическом разбросе параметров элементов возможно в том случае, когда напряжение на коллекторе «головного» транзистора Q1 близко к нулевому значению. Такой режим устанавливается выбором отношения коэффициентов AREA транзисторов Q7, Q8.

Рис. 5.20. Импульсный преобразователь ток–напряжение с цепью «компенсации» (Q6, R9) коллекторного тока «головного» транзистора Q1

При отсутствии входного сигнала и нулевом напряжении на коллекторе Q1 справедливо выражение: I E7 ≈

VEE − VBE1 VCC − VBE 6 − . R1 R9

(5.61)

Если транзисторы Q1 и Q6 имеют одинаковую конструкцию, то VBE1 ≈ VBE6, а эмиттерный ток транзистора Q7 определяется отношением сопротивлений резисторов R1, R9. Напряжение же на высокоомном резисторе R2 не зависит от абсолютных значений па-

раметров транзисторов Q1, Q6 и резисторов R1, R9. Для большинства применений достаточно

выбора

режима

работы

транзисторов,

удовлетворяющего

условию

IE6=(0,9–0,99)IC1. При этом коэффициент преобразования почти в 10 раз больше, чем для схемы на рис. 5.15. Как следует из выражения (5.61), эмиттерный ток транзистора Q7 и, следовательно, уровень постоянного выходного напряжения зависит от величины напряжения питания. В связи с этим рекомендуется применение высокостабильных источников напряжения питания. Альтернативная схема преобразователя, малочувствительная к стабильности напряжения источников питания, приведена на рис. 5.21.

Рис. 5.21. Импульсный преобразователь, малочувствительный к стабильности напряжения питания

Преобразователь содержит два каскада с общей базой Q1 и Q7, соединенных через конденсатор (транзистор Q8 в диодном включении). «Головной» каскад на транзисторе Q1 работает при большом эмиттерном токе и обеспечивает малое входное сопротивление. Малая величина эмиттерного тока транзистора Q7 позволяет применять высокоомный резистор R2 для увеличения коэффициента преобразования. Рассматриваемая схема уменьшает амплитуду низкочастотных составляющих спектра и поэтому может искажать форму сигналов большой длительности, но короткие сигналы обрабатываются довольно эффективно. Результаты моделирования разработанных преобразователей для элементов АБМК_1_3 приведены в табл. 5.5 и на рис. 5.22, 5.23.

Таблица 5.5. Основные параметры импульсных преобразователей ток–напряжение Преобразователь рисунка Наименование параметра 5.15 5.20 5.21 от VCC 10,55 3,87 3,83 от VCC1 2,3 2,3 2,3 Ток потребления, мА от VEE 11,2 3,68 3,83 Входное сопротивление, Ом 12,3 11,7 13,5 Коэффициент преобразования на постоянном токе, мВ/мкА 1,43 105,1 нет 3,45 2,35 Коэффициент преобразования для входного токового сиг- 0,33 нала, близкого по форме к δ-функции, мВ/фК Длительность выходного импульса для вход- CD = 0 7,5 35,2 23,4 ного токового сигнала, близкого по форме к CD = 60 пФ 8,6 37,1 23,9 δ-функции и QD = 100 фК, нс ENC, электронов CD = 0 4470 3460 2600 CD = 60 пФ 6870 4120 2950 Рис. 5.22. Выходное напряжение преобразователя на рис. 5.20 при CD = 1 пФ для входного

прямоугольного импульса с амплитудой 10 мкА и длительностью: 1 – 1 нс; 2 – 5 нс; 3 – 10 нс; 4 – 50 нс

Рис. 5.23. Выходное напряжение преобразователя на рис. 5.21 при CD = 1 пФ для входного

прямоугольного импульса с амплитудой 10 мкА и длительностью: 1 – 1 нс; 2 – 5 нс; 3 – 10 нс; 4 – 50 нс

Анализ результатов моделирования и их сравнение с рис. 5.17 позволяет сделать вывод о том, что основным преимуществом разработанных преобразователей по сравнению с традиционными схемотехническими решениями является высокое значение коэффициента преобразования для коротких импульсов тока при предельно малой потребляемой мощности. Кроме того, как показывают графики (рис. 5.24, 5.25), разработанные схемы практически без искажения формы и с большим коэффициентом преобразования обрабатывают треугольные импульсы тока, генерируемые некоторыми типами детекторов [5.38].

Рис. 5.24. Выходное напряжение (кривая 2) преобразователя на рис. 5.20 при CD = 1 пФ для вход-

ного треугольного импульса (кривая 1)

Рис. 5.25. Выходное напряжение (кривая 2) преобразователя на рис. 5.21 при CD = 1 пФ для вход-

ного треугольного импульса (кривая 1)

5.5. Устройства временной привязки В ядерной электронике часто необходимо зафиксировать время поступления сигнала детектора, для чего применяются устройства временной привязки. Устройства временной привязки преобразуют входные сигналы в стандартные импульсы, жестко связанные с параметром входного сигнала, выделяющим его из шумов. Известно большое количество подобных устройств, предназначенных для реализации на дискретных компонентах или в виде гибридных ИС – дискриминаторы с постоянным порогом, пересечением нуля, следящим порогом [5.3, 5.39]. Сложность реализации в полупроводниковом исполнении линий задержки, индуктивностей и сопротивлений с высокими номиналами привела к тому, что в ИС чаще всего применяются дискриминаторы с постоянным порогом, схемотехническая простота которых гарантирует высокий выход годных и низкую стоимость. Главным недостатком дискриминаторов с постоянным порогом является зависимость момента формирования временной отметки от максимальной амплитуды и формы входного сигнала. Кроме того, многоканальное исполнение ИС предъявляет дополнительные требования, а именно: уменьшение перекрестных помех, обеспечение идентичности характеристик разных каналов, минимизация внешних подстроек, которые могут быть удовлетворены при модернизации электрической схемы. 5.5.1. Дискриминатор с постоянным порогом Дискриминатор с постоянным порогом представляет собой компаратор напряжения, один из входов которого соединен с источником опорного (порогового) напряжения. При превышении входным сигналом уровня порогового напряжения выход компаратора переключается, что является временной отметкой о поступлении сигнала с заданной минимальной амплитудой. Основными требованиями к составным частям дискриминатора являются: стабильность источника порогового напряжения, независимость задержки переключения компаратора от величины превышения входным сигналом порога, уверенное срабатывание (без «дребезга») для входных сигналов с разной скоростью нарастания напряжения, формирование выходного сигнала стандартной длительности при коротких входных импульсах напряжения. Для решения указанных задач нами на АБМК_1_3 разработан быстродействующий компаратор [5.39], схема которого приведена на рис. 5.26. Компаратор состоит из трех дифференциальных каскадов, два из которых (Q7, Q8 и Q18, Q19) с резистивной

нагрузкой, а третий (Q22, Q23) с «открытым» коллектором. Дифференциальные каскады для уменьшения эффекта Миллера имеют каскодное включение транзисторов, а именно транзисторы Q5, Q6, Q16, Q17 включены с ОБ. Их базовый потенциал определяет источник опорного напряжения Q9–Q11, Q25, R4, R17. Дифференциальные каскады соединены через эмиттерные повторители Q1, Q2, Q12, Q13, которые одновременно сдвигают уровень постоянного напряжения с помощью стабилитронов, выполненных на обратно смещенных эмиттерных переходах транзисторов Q3, Q4, Q20, Q21 в диодном включении (см. п. 3.1.4). Рабочий режим транзисторов компаратора устанавливается многокаскадным «токовым зеркалом» Q24–Q29.

Рис. 5.26. Быстродействующий компаратор

Основные результаты моделирования компаратора приведены на рис. 5.27, 5.28 и в табл. 5.6. Все приведенные результаты моделирования относятся к компаратору рис. 5.26 без элементов R12, R13, C1, C2 (R12 = R13 = C1 = C2 = 0), которые предназначены для увеличения длительности выходного сигнала при коротких входных импульсах. Так, при небольших постоянных времени этих RC-цепей (R12 = R13 = 1,9 кОм, C1 = C2 = 1,8 пФ) входной импульс длительностью 5 нс преобразуется в выходной с длительностью более 10 нс. Как видно из рис. 5.29, формирующие RC-цепи увеличи-

вают задержку распространения, поэтому их постоянную времени необходимо выбирать с учетом особенностей работы всего канала.

Рис. 5.27. Выходной сигнал компаратора VOUT1 при разном сопротивлении внешней нагрузки (2 – 100 Ом, 3 – 200 Ом, 4 – 500 Ом, 5 – 1 кОм), если VINP2 = 0, а на вход INP1 подан импульс напряжения от –25 мВ до 25 мВ с длительностью переднего и заднего фронтов, равной 0,1 нс (кривая 1) Рис. 5.28. Зависимость от величины превышения порога V = VINP1 – VINP2 задержек распространения при переключении компаратора из высокого уровня в низкий τD10, из низкого уровня в высокий τD01 и соответствующих длительностей τF10, τF01 фронтов выходного сигнала при сопротивлении нагрузки 200 Ом

Малый ток потребления, высокое быстродействие и структура выходного каскада с «открытым» коллектором предоставляют широкие возможности для применения разработанного компаратора в многоканальных ИС.

Таблица 5.6. Основные параметры быстродействующего компаратора Наименование параметра

Величина

Входной ток, мкА

<6

Ток потребления от положительного источника питания, мА

<7*

Ток потребления от отрицательного источника питания, мА

<8*

Задержка распространения при включении (выключении), внешней на-

4,12/4,68

грузке, равной 200 Ом, и VINP1 – VINP2 = 100 мВ, нс Длительность фронта при включении (выключении), внешней нагрузке,

2,22/1,41

равной 200 Ом, и VINP1 – VINP2 = 100 мВ, нс Примечание: * без учета выходного каскада.

Рис. 5.29. Дифференциальное выходное напряжение компаратора (рис. 5.26) при наличии (R12=R13= 1,9 кОм) и

отсутствии (R12=R13=0) формирующих цепей; C1 = C2 = 1,8 пФ; V(INP1) – напряжение

на входе INP1; V(INP2)=0

5.5.2. Двухпороговый дискриминатор Для высокоточной регистрации момента поступления входных сигналов различной формы в [5.40] предложен двухпороговый дискриминатор (double-threshold discriminator). Этот дискриминатор отличается простым и эффективным алгоритмом работы, но для его применения в многоканальных устройствах целесообразно модернизировать электрическую схему. Блок-схема двухпорогового дискриминатора показана на рис. 5.30 [5.40]. Дискриминатор состоит из компараторов CMP1–CMP3, источников постоянного напряжения V1–V3, интегрирующих конденсаторов C1 и C2, источников втекающего тока, сформированных на резисторах R1, R2 и источнике постоянного напряжения V4. Когда амплитуда входного сигнала VINP превышает величину первого порога V1, компаратор CMP1 переключается и начинается заряд конденсатора C1 током I1, протекающим через резистор R1 в источник напряжения V4. Аналогично, при превышении порога V2 начинает заряжаться конденсатор C2 током I2, а при разности потенциалов на конденсаторах, равной V3, переключается третий компаратор CMP3.

Рис. 5.30. Блоксхема двухпорогового дискриминатора

Если входной сигнал дискриминатора VINP линейно изменяется со скоростью нарастания ρF и компараторы идеальные, то момент переключения TSW компаратора CMP3 относительно момента поступления входного сигнала составит: V3 + TSW =

 I 1  I2  V2 − 1 V1  ρ F  C2 C1  . I 2 I1 − C 2 C1

(5.62)

Время переключения TSW не зависит от скорости нарастания входного сигнала ρF при выполнении условия: I 1 C 2 V2 = . C1 I 2 V1

(5.63)

Если справедливо условие (5.63) и равны токи заряда первого и второго конденсаторов (I1 = I2 = I), то время переключения определяется соотношением: TSW =

V3  I  V1  − 1 C1  V2 

.

(5.64)

Проведенный нами анализ [5.41] структуры и алгоритма работы двухпорогового дискриминатора выявил, что для его применения в многоканальных ИС необходимо уменьшить пороги переключения V1, V2 до величины, определяемой только уровнем шумов; обеспечить воспроизводимое выполнение условия C2/C1 = V2/V1; увеличить коэффициент усиления компараторов; исключить источники постоянного напряжения малой величины. Кроме того, вследствие падения напряжения на внутри кристальных межсоединениях различается величина порога центральных и периферийных каналов. Учесть это различие трудно, так как оно определяется не только технологическим разбросом коэффициента усиления тока β и величины резисторов, но и температурными эффектами. В связи с указанными причинами нами были выбраны следующие направления модернизации двухпорогового дискриминатора: установка порогов переключения внутри каждого канала с помощью регулируемого разбаланса дифференциальных каскадов; увеличение стабильности величины токов заряда конденсаторов I1, I2 благодаря транзисторной реализации источников тока; замена компаратора CMP3 формирователем-расширителем выходного импульса. Модернизированные схемы показаны на рис. 5.31, 5.32. За основу взята неоднократно апробированная в аппаратуре схема компаратора (рис. 5.26), которая подверглась необходимым изменениям. Для удобства сравнения нумерация элементов на рис. 5.31, 5.32 соответствует принятой на рис. 5.26. Порог переключения компаратора CMP1 устанавливается разными эмиттерными резисторами R28 = 500 Ом, R29 = 400 Ом и регулируемым коллекторным током транзистора Q32. Цепочка транзисторов в диодном включении Q33–Q36 позволяет согласовать выходное напряжение компаратора

CMP1 с диапазоном допустимого входного синфазного напряжения компаратора CMP3, равным ±2,3 В.

Рис. 5.31. Схема компаратора CMP1

Рис. 5.32. Схема компаратора CMP3

Компаратор CMP2 имеет такое же схемотехническое решение, как и CMP1. Отличие заключается только в величине резистора R29 = 450 Ом, а также включения трех

диодов в коллекторной цепи транзистора Q22, что позволяет получить сдвиг постоянного выходного напряжения компаратора CMP1 относительно CMP2 и таким образом установить порог переключения V3 ≈ 0,7 В без дополнительного источника напряжения. Отметим, что источником тока, заряжающим интегрирующий конденсатор C1, является коллекторный ток транзистора Q38. В компараторе CMP3 (рис. 5.32) для плавного изменения в широком диапазоне порога переключения введена ячейка Джильберта Q30–Q33 (см. п. 4.2.1) и уменьшена крутизна входных транзисторов с помощью эмиттерных резисторов R26 = R27 = 500 Ом; коэффициент усиления увеличен благодаря положительной ОС через резисторы R6 = R7 = 1,25 кОм; формирование выходного импульса осуществляет локальная ОС – C1, R12 и C2, R13. Особенности работы компараторов поясняют результаты моделирования (рис. 5.33, 5.34).

Рис. 5.33. Зависимость порога переключения компаратора CMP1 от величины регулируемого резистора RBIAS: 1 – 1 МОм, 2 – 100 кОм; 3 – 30 кОм; 4 – 10 кОм; 5 – 4 кОм

Рис. 5.34. Зависимость порога переключения компаратора CMP3 от величины регулируемого тока ICNTR: 1 –30 мкА; 2 – 210 мкА; 3 – 590 мкА. RLOAD1 = RLOAD2 = 1 кОм

Функционирование двухпорогового дискриминатора при работе с сигналами различной длительности поясняют рис. 5.35, 5.36. На рисунках существует продолжительный рабочий участок AB. Если порог переключения CMP3 установить на этом участке (AB), то напряжение между входами компаратора CMP3 достигнет порога в одно и тоже время, не зависящее от амплитуды входного сигнала, а дискриминатор обеспечит высокую точность привязки пилообразного входного напряжения.

Рис. 5.35. Зависимость напряжения между входами CMP3, если на вход INP (рис. 5.30) поступает пилообразный сигнал с амплитудой 1 В (кривая 1), 50 мВ (кривая 2) и длительностью фронтов 50 нс

Рис. 5.36. Зависимость напряжения между входами CMP3, если на вход INP (рис. 5.30) поступает пилообразный сигнал с амплитудой 1 В (кривая 1), 50 мВ (кривая 2) и длительностью фронтов 25 нс

Полученные при моделировании двухпорогового дискриминатора результаты (рис. 5.37, 5.38) подтверждают эффективность его применения для работы с входными импульсами различной длительности и амплитуды, а именно: погрешность регистрации составляет менее 0,35 нс для входных сигналов с длительностью фронта нарастания от 25 до 100 нс и амплитудой от 50 мВ до 1 В.

Рис. 5.37. Выходной сигнал (кривая 1) двухпорогового дискриминатора при различных длительностях входного сигнала и амплитуде 1 В (кривые 2)

Рис. 5.38. Выходной сигнал (кривая 1) двухпорогового дискриминатора при различных длительностях входного сигнала и амплитуде 200 мВ (кривые 2)

5.6. Выводы 1. Выделена основная проблема современной ядерной электроники, а именно: создание многоканальных полупроводниковых БИС/СБИС предварительной обработки сигналов детекторов затруднено вследствие невозможности применения традиционных схемотехнических решений, необходимости значительного уменьшения потребляемой мощности, обеспечения идентичности характеристик каналов без регулировочных операций, стабильности параметров при воздействии ионизирующих излучений, низкой стоимости ИС. 2. Проанализированы особенности схемотехнической структуры канала аналоговой обработки сигнала детектора. Отмечены общие черты и отличия импульсных преобразователей заряд–напряжение и ток–напряжение. Показано, что в интегральном исполнении предпочтительна реализация активного CR-RC3-фильтра [5.11]. 3. Обобщены и уточнены рекомендации по синтезу полупроводниковых импульсных преобразователей заряд–напряжение [5.11, 5.28, 5.31]. Получены соотношения (5.31)–(5.33), (5.59), которые позволяют выбрать режим работы БТ и ПТП, обеспечивающий необходимый уровень шумов [5.17, 5.37]. 4. Выделены конструктивно-схемотехнические способы уменьшения уровня шумов (табл. 5.1) и проанализированы схемы наиболее распространенных малошумящих преобразователей заряд–напряжение [5.11]. 5. Адаптированы для АБМК_1_3 блоки ядерной электроники: преобразователь заряд–напряжение с прямым смещением ПТП (рис. 5.7) [5.11]; микромощные преобразователи заряд–напряжение (рис. 5.8), в том числе с составным p-ПТП (рис. 5.9) [5.28, 5.29]; быстродействующий преобразователь ток–напряжение (рис. 5.18) [5.37, 5.38]; быстродействующий компаратор (рис. 5.26) [5.38, 5.39]. Для микромощных преобразователей установлены факторы, которые рекомендуется учитывать при схемотехнической оптимизации. 6. Разработаны преобразователь заряд–напряжение с двухзатворным ПТП для детекторов малой емкости (рис. 5.10) [5.33], преобразователи ток–напряжение для обработки коротких импульсов (рис. 5.20, рис. 5.21) [5.36] и методика выбора режима работы «головных» элементов.

7. На основе проведенного анализа структуры и алгоритма работы двухпорогового дискриминатора выбраны способы его модернизации и разработаны новые составные блоки (рис. 5.31, рис. 5.32) [5.41]. 8. Предложены схемы электрические принципиальные основных схемотехнических решений библиотеки измерительных преобразователей ядерной электроники и выполнена их параметрическая оптимизация (Приложение 2). 5.7. Литература 5.1. Ядерное приборостроение и измерительно-информационные технологии атомной промышленности. Состояние и перспективы: Доклад НТС-8 на юбилейном заседании НТС Росатома 28.09.2005 / К.Н. Даниленко, Н.Р. Кузелев, В.Н. Михайлов, С.Б. Чебышов. http://www.iss.niiit.ru/nts-8/index.htm. 5.2. Разработка и создание новых типов детекторов и электроники считывания для современных и будущих экспериментов в физике частиц и высоких энергий / О.В. Дворников, И.Ф. Емельянчик, Ф.Е. Зязюля, В.С. Румянцев и др. // Выбраныя навуковыя працы Беларускага дзяржаунага універсітэта: Т. 4. Фізіка/ Адк.рэд. В.М.Анішчык. – Мн.: БДУ, 2001. – С. 302–322. 5.3. Мелешко Е.А. Наносекундная электроника в экспериментальной физике. – М.: Энергоатомиздат, 1987. – 216 с. 5.4. Ионизационные измерения в физике высоких энергий / Ю.А. Будагов, И.Г. Мерзон, Б. Ситар, В.А. Чечин. – М.: Энергоатомиздат, 1988. – 224 с. 5.5. Полупроводниковые детекторы в экспериментальной физике / Ю.К. Акимов, О.В. Игнатьев, А.И. Калинин, В.Ф. Кушнирук. – М.: Энергоатомиздат, 1989. – 344 с. 5.6. Горн Л.С., Хазанов Б.И. Современные приборы для измерения ионизирующих излучений. – М.: Энергоатомиздат, 1989. – 232 с. 5.7. Multichannel monolithic front-end system design. Part 2. Microwave bipolar-JFET process for low-noise charge-sensitive preamplifiers / M.A. Baturitsky, O.V. Dvornikov, S.I. Reutovich, N.F. Solomashenko // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A378. – P. 570–576. 5.8. Дворников О.В. Создание конкурентоспособных аналоговых БИС по совмещенной BJT-JFET технологии // Электроника: НТБ. – 1998. – № 3–4. – С. 59–62. 5.9. Вопросы методики измерения сигналов детекторов без внутреннего усиления / Р.Н. Краснокутский, Л.Л. Курчанинов, Н.Н. Федякин, Р.С. Шувалов // Физика элементарных частиц и атомного ядра. – 1991. – Том 22, вып. 1. – С. 265–320.

5.10. ГОСТ 18229–81. Предусилители спектрометрические зарядочувствительные для полупроводниковых детекторов ионизирующих излучений. Типы, основные параметры и методы измерений; Введ. 01.01.83. – М.: ИПК Издательство стандартов, 1997. – 16 с. 5.11. Дворников О.В., Чеховский В.А. Интегральные сверхмалошумящие зарядочувствительные усилители // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2003. – С. 94–107. 5.12. Radeka V. Low-noise techniques in detectors // Ann. Rev. Nucl. Part. Sci. – 1988. – Vol. 38. – P. 217–277. 5.13. Hrisoho A. Time domain noise calculation for the common base current amplifier configuration // Nuclear Instruments and Methods in Physics Research. – 1981. – Vol. A185. – P. 207–213. 5.14. Goulding F.S., Landis D.A. Signal processing for semiconductor detectors // IEEE Transactions on Nuclear Science. – 1982. – Vol. NS–29, No 3. – P. 1125–1141. 5.15. Sansen W.M.C., Chang Z.Y. Limits of low noise performance of detector readout front ends in CMOS technology // IEEE Transactions on Nuclear Science. – 1990. – Vol. NS–37, No 11. – P. 1375–1382. 5.16. Walker P.D., Green M.M. A tunable pulse-shaping filter for use in a nuclear spectrometer system // IEEE Journal of Solid – State Circuits. – 1996. – Vol. 31, No 6. – P. 850– 855. 5.17. Baturitsky M.A., Dvornikov O.V. Multichannel monolithic front-end system design. Part 1. Peculiarities of the monolithic transistor application in head stages. Construction and operation mode optimization // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A378. – P. 564–569. 5.18. Bertuccio G., Fasoli L. Design criteria of low-power low-noise charge amplifiers in VLSI bipolar technology // IEEE Transactions on Nuclear Science. – 1997. – Vol. NS–44, No 5. – P. 1708–1718. 5.19. Bertuccio G., Fasoli L., Sampietro M. Minimum noise design of fast bipolar integrated amplifiers with low-power constraint // Nuclear Instruments and Methods in Physics Research. – 1998. – Vol. A409. – P. 286–290. 5.20. Fazzi A., Rehak P. «Gate-to-gate» BJT obtained from the double-gate input JFET to reset charge preamplifiers // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A377. – P. 453–458.

5.21. Fazzi A., Rehak P. A double-gate double-feedback JFET charge sensitive preamplifier // Nuclear Instruments and Methods in Physics Research. – 1996. – Vol. A380. – P. 346–349. 5.22. Fazzi A., Rehak P. Performance of an X-ray spectroscopic system based on a double-gate double-feedback charge preamplifier // Nuclear Instruments and Methods in Physics Research. – 2000. – Vol. A439. – P. 391–402. 5.23. Bertuccio G. Rehak P., Xi D. A novel charge sensitive amplifier without the feedback resistor // Nuclear Instruments and Methods in Physics Research. – 1993. – Vol. A326. – P. 71–76 5.24. Spectroscopy charge amplifier for detectors with integrated front-end FET / G. Bertuccio, L. Fasoli, C. Fiorini, M. Sampirtro // IEEE Transactions on Nuclear Science. – 1995. – Vol. NS–42, No 4. – P. 1399–1405. 5.25. Fasoli L., Fiorini C., Bertuccio G. Feedback stability of charge amplifiers with continuous reset through forward-biased diode junctions // IEEE Transactions on Nuclear Science. – 1996. – Vol. NS–43, No 4. – P. 2358–2364. 5.26. Charge-sensitive amplifier front-end with an nJFET and a forward-biased reset diode / A. Fazzi, P. Jalas, P. Rehak, P. Holl // IEEE Transactions on Nuclear Science. – 1996. – Vol. NS–43, No 6. – P. 3218–3222. 5.27. Fiorini C., Lechner P. Continuous charge restoration in semiconductor detectors by means of the gate-to-drain current of the integrated front-end JFET // IEEE Transactions on Nuclear Science. – 1999. – Vol. NS–46, No 3. – P. 761–764. 5.28. Дворников О.В., Чеховский В.А. Применение биполярного БМК для проектирования аналоговых ИС. Часть 1. Микромощные малошумящие зарядочувствительные усилители // Chip News. – 1999. – No 5. – C. 17–20. 5.29. Baturitsky M.A., Dvornikov O.V., Tchekhovsky V.A. An analog bipolar-JFET master slice array for front-end electronics design // Nuclear Instruments and Methods in Physics Research. – 2003. – Vol. A498. – P. 443–452. 5.30. Дворников О.В. Схемотехника биполярно-полевых аналоговых микросхем. Часть 6. Составные схемы включения биполярных и полевых транзисторов // Chip News. – 2005. – No 6. – С. 42–49. 5.31. A wide dynamic range multi-channel preamplifier/shaper ASIC family for universal low power applications / M.A. Baturitsky, O.V. Dvornikov, V.A. Tchekhovski, N.I. Zamiatin // Nuclear Instruments and Methods in Physics Research. – 2003. – Vol. A496. – P. 162–171.

5.32. Дворников О.В. Проблемы проектирования аналоговых устройств с входными полевыми транзисторами // Компоненты и технологии. – 2005. – № 6. – С. 218– 221; № 7. – С. 216–222; № 8. – С. 184–189. 5.33. Baturitsky M.A., Dvornikov O.V. The double-gate p-JFET-inputted amplifier for low-capacitance detectors // Nuclear Instruments and Methods in Physics Research. – 1998. – Vol. A419. – P. 99–104. 5.34. Custom monolithic IC design for high energy physics / M.A. Baturitsky, V.A. Chekovsky, O.V. Dvornikov e. a. // Nuclear Physics B (Proc. Suppl.). – 1995. – Vol. 44. – P. 628–636. 5.35. A fast low-noise amplifier with low input impedance / R.N. Krasnokutsky, L.L. Kurchaninov, V.V. Sushkov, R.S. Shuvalov // Instrum. Exp. Tech. – 1992. – No 5. – P. 110–112. 5.36. Baturitsky M.A., Dvornikov O.V. Advanced low input resistance preamplifiers for short input current pulses // Nuclear Instruments and Methods in Physics Research. – 1999. – Vol. A423. – P. 166–173. 5.37. The eight-channel ASIC bipolar transresistance amplifier D0M AMPL-8.3 / G.D. Alexeev, M.A. Baturitsky, O.V. Dvornikov e.a. // Nuclear Instruments and Methods in Physics Research. – 2001. – Vol. A462. – P.494–505. 5.38. The D0 forward angle muon system front-end electronics design / G.D. Alexeev, M.A. Baturitsky, O.V. Dvornikov e.a. // Nuclear Instruments and Methods in Physics Research. – 2001. – Vol. A473. – P. 269–282. 5.39. The eight-channel fast comparator IC / G.D. Alexeev, M.A. Baturitsky, O.V. Dvornikov e.a. // Nuclear Instruments and Methods in Physics Research. – 1999. – Vol. A423. – P. 157–162. 5.40. Frolov A.R., Oslopova T.V., Pestov Yu.N. Double threshold discriminator for timing measurements // Nuclear Instruments and Methods in Physics Research. – 1995, A356. – P. 447–451. 5.41. Baturitsky M.A., Dvornikov O.V. The monolithic double-threshold discriminator // Nuclear Instruments and Methods in Physics Research. – 1999. – Vol. A428. – P. 478–489.

ГЛАВА 6. Специализированный биполярно-полевой БМК Теоретические и практические вопросы проектирования цифровых матричных БИС/СБИС изложены в [6.1, 6.2], в том числе эвристическая методика поиска состава базовой ячейки, обеспечивающей высокую эффективность использования элементов БМК. В отличие от традиционных БМК, создаваемых максимально универсальными, специализированные аналоговые БМК предназначены для изготовления определенного класса изделий. Это позволяет оптимально спроектировать топологию элементов и базовой ячейки, выбрать достаточное количество активных и пассивных элементов без значительной избыточности, сформулировать требования к их параметрам. Кроме того, одновременно с проектированием топологии кристалла разрабатываются и специализированные библиотеки элементов, удовлетворяющие поставленной цели. Специализированные БМК имеют важное преимущество перед заказными ИС – это значительно более простое и точное восстановление СХЭП из топологии с учетом паразитных элементов. Примером специализированного БМК может служить рассматриваемый в данной главе биполярно-полевой АБМК_1_3, созданный нами для получения малошумящих и быстродействующих ИС ядерной электроники и измерительной техники [6.3–6.5]. 6.1. Структура АБМК_1_3 Анализ аналоговых блоков ядерной электроники и измерительной техники позволил выявить ряд функциональных и схемотехнических особенностей как общих, так и отличающихся для этих областей [6.5–6.8]: широкое применение операционных (дифференциальных) усилителей с элементами ОС, компараторов для реализации большинства функций; использование усилителей Джильберта с электронной регулировкой усиления (см. п. 4.2.1), каскодного включения транзисторов, повторителей напряжения с «головными» ПТП; необходимость обеспечения в измерительной технике широкой полосы пропускания, включающей напряжение постоянного тока; наличие в ядерной электронике большого количества параллельных каналов обработки информации, реализация основных функций с помощью инвертирующих усилителей напряжения с ОС, использование «головных» малошумящих БТ и ПТП, применение разделительных и фильтрующих конденсаторов.

Кроме того, в аналоговом БМК целесообразно предусмотреть меры по уменьшению перекрестных помех, увеличению устойчивости работы аналоговых блоков с емкостной нагрузкой, стабильности параметров при воздействии ионизирующих излучений, а для получения во входных каскадах оптимального соотношения между уровнем шумов и быстродействием рекомендуется применение активной нагрузки с плавной регулировкой величины рабочего тока. Для удовлетворения этим требованиям был выработан следующий подход. 1. Применение в качестве активных элементов комплиментарной пары: n-p-nтранзистор с высокой граничной частотой (fT > 3 ГГц) и p-ПТП [6.9]. Высокое значение граничной частоты n-p-n БТ позволяет обеспечить требуемую полосу пропускания в устройствах измерительной техники и малую потребляемую мощность для менее быстродействующих изделий ядерной электроники. Малошумящие и двухзатворные p-ПТП рекомендуется использовать во всех каскадах с высоким входным импедансом, маломощные p-ПТП – в качестве активной нагрузки, формируемые без изменения технологического процесса горизонтальные p-n-p-транзисторы – в блоках, обрабатывающих медленно изменяющиеся сигналы. 2. Количество элементов БМК должно быть достаточным для получения 6–8 крупных аналоговых блоков, подобных ОУ, и нескольких (не менее четырех) одинаковых каналов обработки информации. Функционально более сложные изделия реализуются с помощью соединения проводниками двух рядом расположенных на полупроводниковой подложке кристаллов БМК. 3. Для упрощения выполнения межсоединений целесообразно применение функционально-интегрированных элементов, позволяющих с помощью различного соединения полупроводниковых областей получать различные типы приборов и расположенных друг от друга на расстоянии, достаточном для прохождения 2–3 трасс. Все контактные области (окна) элементов БМК должны располагаться в узлах сетки таким образом, чтобы межсоединение минимальной ширины покрывало контактную область или проходило от нее на минимально допустимом расстоянии. На основании сформулированного подхода нами разработана конструкция АБМК_1_3 (рис. 6.1, 6.2).

Рис. 6.1. Упрощенный чертеж топологии АБМК_1_3

PAD2Q

C=0,95 пФ

R=1,25 кОм R=9,2 кОм R=5,8 кОм R=650 Ом R=7,8 кОм R=70 Ом

PNPJF

R=650 Ом GC

PADJ

TW R=8,1 кОм

R=1,25 кОм

PADC

R=15,1 кОм

NPNC

PADJDG

Рис. 6.2. Упрощенный чертеж макроячейки АБМК_1_3

АБМК_1_3 содержит четыре идентичных канала, каждый из которых состоит из двух макроячеек (рис. 6.2). По периметру БМК расположены сложнофункциональные контактные площадки, которые используются для соединения кристалла проводниками с траверсами корпуса или в качестве элементов ИС: PAD2Q – два многоэммиттерных малощумящих n-p-n-транзистора; PADJ – малошумящий p-ПТП; PADJDG – два двухзатворных p-ПТП; PADC – МОП-конденсатор с номиналом 2,3 пФ, допускающий использование в схеме паразитной емкости полупроводниковой обкладки. Каждая макроячейка включает один изолированный карман, в котором размещены резисторы с номиналом от 650 Ом до 15,1 кОм, выполненные на слое р-базы, и низкоомные резисторы с сопротивлением 70 Ом, сформированные на слое n+-глубокого коллектора; маломощные n-p-n-транзисторы (NPNC) для источников стабильного тока; МОП-конденсаторы с емкостью 0,95 пФ; функционально-интегрированные элементы (PNPJF), представляющие собой каскодное соединение p-n-p-транзистора и p-ПТП; n-p-n-транзисторы с объединенными коллекторами (ячейки Джильберта – GC); 4-х слойные полупроводниковые структуры (TW), позволяющие с помощью различного выполнения межсоединений областей получить два n-p-n- или p-np-транзистор. Топология элементов PNPJF, TW доработана нами для улучшения усилительных свойств и упрощения масштабирования параметров [6.10, 6.11]. Так, коллекторная область горизонтальных p-n-pтранзисторов выполнена из двух соприкасающихся обРис. 6.3. Возможная трассировка межсоединений внутри макроячейки

ластей p-типа. Одна из этих областей с высокой концентрацией примеси и небольшой глубиной залегания одновременно используется для формирования эмит-

тера p-n-p-транзистора и обеспечивает воспроизводимое значение толщины продольной базы. Вторая, более глубоко залегающая область p-типа, увеличивает коэффициент собирания неосновных носителей и βP. n-p-n-транзисторы имеют несколько эмиттерных областей и контактов к коллектору, базе, соединение которых между собой изменяет характеристики элементов. Макроячейка окружена экранирующим контактом к подложке (охранным кольцом, см. п. 3.1.7.3), позволяющим устранить взаимодействие через подложку разных блоков и соседних каналов. Особое внимание уделено выбору типа и количества элементов в макроячейке и расстоянию между ними. Несмотря на наличие в технологическом процессе изготовления ИС трех уровней межсоединений (два металла и поликремний), многократные попытки реализации различных схем на БМК выявили, что для прецизионных аналоговых ИС целесообразно выполнять соединения внутри аналогового блока в первом уровне металла, а между блоками – во втором уровне металла. Применение поликремния для межсоединений элементов допустимо в крайних случаях, в основном в базовых цепях транзисторов. Учитывая это, а также необходимость соединения между собой различных областей одного и того же функционально-интегрированного элемента, расстояние между элементами в макроячейке было значительно увеличено, что иллюстрирует рис. 6.3. Количество активных элементов в ячейке выбиралось из условия получения четырех дифференциальных каскадов на n-p-n-транзисторах с активной нагрузкой на p-n-p-транзисторах или p-ПТП. При этом возможна реализация на макроячейке меньшего количества дифференциальных каскадов с использованием освободившихся элементов для эмиттерных повторителей и сдвига уровня на стабилитронах. Элементы TW двух макроячеек расположены на кристалле максимально близко, что позволяет их применять для получения источников напряжения и тока, устанавливающих рабочий режим ИС. 6.2. Особенности элементов АБМК_1_3 Для моделирования в «Spice-подобных» программах нами разработаны библиотеки активных, пассивных элементов и схемотехнических решений АБМК_1_3 [6.12– 6.19] в соответствии с подходами, предложенными в гл. 3–5. Так, типовые эквивалентные схемы n-p-n-транзистора (на примере элемента GC), резистора с номиналом 8,1 кОм, выполненного на слое р-базы (элемент R8,1k), и МОП-конденсатора с емкостью 0,95 пФ (элемент C0_95p) показаны на рис. 6.4.

substr

c

C1

RC 70

C1 0.91p

R1 C2 92

D1 DCGC

Q1 GC

b DEGC D2

D1 DC0_95p_STR

D3 DCEGC

Q2 GC

R2 ISLC D4 DECGC

38.3 D2 DC0_95p_SUB

RE 3.335

substr e

а) 1

б)

R1

R2

4.05k

4.05k

D1 DR8_1k

D2 DR8_1k

Рис. 6.4. Типовые эквивалентные D3 DR8_1k

схемы элементов АБМК_1_3: а) элемент GC; б) МОП-конденсатор с полупроводниковой обкладкой ртипа (см. п. 3.1.2); в) резистор, вы-

ISLR

полненный на слое р-базы

в)

Эквивалентные схемы содержат «скрытые» узлы, отражающие наличие в элементах ИС подложки (substr), изолированного кармана резистора (ISLR), изолированного кармана

(ISLC),

в

котором

размещена

полупроводниковая

область

МОП-

конденсатора. Все эти узлы не изображаются на графическом описании схемы и должны быть соединены с источниками напряжения, обеспечивающими обратное смещение паразитных p-n-переходов во всех допустимых режимах работы. Обычно узлы ISLR, ISLC подключают к источнику максимального положительного напряжения питания, а узел substr – к источнику отрицательного напряжения питания. В описание элементов АБМК_1_3 введены коэффициенты, позволяющие масштабировать некоторые параметры моделей n-p-n-транзисторов (NPNScale), p-n-p-

транзисторов (PNPScale), p-ПТП (VTOValue), резисторов (RScale) и конденсаторов (CScale) в соответствии с выражениями: IS = IS⋅NPNScale, RB = RB⋅NPNScale, RBM = RBM⋅NPNScale, (6.1) TF = TF/(NPNScale⋅NPNScale),

(6.2)

R = R⋅RScale,

(6.3)

C = C⋅CScale,

(6.4)

VTO = VTO⋅VTOValue, BETA =

BETA VTOValue 2

.

(6.5)

Соотношения (6.1), (6.2) характеризуют n-p-n-транзисторы, но они справедливы и для p-n-p-транзисторов при замене переменной NPNScale на PNPScale. Величины указанных переменных, заданные по умолчанию, а именно: NPNScale = PNPScale = RScale = CScale = 1, VTOValue = 2,

(6.6) (6.7)

определяют типовые характеристики элементов. Для учета допустимого разброса параметров рекомендуется выполнение многовариантного моделирования с величиной параметров в диапазоне от 0,9 до 1,1 для NPNScale, PNPScale, RScale, CScale и от 1,5 до 2,5 для VTOValue. Так, на рис. 6.5–6.11 показаны результаты моделирования характеристик элементов 2GC, PADJ при существующем технологическом разбросе.

Рис. 6.5. Выходная ВАХ в схеме с ОЭ элемента 2GC

Рис. 6.6. Зависимость коэффициента передачи тока βDC элемента 2GC от тока эмиттера

Рис. 6.7. Зависимость напряжения на прямо смещенном эмиттерном переходе VBE элемента 2GC от тока эмиттера

Рис. 6.8. Зависимость модуля коэффициента передачи тока |βAC| элемента 2GC от частоты

Рис. 6.9. Выходная ВАХ в схеме с ОИ элемента PADJ

Рис. 6.10. Зависимость квадратного корня из тока стока I D элемента PADJ от напряжения затвор–исток VGS

Рис. 6.11. Вверху – зависимость крутизны gM, внизу – зависимость нормированной крутизны gM/ID элемента PADJ от напряжения затвор–исток VGS

Необходимость учета влияния паразитных элементов и возможности, предоставляемые для этого разработанными эквивалентными схемами элементов АБМК_1_3, иллюстрируют результаты моделирования импульсного преобразователя заряд– напряжение (рис. 5.8.). На рис. 6.12, 6.13 приведены его выходные сигналы при входном токовом импульсе, близком по форме к δ-функции, и QD = 100 фК, RF = 600 кОм, СF = 0,91 пФ, CD = 1 пФ. При использовании резистора, не обладающего паразитной емкостью, выходной сигнал (кривая 1, рис. 6.12) близок по форме к спадающей экспоненте с постоянной времени RFСF ≈ 0,5 мкс. Влияние паразитной емкости резистора RF (кривая 2, рис. 6.12) приводит к появлению значительного выброса на выходном сигнале, который (см. гл. 5) ухудшает характеристики каналов предварительной обработки сигналов детектора. Благодаря зависимости барьерной емкости от обратного напряжения на p-n-переходе возможно уменьшение выброса с помощью подачи на карман резистора (узел ISLR) напряжения VISLR, превышающего положительное напряжение питания VCC (кривая 2, рис. 6.13). Однако в том случае, когда напряжение в узле ISLR превышает напряжение пробоя (кривая 3, рис. 6.13), постоянный уровень выходного сигнала изменяется и резко увеличивается ток потребления. При напряжении VISLR = 25 В ток потребления импульсного преобразователя увеличился более чем в 100 раз по сравнению со значением для VISLR = 20 В. Краткое описание типовых схемотехнических решений АБМК_1_3 приведено в Приложении 2.

Рис. 6.12. Выходной сигнал импульсного преобразователя заряд–напряжение (рис. 5.8) при входном токовом импульсе, близком по форме к δ-функции, и QD = 100 фК, RF = 600 кОм, СF = 0,91 пФ, CD = 1 пФ: 1 – без учета, 2 – с учетом влияния паразитной емкости резистора RF

Рис. 6.13. Выходной сигнал импульсного преобразователя заряд–напряжение (рис. 5.8) при входном токовом импульсе, близком по форме к δ-функции, и QD = 100 фК, RF = 600 кОм, СF = 0,91 пФ, CD = 1 пФ: 1 – VISLR = VCC = 6 В, 2 – VISLR = 20 В, 3 – VISLR = 25 В

6.3. Выводы 1. Выделены общие и отличающиеся схемотехнические особенности аналоговых блоков ядерной электроники и измерительной техники [6.5–6.8]. 2. Выработан подход к проектированию специализированного БМК, реализованный в конструкции АБМК_1_3 [6.3–6.5] и библиотеке стандартных элементов [6.12– 6.19]. 3. Разработана оригинальная структура БМК, макроячейка [6.3–6.5] и топология функционально-интегрированных элементов с улучшенными усилительными свойствами и масштабированием параметров [6.10, 6.11]. 4. Экспериментальная апробация АБМК_1_3 подтвердила достаточную с инженерной точки зрения точность совпадения результатов моделирования и измерений, в том числе уровня шумов и скорости нарастания. Полученные результаты объясняются высокой точностью идентификации параметров моделей, простым и достоверным выделением паразитных элементов.

5. Применение функционально-интегрированных элементов значительно расширило возможности проектирования и позволило разработать изделия, на которые АБМК_1_3 первоначально не был рассчитан, а именно: микромощные, программируемые, радиационно-стойкие ОУ [6.15, 6.18–6.19]. 6.4. Литература 6.1. Автоматизированное проектирование СБИС на базовых кристаллах / А.И. Петренко, В.Н. Лошаков, А.Я. Тетельбаум, Б.Л. Шрамченко. – М.: Радио и связь, 1989. – 160 с. 6.2. Быстродействующие матричные БИС и СБИС. Теория и проектирование / Б.Н. Файзулаев, И.И. Шагурин, А.Н. Кармазинский, М.В. Алюшин, Г.П. Мозговой, А.П. Панфилов. – М.: Радио и связь, 1989. – 304 с. 6.3. Дворников О.В., Чеховский В.А. Аналоговый биполярно-полевой БМК с расширенными функциональными возможностями // Chip News. – 1999. – No 2. – С. 21–24. 6.4. Baturitsky M.A., Dvornikov O.V., Tchekhovsky V.A. An analog bipolar-JFET master slice array for front-end electronics design // Nuclear Instruments and Methods in Physics Research. – 2003. – Vol. A498. – P. 443–452. 6.5. Дворников О.В. Специализированный базовый матричный кристалл для проектирования малошумящих и широкополосных аналоговых ИС // Электроника: НТБ. – 1999. – № 4. – С. 9–11. 6.6. Дворников О.В., Любый Е.М., Симоненко И.Г. Аналого-цифровой БМК с программируемой элементной базой // Техника средств связи. Сер. РИТ. – 1990. – Вып. 5. – С. 61–65. 6.7. Любый Е.М., Дворников О.В. Особенности разработки топологии биполярных аналоговых и аналого-цифровых микросхем большой и сверхбольшой степени интеграции // Техника средств связи. Сер. РИТ. – 1990. – Вып. 5. – С. 65–71. 6.8. Дворников О.В., Любый Е.М., Симоненко И.Г. Семейство БМК для широкополосных и прецизионных аналоговых ИС // Электронная промышленность. – 1992. – № 1. – С. 43–45. 6.9. Дворников О.В. Создание конкурентоспособных аналоговых БИС по совмещенной BJT-JFET технологии // Электроника: НТБ. – 1998. – № 3–4. – С. 59–62. 6.10. А.с. СССР 1831966, МПК H 01 L 29/72. Интегральный биполярный транзистор / О.В. Дворников, Е.М. Любый. – № 4692526/25; Заявл. 16.05.89.

6.11. А.с. СССР 1746440, МПК H 01 L 27/082. Интегральная биполярная структура / О.В. Дворников, Е.М. Любый. – № 4882045/25; Заявл. 16.11.90; Опубл. 07.07.92 // Бюл. № 25. 6.12. Дворников О.В., Чеховский В.А. Применение биполярного БМК для проектирования аналоговых ИС. Часть 1. Микромощные малошумящие зарядочувствительные усилители // Chip News. – 1999. – No 5. – С. 17–20. 6.13. Дворников О.В., Чеховский В.А. Применение биполярного БМК для проектирования аналоговых ИС. Часть 2. Быстродействующий зарядочувствительный усилитель-формирователь // Chip News. – 1999. – No 6. – С. 12–15. 6.14. Дворников О.В., Чеховский В.А., Драчев Д.Е. Применение биполярного БМК для проектирования аналоговых ИС. Часть 3. Быстродействующий компаратор напряжения // Chip News. – 1999. – No 8. – С. 18, 19. 6.15. Дворников О.В. Счетверенный микромощный ОУ на биполярном БМК // Chip News. – 2001. – No 7. – C. 50–52. 6.16. Дворников О.В. Универсальная микросхема для преобразования высокочастотного сигнала // Chip News. – 2002. – No 2. – C. 31–33. 6.17. Дворников О.В., Чеховский В.А., Петрович А.Г. Микросхема АФ011В для высокоточных временных измерений // Chip News. – 2003. – No 7. – С. 18–21. 6.18. Старченко Е.И., Дворников О.В. Исследование возможности создания широкополосных операционных усилителей на основе аналогового базового матричного кристалла // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2001. – С. 178–182. 6.19. Дворников О.В., Чеховский В.А. Программируемый операционный усилитель, стойкий к воздействию потоков нейтронов // Проблемы современной аналоговой микросхемотехники: Сб. материалов Межд. научно-практ. семинара. – Шахты: ЮРГУЭС, 2002. – С. 19–23.

Приложение 1. Аналоговые блоки электроизмерительных приборов и результаты их моделирования

Рис. П.1.1. Результаты моделирования напряжения в основных узлах ОУ uOA_2 (рис. П.1.5) при различных коэффициентах масштабирования AREA транзисторов Q1-2 и Q2-2

Рис. П.1.2. Результаты моделирования напряжения на выходе и в основных узлах ОУ uOA_2 в диапазоне изменения входного синфазного напряжения при AREA1-2 = AREA2-2 = 2

Рис. П.1.3. Результаты моделирования напряжения на выходе и в основных узлах ОУ uOA_3 (рис. П.1.6) в диапазоне изменения входного синфазного напряжения

Рис. П.1.4. Результаты моделирования напряжения на выходе и токов в основных цепях ОУ uOA_4 (рис. П.1.7) в диапазоне изменения входного синфазного напряжения при сбалансированном дифференциальном каскаде с ОЭ на n-p-n-транзисторах Q1-4 и Q2-4

Рис. П.1.5. Базовый микромощный ОУ uOA_2

Рис. П.1.6. Микромощный ОУ uOA_3 с допустимым синфазным входным напряжением, равным полному напряжению питания

Рис. П.1.7. Микромощный ОУ uOA_4 с допустимым синфазным входным напряжением, превышающим положительное напряжение питания

Рис. П.1.8. Результаты моделирования передаточной характеристики выходного каскада на рис. 4.24 при различной величине коэффициентов масштабирования AREA транзисторов Q4, Q8

Рис. П.1.9. Результаты моделирования передаточной характеристики выходного каскада на рис. 4.24 при различном сопротивлении нагрузки RLOAD

Рис. П.1.10. Результаты моделирования переходной характеристики выходного каскада на рис. 4.26а при различном напряжении отсечки VTO

Рис. П.1.11. Результаты моделирования переходной характеристики выходного каскада на рис. 4.27 при различном напряжении отсечки VTO

Рис. П.1.12. Результаты моделирования переходной характеристики выходных каскадов на рис. 4.24, 4.26а, 4.27, 4.28 при работе на емкостную нагрузку CLOAD = 500 пФ

Рис. П.1.13. Результаты моделирования переходной характеристики выходных каскадов на рис. 4.24, 4.26а, 4.28 при работе на резистивную нагрузку RLOAD = 2 кОм

Рис. П.1.14. Результаты моделирования переходной характеристики управляемого каскодного источника тока (4.35) при различной величине сопротивления RCNTR: 1 – RCNTR = 10 кОм; 2 – RCNTR = 20 кОм; 3 – RCNTR = 60 кОм; 4 – RCNTR = 110 кОм

Рис. П.1.15. Результаты моделирования АЧХ управляемого каскодного источника тока (4.35) при различной величине сопротивления RCNTR: 1 – RCNTR = 10 кОм; 2 – RCNTR = 20 кОм; 3 – RCNTR = 60 кОм; 4 – RCNTR = 110 кОм

Приложение 2. Основные элементы библиотеки схемотехнических решений АБМК_1_3 358.1uA

Q1 GC1E

363.7uA

R1 2R 1,9k

R3 2R 1,9k

R2 2R 650

R4 2R 650

4.087V

197.9uA

476.4uA

R9 2R 1,9k R10 2R 1,9k Q14 GC1E

Q2 GC1E

4.072V

-442.2uA

R11 2R 1,25k 3.312V -63.00uA R17

-933.5uA

2R 1,25k Q3 GC1E

Q4 GC1E

248.0uA 5.000V

R20 2R 1,25k

R22 2R 1,25k

R21 2R 1,9k

R23 2R 1,9k

3.475V

4.206V

-449.1uA

-1.267mA

2.700V

3.394V

Q16 GC1E

Q17 GC1E

3.991V R5

Q5 Q7 GC1E GC1E

2R 15k

Q10 GC1E

3.237V

Q19 GC1E

Q11 GC1E

Q12 2GC

Q18 GC1E

215.8uA 357.2uA Inp1 4.027uA 0V

357.2uA

Q6 2GC

Q15 GC1E

R18 3.272V -439.5uA 2R 1,25k

Gnd

Vcc 10.03mA

R12 2R 9,2k

Inp2 4.027uA

Q8 2GC 0V

3.237V R19 2R 5,8k 220.6uA

Q20 GC1E

Q22 1.957V GC1E

571.9uA

R24 Gnd 2R 9,2k

7.181uA

4.886mA Out2 4.023V

Out1

140.6uA 4.999V

-2.105V

R13 2R 3,557k

Gnd

Q23 2GC

Q21 2GC

Q25

Q26

Q27

Q28

Q29

-2.734V 2GC

2GC

2GC

2GC 2GC

Q30

Q31

R34 2R 1,9k

Q32 -2.050V

2GC

2GC

2GC

R35 2R 650

-2.145V 800.6mV Q13 NPNC

Q9 NPNC

Q33 -3.252V

Q24 NPNC

2GC

Q34 2GC

Q35 2GC

Q37 GC1E

Q36

-2.450V Q38 NPNC

2GC

R14 2R 1,9k 961.1uA R15 2R 1,9k

Vee 11.57mA

R6 2R 5,8k

R7 2R 1,25k

499.1uA -5.000V 730.3uA

R8 2R 5,8k 492.3uA

R16 2R 1,25k 194.8uA

R25 2R 1,9k

R26 2R 650 888.8uA

R28 2R 1,9k

R27 2R 1,25k 728.8uA

R29 2R 650 1.157mA

R36 2R 650 R30 2R 428 2.245mA

R31 2R 428 2.245mA

R32 2R 1,9k 505.8uA

R33 2R 1,9k

R37 2R 650

919.9uA

Рис. П.2.1. Схема электрическая принципиальная компаратора (Comparator_1) и результаты моделирования рабочего режима

R38 2R 650

Vcc 10.03mA R1 2R 1,9k

R3 2R 1,9k

R2 2R 650

R4 2R 650

R9 2R 1,9k R10 2R 1,9k

Q1 GC1E

Q2 GC1E

R20 2R 1,25k

R22 2R 1,25k

R21 2R 1,9k

R23 2R 1,9k

Q14 GC1E

R11 2R 1,25k

Q15 GC1E

R17 2R 1,25k Q3 GC1E

Q4 GC1E

R18 Q16 GC1E

2R 1,25k

Q6 2GC

Q8 2GC

Q12 2GC

Q18 GC1E R12 2R 9,2k

Inp2

Me

Inp1

Q5 Q7 GC1E GC1E

R13 2R 3,557k R43 1.25k

R19

Q20 GC1E

2R 5,8k C1 C2

Q22 GC1E

R24 Gnd 2R 9,2k

7.181uA

4.886mA Out2

Out1

Gnd Q21 2GC

Me

C 0,91p C 0,91p C3

C 0,91p

Me

2R 15k

Q19 GC1E

Q11 GC1E

Me

Gnd R5

Q10 GC1E

Q17 GC1E

Q23 2GC Q25

Q26

Q27

Q28

Q29

2GC

2GC

2GC

2GC 2GC

Q30

Q31

2GC

2GC

2GC

R35 2R 650

C 0,91p

R44 1.25k Q33 Q9 NPNC

R34 2R 1,9k

Q32

C4

Q13 NPNC

Q24 NPNC

2GC

Q34 2GC

Q35 2GC

Q37 GC1E

Q36

Q38 NPNC

2GC

R14 2R 1,9k R15 2R 1,9k

Vee 11.57mA

R6 2R 5,8k

R7 2R 1,25k

R8 2R 5,8k

R16 2R 1,25k

R25 2R 1,9k

R26 2R 650

R28 2R 1,9k

R27 2R 1,25k

R29 2R 650

R36 2R 650 R30 2R 428

R31 2R 428

R32 2R 1,9k

Рис. П.2.2. Схема электрическая принципиальная компаратора (Comparator_2)

R33 2R 1,9k

R37 2R 650

R38 2R 650

R1

R9 4.602V

2R 428 R2

1.958mA Q1 GC1E

R5

2R 428 R3

R 70

OUT1 3.769V

2R 428 R4

4.604V 1.959mA R8 Q2 GC1E R 70 OUT2 3.771V

R6 2R 1,9k

2R 428

R7 2R 1,9k

5.000V

2R 428 R10

Q30 TW2E e2

2R 428 R11 2R 428 R12

e1

823.1uA R32 2R 9,2k Vee

2R 428

28.98mA R39 2R 1,9k

Q27 GC1E 3.381V

823.1uA R33 2R 9,2k

GND

GND 3.677mA 841.6nA Q3 Q4 GC1E GC1E

Vcc

842.5nA 3.659mA Q5 Q6 GC1E GC1E R13

R14

2R 1,9k

2R 1,9k

4.248V 2.572V

Q25 TW2E e2

2.572V

Q28 GC1E

R40 2R 1,9k

e1

3.425V 3.425V 1.040mA R34 R 8,1k Vee

Vcc 3.836mA 3.837mA Q7 Q8 GC1E GC1E

1.040mA R35 R 8,1k

Vcc 5.000V Cntr

R25 2R 1,9k 3.659mA Q9 GC1E

3.677mA Q10 GC1E

e2

1.917mA 1.919mA Q11 Q12 GC1E GC1E

1.919mA 1.917mA Q13 Q14 GC1E GC1E

e1

R27 3R 325 BiasAmpl

1.203V 1.203V

R28 2R 1,9k

Vcc

1.598uA Q26 GC1E

R37 2R 1,9k

Q29 GC1E 425.5uA

241.6uA R43 2R 15k 1.376V R44 2R 5,8k

603.4mV

GND

GND

INP2

INP1 0V R15 R 8,1k

R36 2R 15k

R26 2R 1,9k

Q22 TW2E

Q15 GC1E

0V

R29 2R 1,9k

R16 R 8,1k

709.6uA R30 2R 1,9k

Q18 GC1E Q17 2GC

Q16 2GC

GND

3.878mA Q19 NPNC

3.886mA Q20 NPNC

7.446mA

Q21 NPNC

GND

Q24 TW1E

152.8uA

-7.598mA

-2.831V

1.179mA

2R 3,557k

R41 2R 1,9k

-3.636V 1.179mA

R17

430.4uA Q31 NPNC

Q23 TW1E

R18 3R 325

R19 3R 325

R20 3R 258

R21 3R 428

R22

765.8uA

R23 R 8,1k 2R 3,557k

765.8uA R24 R 8,1k

373.9uA R31 2R 1,9k

R38 2R 5,8k

-5.000V

R42 2R 1,25k Vee

Рис. П.2.3. Схема электрическая принципиальная компаратора (Comparator_3) и результаты моделирования рабочего режима

Vcc 19.29mA

5.000V R1 Q1 Out1

Q2

2GC

2GC

R3

2R 428 R2

2R 428 R4

2R 428

2R 428

4.183V -2.092mA 4.990V -2.092mA

R28 2R 650 Q3 2GC 4.180V

-1.692mA

R29 2R 650

481.2uA

Q4 2GC

Out2

3.383V -1.692mA

Q20 TW1E

4.462V

Q13 2GC -980.0uA

677.4uA 34.48nA

Vee

3.792mA

c

919.7uV inp2 R5

R9

2R 15k R6

2R 15k R10

2R 15k R7

2R 15k R11

2R 15k R8

2R 15k R12

2R 15k

2R 15k

R31 2R 650

c

Q5 GCesl

b1

Q6 GCesl 2.812V

e2

e2

3.683V

2.263V R33 2R 650

R34 2R 650

R35 2R 650

R44

2.322V

2R 650

2R 650

432.4uA R52 2R 3,557k -177.1uA -432.4uA R53 2R 9,2k

9.826nA

474.4uA

1.901V

2R 15k

Q21 2GC 1.502V

1.431V

177.1uA R54 2R 3,557k 2.259V R55 2R 15k SelectCH

-15.47nA R13 2R 650

2R 15k R16

R37 2R 650

891.6uA

3.900mA

921.6uA

5.000V Vbb

Q15 GC1E

2R 15k R17

1.872V

-408.3uA

480.1uA 480.6uA

2R 9,2k

Vee

R50

Q18 2GC

R36 2R 5,8k

Q10 GC1E

55.35uA

R49

1.538V Vcc

2R 15k R15

R42 2R 3,557k R43 2R 9,2k

3.000V R14

R48 2R 1,9k

3.194V

3.683V

Q9 GC1E

Q22 TW1E

3R 1,575k

e1

R32 2R 650 12.07nA Q8 2GC

Enable

3R 1,575k

3.065V 3.851mA Q7 2GC

427.7uA R46

1.738mA

b2 e1

3.077V R47

Q17 TW1E

b1

b2

3.867V

1.645mA R30 2R 1,9k

896.7uV inp1

R45 2R 650

Q11 NPNC

R18

R19

2R 650

2R 650

Q12 NPNC

Q14 GC1E

Q16 NPNC

R20

R21

R22

R23

R24

R25

R26

R27

R38

R39

2R 428

2R 428

2R 428

2R 428

2R 428

2R 428

2R 428

2R 428

2R 650

2R 650

R40 2R 3,557k

R41 2R 650

Q19 NPNC

R51 2R 650

Рис. П.2.4. Схема электрическая принципиальная двухканального аналогового коммутатора (Commutator) и результаты моделирования рабочего режима

53.37uA

1.397mA

5.000V Vcc 11.65mA

R1 2R 650

R2 2R 650

Q7 2GC 4.129V

R20 2R 650

-3.268mA

Q6 2GC

Out+-4.129mA

Out3.268V

16.48uA in0V

Q1 GC1E R3 2R 15k

Q2 GC1E

2.893V

Q8 2GC

in+

R21 2R 650

R16 2R 1,25k

4.464V -440.4uA 3.709V

R17 2R 1,9k

R22 2R 1,9k

Vbb 1.646mA

61.82uA

R18 2R 1,9k

R23 2R 650

R7 2R 15k

318.9uA R4 2R 15k

1.374mA

R8 2R 15k

Q5 GC1E

Q4 GC1E

R5 2R 15k

R6 2R 15k

Q3 GC1E

362.1uA

R11 2R 650

489.8uA Q9 GC1E

1.720V

R9 2R 15k

R12 2R 1,25k

R10 2R 15k

R13 2R 1,25k

R26 2R 650

R27 2R 650

R25 2R 650

R24 2R 650

R14 2R 5,8k

R15 2R 1,9k Vee

Рис. П.2.5. Схема электрическая принципиальная ЭСЛ вентиля (Ecl_Gate) и результаты моделирования рабочего режима

R15

ThCntr R31

2R 650 R16

2R 1,9k

3.767V 3.344V

2R 650 20.15mA Vcc R2 Q1 2GC

R3

R4

2R 650 2R 650

R5

2R 650 2R 650

-3.203mA

R17 2R 650 Q5 2GC

Q6 2GC

-2.572mA

R18 2R 650

R25 2R 1,25k Q10 2GC Out+

4.463V R19 2R 1,9k

-568.7uA

R26 2R 1,9k

4.987V 4.157V 4.163V

17.72nA

Inp 812.6uV

2.564mA Q2 GC1E

R6 2R 9,2k

35.04uA

3.344V

R33

R34

2R 650 2R 650

R35

2R 650 2R 650 Q14 2GC Out-

4.157V

4.986V

4.160V

1.645mA 2.564mA

R13

Q3 GC1E

R32

R 70 136.6uA

R20 2R 650

3.701V

490.5uA R27 2R 1,9k

Q11 GC1E

9.557nA Q12 GC1E

563.5uA 2.864V R1 2R 1,25k

R7 2R 15k

R8 2R 15k

2.599mA Q4 NPNC

2.572mA R12 2R 1,25k

705.3uA

Q7 GC1E

2.572mA R30 2R 1,25k

Q8 GC1E

2.919V 2.599mA Q13 NPNC

Q9 NPNC

1.717V

3.200mA R38 2R 1,25k

482.7uA R9 2R 15k

R10 2R 650

R11 2R 650

R14 2R 1,25k

R21 2R 650

R22 2R 650

R23 2R 650

R24 2R 650

R28 2R 1,9k

R29 2R 3,557k

R36 2R 650

R37 2R 650

Vee

Рис. П.2.6. Схема электрическая принципиальная триггера Шмитта (Shaper) и результаты моделирования рабочего режима

R3 2R 15k

R4 2R 15k

R2 2R 15k

R5 2R 15k

Vcc 8.51mA 5.000V

R23 2R 1,9k

R33 2R 5,8k

R35 2R 5,8k

R45 2R 5,8k

R47 2R 5,8k

R34 2R 15k

R36 2R 15k

R46 2R 15k

R48 2R 15k

Test1 GndA PAD2Q Q1

PAD2Q Q2

R1 2R 15k 40.64uA

R6 2R 15k

2R 15k

R22

R21

R7 PAD2Q Q9

2R 1,9k Q11

Q12 Q13

Q14

2GC

2GC

2GC

2R 1,25k

Inp1 R8 2R 1,9k 836.8uA R9 2R 1,9k

Q3 PADJ

-732.5mV -877.4uA Vee

546.9mV

2GC

GndA

853.0mV

Q43

Q44

2GC

2GC

Q15 R10 2R 1,25k

693.0mV 2GC

Q39

Q40

2GC

2GC

Q16 Q4 PADJ

2GC -423.2uA

853.0mV Q35 GC1E

Q28 GC1E

693.0mV

Q36 Q29 R13 2R 15k

R14 2R 15k

2GC

GndA

2GC Q37 Vcc R12 2R 15k

R15 2R 15k

Q30

R26 Test2

205.8uA

2R 1,9k

-1.672V

Q25

205.8uA

Out1

C1 C 0,91p Q26

-1.672V

2GC

Me

PAD2Q Q5

PAD2Q Q6

40.64uA R11 2R 15k

R16

R17

2R 15k

2R 15k

2GC 2R 1,9k Q17

Q18

Q19

Q20

-732.5mV -877.4uA Vee

2GC

2GC

2GC

2GC

C2 C 0,91p 2GC

2R 1,25k

836.8uA R19 2R 1,9k

-1.476V

2GC

R37 2R 1,9k

GndA

-1.476V

C7 C 0,91p R39 2R 1,9k

Me

R49 2R 1,9k

C4 C 0,91p

R51 2R 1,9k

Me

Gnd

C8 C 0,91p

Me

R69 2R 15k

Me

R38 2R 1,9k

R20 2R 1,25k

C6 C 0,91p 2GC Me

C3 C 0,91p

546.9mV

Q21 Q7 PADJ

69.97mV

Me

Me

Inp2 R18 2R 1,9k

69.97mV

R25

R24 PAD2Q Q10

Out2

2GC

174.6uA 174.6uA Q32 C5 C 0,91p Q33

R40 2R 1,9k

R50 2R 1,9k

R52 2R 1,9k

2GC Q22

-3.196V

-2.875V

R70 2R 15k

70.82uA Q47

Q8 PADJGndA

2GC -423.2uA

-3.407V 2GC

420.8uA

420.8uA

Q23 NPNC

R27 Vee

2R 1,25k

Q24 NPNC

R28

R29

2R 650 2R 650

R30

416.5uA

113.8uA

Q27 NPNC

R31

R32

Q31 NPNC

R41

R42

2R 1,25k 2R 650 2R 650 2R 1,25k 2R 650

R43 2R 650

Q34 NPNC

R44 2R 1,25k

R53

353.4uA -4.110V

R55

2R 428 2R 1,25k

113.8uA Q38 NPNC

R56 2R 1,25k

R57

1.233mA

R58

Q41

Q42 1.233mA 1.233mA Q45

Q46 1.233mA

2GC

2GC

2GC

R59

R60

2GC R61

R62

R63

R64

112.7uA Q48 NPNC

R65

R66

R67

R68

3R 258 3R 258 3R 258 3R 258 3R 258 3R 258 3R 258 3R 258 3R 258 3R 258 3R 258 3R 258

-5.000V

Рис. П.2.7. Схема электрическая принципиальная усилителя (Amplifier_1) и результаты моделирования рабочего режима

R71 2R 1,25k

6.000V Vcc

Me

R5

2R 15k R7

2R 15k R8

C2

2R 15k R10

2R 15k R9

C 0,91p

2R 15k R11

2R 15k R12

2R 15k

2R 15k

Me

C1

R6

5.380V Q7 2GC

Out

C 0,91p

4.699V Q1

Q2 Fil2

4.688V

PAD2QPAD2Q 2.254V Q3 Q4

2.923V

Q9 2GC

5.380V

Inp 38.49uA

C7

C8

Me

Me

Q6 2GC

C6 Me

Q5 2GC

C5 Me

Me

1.597V

C4 Me

4.733uA C3

PADJ PADJ

Q10 GC1E

C 0,91p C 0,91p C 0,91p C 0,91p C 0,91p C 0,91p Q11 GC1E

Fil1 1.542V

28.43uA 207.4uA

43.80uA

R1 2R 5,8k

R3 2R 15k

R2 2R 1,9k

R4 2R 5,8k

Q8 GC1E

27.86uA Q12 GC1E

843.1mV R13 2R 1,25k

R14 2R 1,9k

R15 2R 1,9k

R16 2R 1,9k

R17 2R 1,9k

R18 2R 1,25k Vee

0V

Рис. П.2.8. Схема электрическая принципиальная усилителя (Amplifier_2) и результаты моделирования рабочего режима

Vcc R1 2R 5,8k

C1

R2

R3

2R 15k R5

2R 15k R4

2R 15k R6

2R 15k R7

2R 15k R9

2R 15k R8

2R 15k R10

2R 15k R11

2R 15k

2R 15k

R17

R18

2R 15k

2R 15k R20

2R 15k R19

2R 15k R21

2R 15k R22

2R 15k R24

2R 15k R23

2R 15k

2R 15k

Q5 2GC Q7

Me

C 0,91p 3.986V

R16

4.656V

Q8

PNPJFjfet

PNPJFjfet Fil2

Q1 PAD2Q

8.407uA

Q9 2.237V GC1E

Out 3.997V Q2

Q3

PADJ

PADJ

Inp

Fil1

Q4 PAD2Q

1.558V

Q10 GC1E

954.7mV 878.2mV 214.5uA

Q6 GC1E

R12

Q11 GC1E

2R 650 R13

201.4mV

199.2mV

2R 1,9k

13.43uA

13.28uA

R14 2R 1,9k

R15 0V

2R 15k

R25 2R 15k Vee

Рис. П.2.9. Схема электрическая принципиальная усилителя (Amplifier_3) и результаты моделирования рабочего режима

Vcc

14.44uA R2

R201

R202

R21

2R 15k R4

R1

2R 5,8k R3

2R 15k R204

2R 15k R203

2R 15k R22

2R 15k TWpnp R23 Q15

2R 15k R5

2R 5,8k

2R 15k R205

2R 5,8k R206

2R 15k R25

2R 5,8k R24

R40

2R 15k R208

2R 15k R207

2R 15k R26

2R 15k R27

2R 15k R41

2R 1,25k

2R 15k

2R 15k

2R 1,25k

2R 15k R42

2R 1,9k

R20

2.500V

R209

R28

2R 1,25k

2R 1,25k

TWpnp Q16

TWpnp Q17

TWpnp Q18

2R 1,25k R51

2R 3,557k 1.833V

PNPJFpnp Q1

2.430V

2R 1,25k

2.430V PNPJFpnp

Q8

-1.277uA

1.834V Cor1 -676.8nA

1.830V

R 70

Q20 GC1E Q19 GC1E

587.1mV 1.831V Q10 GC1E

Q4 Q2

0V PNPJFpnp 638.4nA inPNPJFpnp PNPJFpnp

C 0,91p R60 2R 15k

C2 Me

C 0,91p C3

Cor2

Me

Q11 GC1E

1.213V 679.2nA

Q6

Q7

Bal2 Bal1

Q12 2GC

TWpnp Q21

1.213V 679.2nA Q13 2GC

-2.397V

R7

R6

R13

R14

2R 15k R8

2R 15k R9

2R 15k R16

2R 15k R15

2R 15k R11

2R 15k R10

2R 15k R17

2R 15k R18

2R 1,9k 1.325uA R12

2R 15k

2R 1,9k

2R 15k R19 1.325uA

128.9nA 128.9nA 128.9nA 128.9nA 128.9nA 128.9nA 340.5nA 340.5nA 1.346V R52

C 0,91p C5 Me

Q30 2GC

R 70

TWpnp Me C6 Q22 C 0,91p 1.240V -737.2nA C7

-2.397V

2R 650

584.4nA

Q14

-529.0nA Q23

GC1E

GC1E

584.6nA Q24

R30

R31

R43

R44

2R 15k R32

2R 15k R46

2R 15k R45

2R 15k R34

2R 15k R35

2R 15k R47

2R 15k

2R 15k R37

2R 15k R36

2R 15k

2R 15k R39

2R 9,2k 2R 1,9k

Q33 2GC

Q34 2GC

Q35 2GC

Q36 2GC

e1

R62

R75

R76

2R 15k R64

2R 15k R63

2R 15k R78

2R 15k R77

2R 15k R65

2R 15k R66

2R 15k R79

2R 15k R80

2R 15k R68

2R 15k R67

2R 15k R82

2R 15k R81

2R 15k R69

2R 15k R70

2R 15k R83

2R 15k R84

2R 15k R72

2R 15k R71

2R 15k

2R 15k

2R 15k R73

2R 15k R74

2R 1,9k

2R 9,2k PNPJFpnp

Q54 Q55

Q37 2GC Out

Q39

C8

Q40

Q41

Q42 Q43 Q44

Q45

781.5mV

Q29 e1

e2

-1.872V

e1

39.71nA 5.474uA

R53 2R 428

Q48 NPNC

39.71nA 21.65nA

Q49 NPNC

R55 R 70

Q50 NPNC

R56 R 70

2R 1,25k R101 2R 650 R102

368.1nA 368.1nA

Q51 2GC

Q52

PNPJFjfet

2R 650 Q62 572.8nA

PNPJFjfet

PNPJFpnp Q58

Q63

PNPJFjfet Q64

208.9nA 208.9nA Q59 Q60

Q53 GC1E

R86

R85

2R 15k R87

2R 15k R88

2R 15k R90

2R 15k R89

2R 15k R91

2R 15k R92

2R 15k R94

2R 15k R93

2R 15k R95

2R 15k R96

2R 15k R98

2R 15k R97

2R 15k R99

2R 15k

2R 15k

PNPJFjfet

Q61 GC1E

PAD2Q

-1.817V

e2

C10 Me

C 2,12p R100

PAD2Q

Q46 Q47

0A C 0,91p

Q28 TW2E

C 2,12p

-663.8nA PNPJFpnp Q56

Vee

1.346V

Me

C9 Me

Q57 -658.3nA

PNPJFpnpPNPJFpnpPNPJFpnp PNPJFpnp PNPJFpnpPNPJFpnpPNPJFpnpPNPJFpnpPNPJFpnp Q27 TW2E Q38 e2

GC1E

2R 15k R33

R38

Q32 2GC

PNPJFpnp

R61

Me

621.0nA

2R 15k

Q31 2GC

PNPJFpnp

807.9mV

C 0,91p

C 0,91p

Q5

Q3

2R 650

R59 2R 15k

Me

Me

1.837V

0V in+ PNPJFpnp PNPJFpnp

2.500V

C1

C4

R29

Q9

-677.0nA

R58 2R 15k

e2

C 0,91p PNPJFpnp

PNPJFpnp 638.4nA

e1

Q25

2R 5,8k R50

R54 R 70

Q26 TW2E

R48 2R 15k R49

R57 2R 15k

-2.376V

-561.6nA -2.468V

Q65

PNPJFjfet 973.2nA R103 2R 15k

Q66

PNPJFjfet R104 2R 15k

Q67 Start

R105 2R 1,25k

-59.60nA

R106 2R 1,25k 14.44uA Vee

-2.500V

Рис. П.2.10. Схема электрическая принципиальная усилителя (Amplifier_4) и результаты моделирования рабочего режима

181.1uA

192.9uA

303.0uA C1

55.83nA PNPJFpnp

C2 4.000V

PNPJFpnp Q1

Q2

R31 2R 1,25k C 0,91p PNPJFpnp

R2

2R 15k R4

2R 15k R3

2R 15k R5

2R 15k R6

2R 15k R8

2R 15k R7

2R 15k R9

2R 15k R10

Q3

Q12

C5

C 0,91p

171.9uA 3.743V R33 2R 1,25k

Me

C7

C 0,91p C 0,91p 0V

Me

Q9 GC1E

C8 179.3nA C9

Filtr2

C 0,91p 2.006uA C 0,91p

2R 15k R16

2R 15k R15

Q7 2GC

Q10 Filtr1 GC1E C10

Q8 2GC

R 70 Q13 2GC

C11

2R 1,25k

3.519V R36 R 70 Q14 2GC

C12

Q15 GC1E

2.006uA

-3.643V

C13

C 0,91p

2R 15k R21

2R 15k R22

R29

2R 15k

2R 5,8k

2R 1,25k

C14

Q21

Me

-4.527V

bias1

363.9uA R30 2R 1,25k bias2

351.5uA R37 2R 1,25k

-3.628V Out

PNPJFpnp Q29 5.375nA Q31 GC1E

Q22

R42

R38

R46

2R 650 R43

2R 1,25k R39

2R 1,25k R47

2R 650 R44

C 0,91p

Q25 -4.401V GC1E

111.0uA -111.0uA 2R 1,25k R40

2R 1,25k R48

2R 650 R45

2R 1,25k R41

2R 1,25k R49

2R 650

2R 1,25k

2R 1,25k bal1

-114.6uA -4.404V

Cor2 C17 0A C 0,91p 353.8uA R51 2R 1,25k

Me

2R 1,25k

-4.527V

Cor1

PNPJFpnp Q27 -176.2uA

-3.777V GC1E GC1E -111.0uA

Me

Q24 GC1E

Q23 GC1E

C 0,91p C 0,91p

Q28 GC1E

Q20 GC1E

C15 8.26p

Me

R28

-120.0nA

213.3uA

8.26p -4.282V

0V in+

-726.0mV

C 0,91p

PNPJFpnp PNPJFpnp Q19 Q17 3.017V

-4.405V

2R 1,25k

-186.9uA

C16

Me

R27

Vee

110.0uA

Me

Me

R26

171.9uA PNPJFpnp Q16 R34 2R 1,25k

3.521V R35

Me

Q6 2GC

PNPJFpnp Q30

110.0uA

in172.3uA R25 R 70

PNPJFpnp Q26 R 70

3.815V

C 0,91p

Me

2R 15k -4.470V R14

2R 15k R19

C4

C6

2R 15k R13

2R 15k R20

Q11

R55 2R 1,25k

R52

C 0,91p Me

R54 2R 1,25k

PNPJFpnp Q18 3.744V

PNPJFpnp Q5

2R 15k R11

2R 15k R18

R50 2R 1,25k

Me

2R 15k R12

2R 15k R17

R32 2R 1,25k PNPJFpnp

Me

Filtr2 Q4

R1

Vcc 2.07mA

PNPJFpnp PNPJFpnp C3

192.3uA 213.4uA

5.000V

Me

29.02uA

R24 2R 1,25k

302.9uA

C 0,91p Me

R23 2R 1,25k

303.1uA

C18 C 0,91p 348.1uA

203.2uA

R53 2R 1,25k

R56 2R 1,25k

bal2

-5.000V

Рис. П.2.11. Схема электрическая принципиальная усилителя (Amplifier_5) и результаты моделирования рабочего режима

Vee 2.07mA

W1

W2 1.349mA 5.666V

Vcc

Q15 2GC

5.000V 54.66uA

R1 2R 428

5.666V

R2 2R 428

321.1uA Q17 2GC

321.1uA Q18 2GC

680.4uA Q20 2GC

680.4uA Q21 2GC

Q1 2GC Q3 2GC

Q4 2GC

-1.702mA

4.210V

-1.702mA

680.4uA Q19 2GC

Q2 2GC

1.349mA Q16 2GC

4.210V 680.4uA Q22 2GC

3.473V

1.057mA Q5 2GC

629.8uA

1.057mA Q6 629.8uA2GC

2.875V

1.053mA Q23 2GC R13

Q7 2GC

R3

Q8 2GC

1.053mA Q24 2GC

Vcc 5.000V R15 2R 1,25k

R14 2R 1,25k

2R 1,25k

R16 2R 1,25k

326.4uA

2R 1,25k

Q26 TWpnp

Q27

2.836V 3.794uA

Q30 GC1E

649.8uA Q25 2GC

323.8uA 322.8uA Q34 2GC R17

Q31 GC1E

2R 1,25k

Q28 322.8uA TWpnp Q35 2GC 2.836V Q32 GC1E

Q29

Q33 GC1E

3.794uA

Bias1 R18 2R 5,8k 2.094V

1.329V

1.329V

R19 2R 5,8k

2.093V 653.5uA

1.062mA

1.062mA

X1 0V

X2 Q9 2GC

Q10 2GC

R4

-780.3mV 2R 1,25k 636.8uA Q12 GC1E

R6 2R 1,9k

-660.0uA R20 2R 1,25k

Y1

636.8uA Q13 Q14 GC1E GC1E

R9 2R 650

-3.357V R22 2R 5,8k

2R 1,25k 323.3uA Q44 GC1E

Q43 GC1E

R26 2R 1,9k

R33 2R 5,8k

Y2 707.0mV

0V 11.37uA

1.073mA 323.3uA Q45 GC1E

R25

R28

2R 1,9k

2R 1,9k

Q49 GC1E

R34 2R 428

R23 2R 1,25k Q42 2GC

R151

1.073mA

R10 2R 650

2.093V 653.5uA

R21 2R 1,25k

-780.3mV

R32 2R 428

Q40 GC1E

Vee -5.000V

0V Q41 11.37uA 2GC 11.37uA 1.073mA

432.6mV

650.1uA

5.000V

2.109V

Q37 GC1E

Q39 GC1E

0V

1.073mA Q11 GC1E

Bias2

Q36 GC1E

Q38 GC1E

11.37uA

5.000V

2.094V

Q46 GC1E

R35 2R 5,8k 456.1uA Q50 GC1E

657.2uA

Q47 GC1E Cntr

Q48 GC1E

-2.784V

R36 3R 1,078k

R29 2R 1,9k

R37 3R 1,078k

R5 2R 1,25k Vee 10.15mA

R7 2R 650

R8 2R 650

R11 2R 1,9k

R12 2R 1,25k

R24 2R 1,25k

R27 2R 650

-5.000V

R30 2R 650

R31 2R 1,25k

R38 3R 2,55k

R39 2R 5,8k

Рис. П.2.12. Схема электрическая принципиальная аналогового умножителя (Multiplier) и результаты моделирования рабочего режима